CN114185838A - 片上系统和调节电压和频率的方法 - Google Patents
片上系统和调节电压和频率的方法 Download PDFInfo
- Publication number
- CN114185838A CN114185838A CN202010967180.6A CN202010967180A CN114185838A CN 114185838 A CN114185838 A CN 114185838A CN 202010967180 A CN202010967180 A CN 202010967180A CN 114185838 A CN114185838 A CN 114185838A
- Authority
- CN
- China
- Prior art keywords
- chip
- avfs
- controller
- frequency modulation
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Sources (AREA)
Abstract
提供一种片上系统和调节电压和频率的方法。所述片上系统包括:传感器组件;处理单元,用于以预定时间间隔周期性地发送调频指令,调频指令包括相邻的第一调频指令和第二调频指令;AVFS控制器,与传感器组件耦接,用于发送或接收第一调频指令之后持续设定时长启动传感器组件获取并缓存检测数据,并根据第二调频指令中的目标频率和检测数据确定片上系统的供电电压,其中,设定时长小于所述预定时间间隔;片上总线,耦接处理单元和AVFS控制器。和现有技术相比,AVFS控制器在调频调压操作中直接利用缓存的检测数据确定供电电压,因此节省了检测数据的采集时间从而提高了调频调压操作的处理速度。
Description
技术领域
本公开涉及芯片领域,具体而言,涉及一种片上系统和调节电压和频率的方法。
背景技术
集成电路的小型化趋势使得处理器制造商对如何降低功耗充满热情。自适应电压与频率调节(Adaptive Voltage Frequency Scaling,AVFS)是处理器降低功耗的方法之一,它通过传感器实时测量检测数据决定供电电压。
在AVFS系统中,操作系统进行调频调压操作的通常做法为:定义一个独立的定时器,每隔一段时间(通常20ms)发起中断,中断处理程序由处理器执行,处理器会操作AVFS控制器启动传感器以测量检测数据,然后读取检测数据,再调整供电电压和时钟频率。
该方案的缺点是整个过程由软件控制串行的,速度上存在浪费。
发明内容
有鉴于此,本公开的目的是提供一种片上系统和调节电压和频率的方法,以解决现有技术中的问题。
第一方面,本公开实施例提供一种片上系统,
传感器组件;
处理单元,用于以预定时间间隔周期性地发送调频指令,所述调频指令包括相邻的第一调频指令和第二调频指令;
AVFS控制器,与所述传感器组件耦接,用于发送或接收所述第一调频指令之后持续设定时长启动所述传感器组件获取并缓存检测数据,并根据所述第二调频指令中的目标频率和所述检测数据确定所述片上系统的供电电压,所述设定时长小于所述预定时间间隔;
片上总线,耦接所述处理单元和所述AVFS控制器。
可选地,所述AVFS控制器耦接计时器,所述AVFS控制器还包括控制单元,所述计时器用于在发送或接收所述第一调频指令时开始计时,并在持续设定时长时通知所述控制单元,由所述控制单元启动所述传感器组件。
可选地,所述计时器设置在AVFS控制器的内部,或者所述计时器设置在所述片上系统的内部,但在所述AVFS控制器的外部。
可选地,所述处理单元在发送所述第一调频指令时通知所述计时器开始计时,或者所述AVFS控制器在接收所述第一调频指令时通知所述计时器开始计时。
可选地,所述AVFS控制器配置有至少一个频率以及与每个频率对应的多个电压表项,所述AVFS控制器还包括电压确定单元,所述电压确定单元用于根据所述第二调频指令中的目标频率和所述检测数据从所述多个电压表项中确定第一电压作为所述片上系统的供电电压。
可选地,所述AVFS控制器配置有至少一个频率,所述AVFS控制器还包括电压确定单元,所述电压确定单元用于基于预定义的电压计算规则根据所述第二调频指令中的目标频率和所述检测数据计算出所述片上系统的供电电压。
可选地,所述传感器组件还包括:温度传感器组件、工艺传感器组件和电压传感器组件中的至少一种。
第二方面,本公开实施例提供一种调节电压和频率的方法,包括:
处理单元以预定时间间隔周期性地发送调频指令,所述调频指令包括相邻的第一调频指令和第二调频指令;
AVFS控制器在发送或接收所述第一调频指令之后持续设定时长启动所述传感器组件获取并缓存检测数据,并根据所述第二调频指令中的目标频率和所述检测数据确定所述片上系统的供电电压,所述设定时长小于所述预定时间间隔。
可选地,所述AVFS控制器耦接计时器,所述计时器用于在发送或接收所述第一调频指令时开始计时,并在持续设定时长时通知所述AVFS控制器启动所述传感器组件。
可选地,所述处理单元在发送所述第一调频指令时通知所述计时器开始计时,或者所述AVFS控制器在接收所述第一调频指令时通知所述计时器开始计时。
第三方面,本公开实施例提供一种计算装置,包括:
上述任一项所述的片上系统;
片外总线;
通过所述片外总线与所述片上系统耦接的存储设备;
与所述片上系统中的AVFS控制器耦接的电源管理电路。
本公开实施例提供的片上系统,和现有技术相比,由于AVFS控制器在调频调压操作中直接利用缓存的检测数据确定供电电压,因此节省了检测数据的采集时间从而提高了调频调压操作的处理速度。
附图说明
通过参考以下附图对本公开实施例的描述,本公开的上述以及其它目的、特征和优点将更为清楚,在附图中:
图1是本公开一实施例提供的片上系统的结构示意图;
图2是本公开实施例的处理单元发送调频指令和AVFS控制器启动传感器组件的时序示意图;
图3是AVFS控制器的一示例性的结构示意图;
图4是AVFS控制器的另一示例性的结构示意图;
图5是本公开实施例提供的调节电压和频率的方法的流程图;
图6是本公开实施例所应用的通用计算机系统的结构示意图;
图7是本公开实施例所应用的嵌入式系统的结构示意图。
具体实施方式
以下基于实施例对本公开进行描述,但是本公开并不仅仅限于这些实施例。在下文对本公开的细节描述中,详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本公开。为了避免混淆本公开的实质,公知的方法、过程、流程没有详细叙述。另外附图不一定是按比例绘制的。
本公开实施例的片上系统
图1是本公开实施例所应用的片上系统100的结构示意图。
参考图上所示,片上总线102将各种元件与处理单元101耦接到一起。片上总线102例如AXI总线。AXI总线是ARM公司提出的AMBA(Advanced Microcontroller BusArchitecture)3.0及以上协议中最重要的部分,它是面向于高性能、高带宽、低延迟的片内总线。AIX总线将地址/控制和数据相位分离,支持不对齐的数据传输,同时支持突发传输和乱序传输,因此满足了超高性能和复杂的片上系统设计的需求。
如图上所示,AVFS控制器103、高速内存104通过片上总线102与处理单元101耦接。AVFS控制器103与时钟管理单元105、传感器106以及位于片外的电源管理电路211耦接。
在一些实施例中,电源管理电路211也可以位于片上系统100的内部。一个或多个传感器106用于实时获取片上系统的检测数据。片上系统100还可以包括未被示出的接口电路,通过接口电路与片外的外部设备耦接。外部设备例如可以为文字、音频和视频的输入/输出设备和各种其他存储器。片上系统100可通过接口电路访问片外的外部设备。不同于设置在片上系统的高速内存104,位于片外的存储器可以容量更大但速度较慢、成本较低。在一些实现中,高速内存104可以为静态随机存取存储器(SRAM),而片外的存储器为DRAM(动态随机存取存储器)和闪存(flash)存储器。设计人员还可以对片上系统进行配置从而使得片上系统中的各个元件之间的通信是安全的。
如图上所示,片上系统100内嵌有基本软件(例如嵌入式控制系统121)和应用程序(例如应用程序A-N)。另有其他的未被示出的应用程序可以存储在片上系统100之外的存储器中,这些应用程序可以通过接口电路拷贝到片上系统100中的高速内存104中执行,或者通过接口电路访问片上系统100上的资源。
AVFS控制器103工作时,从片上总线102接收到配置指令和调频指令。配置指令包括至少一个频率。调频指令包括目标频率,即要将片上系统100从当前频率调节为目标频率。AVFS控制器103从配置指令读取至少一个频率,并存储在AVFS控制器103中。同时,AVFS控制器103会从调频指令中获得目标频率,AVFS控制器103将目标频率与配置表1031中的每个频率进行比对,当某个频率与目标频率相符时,表示目标频率为合法频率,则利用目标频率和片上系统100的检测数据确定提供给片上系统100的供电电压,并根据供电电压生成调压信号REGV,发送给电源管理电路211,电源管理电路211由此给片上系统100提供供电电压VCPU,同时,AVFS控制器103生成调频信号REGF,发送给时钟管理单元105,由时钟管理单元105调节片上系统100的时钟频率FCPU。AVFS控制器103还在目标频率与所述至少一个频率中的任何频率都不相符时,拒绝频率调节,并生成告警信号ALARM。
处理单元101生成配置指令和调频指令。例如,配置指令可在引导程序执行时产生。引导程序用于在机器上电后加载嵌入式控制系统121。也就是说,当机器上电后到嵌入式控制系统121正常工作这段时间内,引导程序执行时生成配置指令。这样做的好处由于引导程序运行时,各种接口电路可能还未正常工作,因此外部的攻击软件不容易攻击配置指令。再例如,处理单元101在执行来自嵌入式控制系统121的可执行代码时生成调频指令,并且调频指令可由处理单元101周期性生成。嵌入式控制系统121每隔一段时间T即执行以下计算机代码:首先采集与系统负载有关的信号,计算当前的系统负载;再根据系统的当前负载,预测系统在下一时间段需要的性能;然后将预测的性能转换成需要的频率,再调用系统接口将系统的时钟频率修改为需要的频率。系统接口是嵌入式控制系统提供的、用于调用底层硬件单元的接口。处理单元101在解码和执行上述计算机代码时,通过调用系统接口生成发送给硬件AVFS控制器的调频指令。
应该指出的是,配置指令所指定的至少一个频率为经过验证的、能够使片上系统100正常工作的频率。
在上述实施例提供的片上系统中,通过配置指令配置至少一个频率从而限定系统的时钟频率的允许取值范围,如果调频指令针对时钟频率的修改在允许取值范围之内,则调频调压操作能够正常进行,而在允许取值范围之外,则进行告警处理,以此提高调频调压操作的安全性。
在一种实现中,片上系统100上包括静态存储单元,该静态存储单元包含若干个能够使片上系统100正常工作的多个频率,而配置指令中所指定的至少一个频率包含在这若干个该多个频率中。
图2是本公开实施例的处理单元发送调频指令和AVFS控制器启动传感器组件的时序示意图。如图上所示,处理单元101以时长T为间隔周期性地发送调频指令,其中,在S0时刻,第一调频指令指示要将系统的时钟频率调整为Fs0,在S1时刻,第二调频指令指示要将系统的时钟频率调整为Fs1,在S2时刻,第三调频指令指示要将系统的时钟频率调整为Fs2。如果不考虑时间延迟,AVFS控制器在S0时刻接收到第一调频指令,开始计时,在H1时刻(距离S0时刻的时间长度为t0)启动传感器组件采集并缓存检测数据,因此AVFS控制器在S1时刻接收到第二调频指令时,可根据H1时刻缓存的检测数据确定片上系统100的供电电压。同样,AVFS控制器在S1时刻开始计时,在H2时刻(距离S1时刻的时间长度为t0)启动传感器组件采集并缓存检测数据,因此AVFS控制器在S2时刻接收到第三调频指令时,可根据H2时刻缓存的检测数据确定片上系统100的供电电压。
总结而言,上述实施例提供的片上系统,AVFS控制器在调频调压操作中直接利用缓存的检测数据确定供电电压,因此节省了检测数据的采集时间从而提高了调频调压操作的处理速度。
应该理解的是,这种提前启动传感器组件缓存检测数据的方法不仅可以用于调频调压操作,还可以应用于其他方面,例如,将其用于周期性地检测片上系统是否存在异常,具体地,在每个周期之前的设定时刻启动传感器采集并缓存检测数据,然后利用缓存的检测数据检测片上系统是否存在异常。
图3是AVFS控制器的一示例性的结构示意图。
如图上所示,AVFS控制器103包括用于存储配置表1031的寄存器组、电压确定单元202、变频控制单元206、寄存器组212、控制单元211、计时器213以及多个传感器组件。
配置表1031包括多个频率1-n,由AVFS控制器103根据配置指令生成,例如AVFS控制器103根据配置指令从一次性可编程存储单元中读取多个频率1-n并存储到配置表1031中。
控制单元211通过计时器213确定传感器组件的启动时间并启动传感器组件获取检测数据。传感器组件将检测数据缓存在寄存器组212中。结合上文针对图2的描述,作为一种实现,控制单元211在接收到第一调频指令时通知计时器213进行计时,在持续t0时长时启动多个传感器组件获取检测数据并缓存在寄存器组212中。
控制单元211还用于启动电压确定单元202和变频控制单元206。控制单元211在接收到调频指令时,从调频指令中获取目标频率,判断目标频率是否包含在配置表1031内,如果是,说明目标频率合法,如果不是,则说明目标频率非法。在目标频率合法的情况下,控制单元211启动电压确定单元202和变频控制单元206。
电压确定单元202从寄存器组212读取检测数据,根据预定义的电压计算规则基于检测数据和目标频率计算出片上系统100的供电电压并根据供电电压生成调压信号REGV,例如,基于给定的公式,将实时的检测数据和目标频率代入人到计算公式中,得到供电电压。
变频控制单元206根据目标频率生成调频信号REGF。可选地,AVFS控制器103还可以包括告警单元(未示出),用于在目标频率非法或其他异常的情况下进行告警处理。
如图上所示,多个不同的传感器组件有温度传感器组件、工艺传感器组件和电压传感器组件。温度传感器组件包括温度传感器控制器203和温度传感器206。工艺传感器组件包括工艺传感器控制器204和工艺传感器207。电压传感器组件包括电压传感器控制器205和电压传感器208。温度传感器206、工艺传感器207和电压传感器208分别采集片上系统100的实时温度、工艺偏差和实时电压的模拟信号,并将模拟信号转换为数字信号。温度传感器控制器203、工艺传感器控制器204和电压传感器控制器205分别控制温度传感器206、工艺传感器207和电压传感器208,例如控制传感器的启动和停止采集检测数据。其中,工艺偏差表征系统的实际工艺和标准工艺之间的差距,工艺偏差会影响供电电压。
相应地,电压确定单元202用于根据预定义的电压计算规则基于目标频率和系统的实时温度以及工艺偏差计算出供电电压,或者先根据预定义的电压计算规则基于目标频率和系统的实时温度计算出供电电压,再根据工艺偏差对供电电压做偏置。电压确定单元202还可以完成电压调节之后,通过电压传感器208获得当前的实时电压,并将该实时电压与通过电压确定单元202确定的供电电压进行比对,目的是确定调压操作是否成功。如果不成功,例如实时电压与通过电压确定单元202确定的供电电压差距过大,则可以调整电压计算规则,以便于在后续电压计算中使用调整后的电压计算公式。
图4是AVFS控制器的另一示例性的结构示意图。如图上所示,AVFS控制器103包括用于存储配置表1032的寄存器组、电压确定单元212和变频控制单元206、寄存器组212、控制单元211以及用于测量检测数据的多个不同的传感器组件。计时器214位于片上系统100的内部但在AVFS控制器103的外部。
如图上所示,配置表1032存储多个频率1-n以及与多个频率1-n中的每个频率对应的电压表项1-k,n和k都是大于或等于1的正整数。配置表1032可由AVFS控制器103根据配置指令生成,例如AVFS控制器103根据配置指令从一次性可编程存储单元中读取多个频率1-n以及每个频率对应的电压表项1-k并存储到配置表1031中。
控制单元211通过计时器214确定传感器组件的启动时间并启动传感器组件获取检测数据。传感器组件将检测数据缓存在寄存器组212中。结合上文针对图2的描述,作为一种实现,控制单元211在接收到第一调频指令时通知计时器213进行计时,在持续t0时长时启动多个传感器组件获取检测数据并缓存在寄存器组212中。
控制单元211还用于启动电压确定单元202和变频控制单元206。控制单元211在接收到调频指令时,从调频指令中获取目标频率,判断目标频率是否包含在配置表1031内,如果是,说明目标频率合法,如果不是,则说明目标频率非法。在目标频率合法的情况下,控制单元211启动电压确定单元202和变频控制单元206。
电压确定单元212通过查表法确定供电电压。具体地,电压确定单元202基于多个传感器组件采集到的检测数据从目标频率对应的多个电压表项中选出一个电压表项作为片上系统100的供电电压。
变频控制单元206根据调频指令中的目标频率生成调频信号REGF,用于调节片上系统100的时钟频率。
应该理解的是,图3和4所示仅为示例性的AVFS控制器的结构示意图,本领域的技术人员还可以想到AVFS控制器的结构示意图,只要是符合图2所示的发明原理,则都应在本公开实施例的保护范围之内。
本公开实施例的调节电压和频率的方法
图5是本公开实施例提供的调节电压和频率的方法的流程图。该方法由上述片上系统执行。如图上所示,该方法包括以下步骤。
在步骤S501中,处理单元以预定时间间隔周期性地发送调频指令,所述调频指令包括相邻的第一调频指令和第二调频指令。也即,处理单元在处理软件程序时以预定时间间隔周期性地发送调频指令。
在步骤S502中,AVFS控制器接收到第一调频指令之后持续设定时长启动传感器组件获取并缓存检测数据,并根据第二调频指令中的目标频率和检测数据确定片上系统的供电电压。
在本实施例中,通过计时器在发送或接收第一调频指令时开始计时,在持续设定时长时启动传感器组件获取并缓存检测数据,从而针对第二调频指令时可直接使用缓存的检测数据确定片上系统的供电电压并据此调节供电电压,第一调频指令和第二调频指令为预定时间间隔周期性发送的相邻的调频指令。和现有技术相比,由于AVFS控制器在调频调压操作中节省了检测数据的采集时间,因此提高了调频调压操作的处理速度。
应该理解的是,在本实施例中,设定时长需小于预定时间间隔。在实践中,研发人员根据传感器组件采集检测数据所耗用的时间确定设定时长。例如,如果处理单元以20ms周期性地发送调频指令,而传感器组件从启动到将检测数据缓存在寄存器内所耗用的平均时间为3ms,则可在每个时间间隔的17ms的时刻启动传感器组件,如此既能够及时缓存检测数据,又基本上能够保证检测数据的实时性。
在一些实施例中,AVFS控制器耦接计时器,计时器用于从发送或接收到所述第一调频指令时开始计时,并在持续设定时长时通知所述AVFS控制器启动所述传感器组件。
在一些实施例中,处理单元在发送第一调频指令时通知计时器开始计时,或者AVFS控制器在接收第一调频指令时通知计时器开始计时。
片上系统的具体应用
图6是本公开实施例所应用的通用计算机系统的结构示意图。如图上所示,计算机系统600可以包括一个或多个处理器12,以及存储器14。其中,上述实施例提供的片上系统可用作处理器12。
计算机系统600中的存储器14可以主存储器(简称为主存或内存)。用于存储由数据信号表示的指令信息和/或数据信息,例如存放处理器12提供的数据(例如为运算结果),也可以用于实现处理器12与外部存储设备16(或称为辅助存储器或外部存储器)之间的数据交换。
在一些情形下,处理器12可能需要访问存储器14,以获取存储器14中的数据或对存储器14中的数据进行修改。由于存储器14的访问速度较慢,为了缓解处理器12与存储器14之间的速度差距,计算机系统600还包括与总线11耦合的高速缓冲存储器18,高速缓冲存储器18用于对存储器14中的一些可能会被反复调用的程序数据或者报文数据等数据进行缓存。高速缓冲存储器18例如由静态随机存储器(Static Random Access Memory,简称为SRAM)等类型的存储装置实现。高速缓冲存储器18可以为多级结构,例如具有一级缓存(L1Cache)、二级缓存(L2 Cache)和三级缓存(L3 Cache)的三级缓存结构,也可以是三级以上的缓存结构或其他类型缓存结构。在一些实施例中,高速缓冲存储器18的一部分(例如一级缓存,或一级缓存和二级缓存)可以集成在处理器12内部或与处理器12集成于同一片上系统中。
基于此,处理器12可以包括指令执行单元121、内存管理单元122等部分。指令执行单元121在执行一些需要修改内存的指令时发起写访问请求,该写访问请求指定了需要写入内存中的写入数据和相应的物理地址;内存管理单元122用于将这些指令指定的虚拟地址转译为该虚拟地址映射的物理地址,写访问请求指定的物理地址与相应指令指定的物理地址可以一致。
存储器14和高速缓冲存储器18之间的信息交互通常按块来组织。在一些实施例中,高速缓冲存储器18和存储器14可以按照相同的空间尺寸被划分成数据块,数据块可以作为高速缓冲存储器18和存储器14之间的数据交换的最小单位(包括预设长度的一个或多个数据)。为了表述简洁清晰,下面将高速缓冲存储器18中的各个数据块简称为缓存块(可以称为cacheline或高速缓存线),且不同的缓存块具有不同的缓存块地址;将存储器14中的各个数据块简称为内存块,且不同的内存块具有不同的内存块地址。缓存块地址例如包括用于定位数据块的物理地址标签。
由于受到空间和资源的限制,高速缓冲存储器18无法对存储器14中的全部内容都进行缓存,即高速缓冲存储器18的存储容量通常小于存储器14,高速缓冲存储器18提供的各个缓存块地址无法对应存储器14提供的全部内存块地址。处理器12在需要访问内存时,首先经总线11访问高速缓冲存储器18,以判断所要访问的内容是否已被存储于高速缓冲存储器18中,如果是,则高速缓冲存储器18命中,此时处理器12直接从高速缓冲存储器18中调用所要访问的内容;如果处理器12需要访问的内容不在高速缓冲存储器18中,则高速缓冲存储器18,处理器12需要经总线11访问存储器14,以在存储器14中查找相应的信息。因为高速缓冲存储器18的存取速率非常快,因此当高速缓冲存储器18命中时,处理器12的效率可以显著提高,进而也使整个计算机系统600的性能和效率得以提升。
此外,计算机系统600还可以包括存储设备16、显示设备13、音频设备19、鼠标/键盘15等输入/输出设备。存储设备16例如是通过相应接口与总线11耦合的硬盘、光盘以及闪存等用于信息存取的设备。显示设备13例如经相应的显卡与总线11耦合,用于根据总线11提供的显示信号进行显示。
计算机系统600通常还包括通信设备17,因此可以通过各种方式与网络或其他设备通信。通信设备17例如可以包括一种或多种通信模块,作为示例,通信设备17可以包括适用于特定的无线通信协议的无线通信模块。例如,通信设备17可以包括WLAN模块,用于实现符合电气和电子工程师协会(IEEE)制定的802.11标准的Wi-FiTM通信;通信设备17也可以包括WWAN模块,用于实现符合蜂窝或其他无线广域协议的无线广域通信;通信设备17还可以包括蓝牙模块等采用其它协议的通信模块,或其它自定义类型的通信模块;通信设备17也可以是用于串行传输数据的端口。
当然,不同的计算机系统根据主板、操作系统和指令集架构的不同,其结构也可能有所变化。例如目前很多计算机系统设置有连接在总线11和各个输入/输出设备之间的输入/输出控制中心,且该输入/输出控制中心可以集成于处理器12之内或独立于处理器12。
图7是本公开实施例所应用的嵌入式系统的结构图。上述实施例提供的片上系统可用作处理器701。
虽然嵌入式系统在硬件结构上与计算机系统具有高度相似性,但是嵌入式系统应用上的特点致使嵌入式系统在硬件的组成和实现形式上与通用计算机系统又有较大区别。
首先,为满足嵌入式系统700在速度、体积和功耗上的要求,操作系统、应用软件、特殊数据等需要长期保存的数据,通常不使用磁盘这类具有大容量且速度较慢的存储介质,而大多使用随机存储器702或闪存(Flash Memory)703。
另外,在嵌入式系统700中,需要A/D(模拟/数字转换)接口705和串行接口706,用于测控的需要,这在通用计算机中用得很少。A/D接口705主要完成测试中所需要的模拟信号到数字信号的转换、和数字信号到模拟信号的转换。嵌入式系统700应用于工业生产时经常需要测试。由于单片机产生的是数字信号,在测试时需要转换成模拟信号用于测试,因此,与通用计算机不同,需要A/D(模拟/数字转换)接口705完成相关转换。另外,工业中经常需要多个嵌入式系统串接在一起,完成相关功能,因此需要用于将多个嵌入式系统串联的串行接口706,而在通用计算机中则大多不需要。
另外,嵌入式系统700作为一个基本的处理单元,常常在工业设计中需要将多个嵌入式系统700联成网络,因此需要将嵌入式系统700联入网络的网络接口707。这在通用计算机中大多也不需要。此外,根据实际应用和规模的不同,有些嵌入式系统700要采用外部总线704。随着嵌入式系统700应用领域的迅速扩张,嵌入式系统700越来越趋于个性化,根据自身特点采用总线的种类也越来越多。另外,为了对嵌入式处理器701内部电路进行测试,处理器芯片普遍采用了边界扫描测试技术。为了适应该测试,采用了调试接口708。
随着超大规模集成电路(Very Large Scale Integration)和半导体工艺的迅速发展,上述的嵌入式系统的部分或者全部可实现在一个硅片上,即为嵌入式片上系统(SoC)。
本公开实施例的商业价值
本公开实施例提供的片上系统可用于形成多种场景使用的计算装置,例如数据中心数量庞大的云服务器,在此场景下,通过降低处理器的功耗从而降低每个云服务器的功耗,进而降低每个云服务器和整个数据中心的运行成本;再例如,日常生活中使用的电子设备,包括诸如笔记本和手机等终端设备以及某些消费型电子产品,通过降低功耗来提高电子设备的系统续航时间,从而提升用户体验。由此可见,本公开实施例的片上系统以及由该片上系统构建的计算装置在具有实用价值的基础上,具备了商业价值和经济价值。
本领域的技术人员能够理解,本公开可以实现为系统、方法和计算机程序产品。因此,本公开可以具体实现为以下形式,即完全的硬件、完全的软件(包括固件、驻留软件、微代码),还可以实现为软件和硬件结合的形式。此外,在一些实施例中,本公开还可以实现为一个或多个计算机可读介质中的计算机程序产品的形式,该计算机可读介质中包含计算机可读的程序代码。
可以采用一个或多个计算机可读介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如但不限于为电、磁、光、电磁、红外线或半导体的系统、装置或器件,或其他任意以上的组合。计算机可读存储介质的更具体的例子包括:具体一个或多个导线的电连接,便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或者闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器、磁存储器或者上述任意合适的组合。在本文中,计算机可读的存储介质可以是任意包含或存储程序的有形介质,该程序可以被处理单元、装置或者器件使用,或者与其结合使用。
计算机可读信号介质可以包括在基带中或者作为截波一部分传播的数据信号,其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式,包括但不限于电磁信号、光信号或者其他任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质之外的任何计算机可读介质,该计算机可读介质可以发送、传播或者传输用于由指令系统、装置或器件使用或者与其结合使用的程序。
计算机可读介质上包含的程序代码可以用任何适当的介质传输,包括但不限于无线、电线、光缆、RF等等,以及上述任意合适的组合。
可以以一种或者多种程序设计语言或者组合来编写用于执行本公开实施例的计算机程序代码。所述程序设计语言包括面向对象的程序设计语言,例如JAVA、C++,还可以包括常规的过程式程序设计语言,例如C。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中,远程计算机可以通过任意种类的网络包括局域网(LAN)或广域网(WAN)连接到用户计算机,或者,可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
以上所述仅为本公开的优选实施例,并不用于限制本公开,对于本领域技术人员而言,本公开可以有各种改动和变化。凡在本公开的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本公开的的保护范围之内。
Claims (11)
1.一种片上系统,包括:
传感器组件;
处理单元,用于以预定时间间隔周期性地发送调频指令,所述调频指令包括相邻的第一调频指令和第二调频指令;
AVFS控制器,与所述传感器组件耦接,用于发送或接收所述第一调频指令之后持续设定时长启动所述传感器组件获取并缓存检测数据,并根据所述第二调频指令中的目标频率和所述检测数据确定所述片上系统的供电电压,所述设定时长小于所述预定时间间隔;
片上总线,耦接所述处理单元和所述AVFS控制器。
2.根据权利要求1所述的片上系统,其中,所述AVFS控制器耦接计时器,所述AVFS控制器还包括控制单元,所述计时器用于在发送或接收所述第一调频指令时开始计时,并在持续设定时长时通知所述控制单元,由所述控制单元启动所述传感器组件。
3.根据权利要求2所述的片上系统,其中,所述计时器设置在AVFS控制器的内部,或者所述计时器设置在所述片上系统的内部,但在所述AVFS控制器的外部。
4.根据权利要求1至3任一项所述的片上系统,其中,所述处理单元在发送所述第一调频指令时通知所述计时器开始计时,或者所述AVFS控制器在接收所述第一调频指令时通知所述计时器开始计时。
5.根据权利要求1所述的片上系统,其中,所述AVFS控制器配置有至少一个频率以及与每个频率对应的多个电压表项,所述AVFS控制器还包括电压确定单元,所述电压确定单元用于根据所述第二调频指令中的目标频率和所述检测数据从所述多个电压表项中确定第一电压作为所述片上系统的供电电压。
6.根据权利要求1所述的片上系统,其中,所述AVFS控制器配置有至少一个频率,所述AVFS控制器还包括电压确定单元,所述电压确定单元用于基于预定义的电压计算规则根据所述第二调频指令中的目标频率和所述检测数据计算出所述片上系统的供电电压。
7.根据权利要求1所述的片上系统,其中,所述传感器组件还包括:温度传感器组件、工艺传感器组件和电压传感器组件中的至少一种。
8.一种调节电压和频率的方法,包括:
处理单元以预定时间间隔周期性地发送调频指令,所述调频指令包括相邻的第一调频指令和第二调频指令;
AVFS控制器在发送或接收所述第一调频指令之后持续设定时长启动所述传感器组件获取并缓存检测数据,并根据所述第二调频指令中的目标频率和所述检测数据确定所述片上系统的供电电压,所述设定时长小于所述预定时间间隔。
9.根据权利要求8所述的方法,其中,所述AVFS控制器耦接计时器,所述计时器用于在发送或接收所述第一调频指令时开始计时,并在持续设定时长时通知所述AVFS控制器启动所述传感器组件。
10.根据权利要求9所述的方法,其中,所述处理单元在发送所述第一调频指令时通知所述计时器开始计时,或者所述AVFS控制器在接收所述第一调频指令时通知所述计时器开始计时。
11.一种计算装置,包括:
如权利要求1至7任一项所述的片上系统;
片外总线;
通过所述片外总线与所述片上系统耦接的存储设备;
与所述片上系统中的AVFS控制器耦接的电源管理电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010967180.6A CN114185838A (zh) | 2020-09-15 | 2020-09-15 | 片上系统和调节电压和频率的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010967180.6A CN114185838A (zh) | 2020-09-15 | 2020-09-15 | 片上系统和调节电压和频率的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114185838A true CN114185838A (zh) | 2022-03-15 |
Family
ID=80601210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010967180.6A Pending CN114185838A (zh) | 2020-09-15 | 2020-09-15 | 片上系统和调节电压和频率的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114185838A (zh) |
-
2020
- 2020-09-15 CN CN202010967180.6A patent/CN114185838A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5254224B2 (ja) | 熱効率的な集積回路(ic)動作のためのダイ単位温度プログラミング | |
US11647108B2 (en) | Service processing method and apparatus | |
US8949635B2 (en) | Integrated circuit performance improvement across a range of operating conditions and physical constraints | |
US9541987B2 (en) | Generic host-based controller latency method and appartus | |
KR20150036684A (ko) | 단말기를 제어하기 위한 방법 및 장치, 및 그 단말기 | |
CN115098412B (zh) | 外设访问控制器、数据访问装置及对应方法、介质和芯片 | |
US20150026399A1 (en) | Automatic Partial Array Self-Refresh | |
WO2017172051A1 (en) | Method and apparatus to coordinate and authenticate requests for data | |
CN114185835A (zh) | 片上系统和调节电压和频率的方法 | |
CN114185834A (zh) | 片上系统和电压与频率调节的方法 | |
CN114185838A (zh) | 片上系统和调节电压和频率的方法 | |
CN114185837A (zh) | 片上系统和调节电压和频率的方法 | |
JP2018506122A (ja) | 適応モードのトランスレーションルックアサイドバッファ検索およびアクセスフォルト | |
US11436146B2 (en) | Storage control apparatus, processing apparatus, computer system, and storage control method | |
CN114721464A (zh) | 片上系统和计算装置 | |
US9514060B2 (en) | Device, system and method of accessing data stored in a memory | |
CN114185836A (zh) | 片上系统和调节电压和频率的方法 | |
CN107861890B (zh) | 访存处理方法、装置及电子设备 | |
CN114297131B (zh) | 传感器控制系统、片上系统和计算装置 | |
CN113157628A (zh) | 存储系统、数据处理方法、装置、存储系统及电子设备 | |
CN115202428B (zh) | 片上系统和一种两路电压的调节方法 | |
CN114448399A (zh) | 时钟电路、计算装置和片上系统 | |
CN115202468A (zh) | 用于片上系统的功耗控制系统、片上系统和计算装置 | |
CN115203120A (zh) | 片上系统、计算装置和一种两路电压的调节方法 | |
EP4339776A1 (en) | Task scheduling method, system, and hardware task scheduler |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |