JP2009539266A - 二酸化シリコンの膜質を高める新規な堆積プラズマ硬化サイクルプロセス - Google Patents

二酸化シリコンの膜質を高める新規な堆積プラズマ硬化サイクルプロセス Download PDF

Info

Publication number
JP2009539266A
JP2009539266A JP2009513423A JP2009513423A JP2009539266A JP 2009539266 A JP2009539266 A JP 2009539266A JP 2009513423 A JP2009513423 A JP 2009513423A JP 2009513423 A JP2009513423 A JP 2009513423A JP 2009539266 A JP2009539266 A JP 2009539266A
Authority
JP
Japan
Prior art keywords
layer
precursor
silicon oxide
annealing
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009513423A
Other languages
English (en)
Other versions
JP5225268B2 (ja
Inventor
シャオリン チェン，
スリニヴァス， ディー． ネマーニ，
シャンカー ヴェンカタラマン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/753,968 external-priority patent/US7902080B2/en
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2009539266A publication Critical patent/JP2009539266A/ja
Application granted granted Critical
Publication of JP5225268B2 publication Critical patent/JP5225268B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02277—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

基板上のギャップを酸化シリコンで充填する方法を記載する。前記方法には、有機シリコン前駆物質と酸素前駆物質を堆積チャンバに導入するステップと、前駆物質を反応させて、基板上のギャップ内に第一酸化シリコン層を形成するステップと、該第一酸化シリコン層をエッチングして層内の炭素含量を減少させるステップと、が含まれるのがよい。前記方法には、第一層上に第二酸化シリコン層を形成するステップと；第二層をエッチングして第二層内の炭素含量を減少させるステップとが含まれるのがよい。ギャップを充填した後に酸化シリコン層をアニールする。
【選択図】 図１

Description

関連出願の相互参照
[0001]本出願は、２００６年５月３０日に出願の米国仮出願第６０/８０３,４８１号の利益を主張する。この出願は、また、２００６年５月３０日に出願の“ＣＨＥＭＩＣＡＬＶＡＰＯＲ ＤＥＰＯＳＩＴＩＯＮＯＦ ＨＩＧＨＱＵＡＬＩＴＹ ＦＬＯＷ-ＬＩＫＥ ＳＩＬＩＣＯＮ ＤＩＯＸＩＤＥＵＳＩＮＧ ＡＳＩＬＩＣＯＮ ＣＯＮＴＡＩＮＩＮＧＰＲＥＣＯＵＲＳＯＲ ＡＮＤ ＡＴＯＭＩＣ ＯＸＹＧＥＮ”と称するＩｎｇｌｅらによる米国仮出願第６０/８０３,４９３号に関連する。この出願は、また、２００６年５月３０日に出願の“ＡＭＥＴＨＯＤ ＦＯＲＤＥＰＯＳＩＴＩＮＧ ＡＮＤ ＣＵＲＩＮＧ ＬＯＷ-Ｋ ＦＩＬＭＳＦＯＲ ＧＡＰＦＩＬＬＡＮＤ ＣＯＮＦＯＲＭＡＬＦＩＬＭ ＡＰＰＬＩＣＡＴＩＯＮＳ”と称するＮｅｍａｎｉらによる米国仮出願第６０/８０３,４８９号に関連する。更に、この出願は、２００６年５月３０日出願の“ＰＲＯＣＥＳＳＣＨＡＭＢＥＲ ＦＯＲＤＩＥＬＥＣＴＲＩＣ ＧＡＰＦＩＬＬ”と称するＬｕｂｏｍｉｒｓｋｙによる米国仮出願第６０/８０３,４９９号に関連する。優先権米国仮特許出願及び関連出願の全体の内容は、すべてに対して本明細書に援用されている。
発明の背景
[0002]集積回路のデバイス密度が増加し続けるにつれて、デバイス構造間のサイズと距離は減少し続ける。構造のギャップと構造間のトレンチにおけるより狭い幅は、これらの形成において高さと幅の比（即ち、アスペクト比）を増大させる。言い換えれば、集積回路素子の小型化の継続は、これらの素子内や素子間でそれらの縦の高さよりも速く横幅を縮小している。
[0003]アスペクト比を常に増大させつつデバイス構造を作るための能力によって、より多くの構造（例えば、トランジスタ、キャパシタ、ダイオード等）が半導体チップ基板の同一の表面領域に充填することを許容したが、製造の問題も生じてきた。これらの問題の一つは、充填プロセスの間、ボイド又はシームをつくらずにこれらの構造におけるギャップとトレンチを完全に充填することが難しいことである。酸化シリコンのような誘電材料でギャップとトレンチを充填することは、隣接のデバイス構造を互いに電気的に絶縁するために必要である。ギャップが空のままであった場合には、電気的雑音と、適切に（又は少しでも）作動させるデバイスの電流漏れがあまりに多かった。
[0004]ギャップの幅がより広い（アスペクト比がより小さい）場合、ギャップは誘電材料の急速な堆積物で充填することが比較的容易である。堆積物質は、ギャップの側面と底面を覆い、隙間又はトレンチが十分に充填されるまで、下から上に充填し続ける。しかしながら、アスペクト比が増大するにつれて、閉塞開始が充填容積内のボイド又はシームを持つことなく、深く狭いトレンチを充填することは更に難しくなった。
[0005]誘電体層内のボイドとシームによって、半導体デバイス製造の間や完成したデバイスの両方において問題が生じる。ボイドとシームは誘電体層内に不規則に形成され、予測できないサイズ、形状、位置、個体群密度を持つ。このことにより、一様なエッチング、研磨、アニール等の予測できない一貫性のない堆積後の層の処理が生じる。完成したデバイスにおけるボイドとシームは、デバイス構造におけるギャップとトレンチの誘電特性を変化させる。このことにより、デバイス素子内及び素子間のクロストーク、電荷漏れ、ショートによる一様でない劣悪なデバイス性能が生じ得る。
[0006]高アスペクト比構造上に誘電材料を堆積する間のボイドとシームの形成を最少限にするための技術が開発されてきた。これらには、トレンチの側壁と底面に対してより等角のままであるように誘電材料の堆積速度を緩慢にすることが含まれる。より等角な堆積は、堆積された物質がトレンチの最上部又は中間部で蓄積し、最終的にはボイドの最上部を密封する程度を低下させ得る。しかしながら、残念なことに、堆積速度を緩慢にすることは、堆積時間の増加を意味し、処理効率と生産率を減少させる。
[0007]ボイド形成を制御する他の技術は、堆積した誘電材料の流動性を増加させることである。より流動性を有する物質は、ボイド又はシームをより速く充填し、充填容積内で永久的な欠陥になること防止する。酸化シリコン誘電材料の流動性の増加は、用いられる前駆物質の混合に水蒸気又は過酸化物（例えば、Ｈ２Ｏ２）を添加して酸化物層を形成することを伴う。水蒸気は、堆積された層により多くのＳｉ-ＯＨ結合を生成し、膜に流動性の増加を与える。しかしながら、残念なことに、酸化シリコン堆積の間の水分レベルの増加は、その密度（即ち、高ウエットエッチング速度比（ＷＥＲＲ））や誘電特性（即ち、高ｋ値）を含む、堆積された層の特性に不利な影響を及ぼし得る。
[0008]従って、ボイドのない、シームのない誘電体膜をギャップ、トレンチ、高アスペクト比を有する他のデバイス構造へ堆積させ得る誘電堆積システム及びプロセスが依然として求められている。高堆積速度及び完成した充填の品質に不利に影響しない流動特性で誘電材料を堆積させ得るシステム及びプロセスも依然として求められている。誘電膜堆積のこれらの及び他の態様は本発明によって説明される。
発明の簡単な概要
[0009]本発明の実施形態は、基板上にギャップを酸化シリコンで充填する方法を含む。方法には、有機シリコン前駆物質と酸素前駆物質を堆積チャンバに導入するステップと、前駆物質を反応させて、基板上のギャップ内に第一酸化シリコン層を形成するステップと、第一酸化シリコン層をエッチングして、層内の炭素含量を減少させるステップと、が含まれるのがよい。方法には、また、第一層上に第二酸化シリコン層を形成するステップと、第二層をエッチングして、層内の炭素含量を減少させるステップと、が含まれるのがよい。ギャップが充填された後に酸化シリコン層をアニールするのがよい。
[0010]本発明の実施形態には、また、基板上に多層酸化シリコン層を形成する方法が含まれる。方法には、基板上に複数の酸化シリコン層を形成するステップであって、各酸化シリコン層の厚さが約１００オングストローム〜約２００オングストロームである、前記ステップが含まれるのがよい。層は、（ｉ）有機シリコン前駆物質と原子酸素前駆物質を反応チャンバに導入し、（ｉｉ）前駆物質を反応させて、基板上に層を形成し、（ｉｉｉ）層をエッチングして層内の不純物を減少させることにより形成することができる。その後、複数の層をアニールすることができる。
[0011]本発明の実施形態には、なお更に、ウエハ基板上にマルチサイクルの酸化シリコンボトムアップギャップ充填を行うシステムが含まれる。システムには、ギャップ含有基板が保持される堆積チャンバと、堆積チャンバに結合した遠隔プラズマ生成システムであって、プラズマ生成システムを用いて原子酸素前駆物質を生成する、前記遠隔プラズマ生成システムとが含まれるのがよい。システムには、また、有機シラン前駆物質を堆積チャンバに供給するために用いられる有機シリコン前駆物質源と、原子酸素前駆物質とシリコン前駆物質を堆積チャンバに流すために用いられる前駆物質処理システムとが含まれるのがよい。前駆物質処理システムは、堆積チャンバに入る前に原子酸素とシリコン前駆物質を混合しないようにする。システムには、なお更に、マルチサイクルギャップ充填の各サイクル中に堆積される個々の酸化シリコン層をエッチングするエッチングシステムが含まれる。
[0012]追加の実施形態及び特徴は、以下の説明に一部示され、一部は、明細書の試験の際に当業者に明らかになるか又は本発明の実施によって知ることもできる。本発明の特徴と利点は、明細書に記載された手段、組合わせ、方法によって可能になり且つ得ることができる。
[0013]本発明の本質及び利点の理解は、更に、明細書と図面の残りの部分によって可能になり、ここで、同様の符号は同様の要素を示すために幾つかの図面全体に用いられる。場合によっては、サブラベルが符号と関連づけられ、複数の同様の要素の一つを示すためのハイフンに続く。存在するサブラベルに対して明記せずに符号に説明がなされている場合は、このような複数の同様の要素すべてを示すように意図されている。
図１は、本発明の実施形態によるマルチサイクル酸化シリコン層堆積の概要を示すフローチャートである。 図２は、本発明の実施形態による酸化シリコン膜の製造方法を示すフローチャートである。 図３は、本発明の実施形態による多層酸化シリコン膜を製造する方法における二段階エッチングステップを強調するフローチャートである。 図４は、本発明の実施形態による多層酸化シリコン膜の製造方法を示す他のフローチャートである。 図５Ａは、本発明の実施形態による多層酸化シリコン膜で漸進的充填されるギャップ構造を持つ基板を示す図である。 図５Ａは、本発明の実施形態による多層酸化シリコン膜で漸進的充填されるギャップ構造を持つ基板を示す図である。 図５Ｂは、本発明の実施形態による多層酸化シリコン膜で漸進的充填されるギャップ構造を持つ基板を示す図である。 図５Ｃは、本発明の実施形態による多層酸化シリコン膜で漸進的充填されるギャップ構造を持つ基板を示す図である。 図５Ｄは、本発明の実施形態による多層酸化シリコン膜で漸進的充填されるギャップ構造を持つ基板を示す図である。 図５Ｅは、本発明の実施形態による多層酸化シリコン膜で漸進的充填されるギャップ構造を持つ基板を示す図である。 図６Ａは、本発明の実施形態による酸化シリコン層を形成するために用いることができる基板処理システムを示す縦断面図である。 図６Ｂは、本発明の実施形態に従って基板処理システムのシステムモニタ/コントローラ要素の簡易図である。
発明の詳細な説明
[0021]ウエハ基板のギャップ内と表面上の酸化シリコンの多層、マルチサイクル堆積のためのシステム及び方法が記載される。各酸化物層は、エッチングプロセスが膜の品質と誘電特性に不利な影響を与え得る有機基やヒドロキシル基のような不純物を解離し除去するのに十分薄い（例えば、約５０オングストローム〜約３００オングストローム）。複数の酸化物層が堆積されエッチングされた場合、層を高品質、低ｋ酸化シリコン膜に形成するためにアニールを行うことができる。
[0022]酸化シリコン層は、非常に反応性の原子酸素とＯＭＣＡＴＳのような有機シリコン前駆物質の反応から形成することができる。原子酸素は最初に堆積が行われるチャンバの外部で生成され、チャンバ内で混合されるまで有機シリコン前駆物質から分離されたままになる。得られた酸化シリコンは、炭素を多く含み非常に流動性であり、狭いギャップやトレンチの底に容易に流れる堆積膜になる。エッチングプロセスが、堆積された膜内のより大きい炭素基やヒドロキシル基の少なくとも一部を除去した後、次に続く酸化物堆積は第一層の上を流れ、次の酸化物層の中にエッチングされることがある。例えば、ギャップ又はトレンチが複数の酸化シリコン層によって下から上に充填されるまでサイクルが数回繰り返されることがある。このマルチサイクルプロセスは、ボトムアップギャップ充填とも言われてきた。本発明の方法、製品、及びシステムについての詳細を、更にここで述べる。
例示的酸化物層形成プロセス
[0023]図１は、発明の実施形態に従って基板上に酸化物層を形成する方法１００におけるステップを含むフローチャートを示す図である。方法１００には、堆積チャンバ１０２にギャップ含有基板を準備するステップが含まれる。基板は、高さと幅の高アスペクト比が約５：１以上、７：１以上、１０：１以上、１３：１以上、１５：１以上等のギャップ、トレンチ等を含む構造がその上に形成されていてもよい。
[0024]複数の酸化シリコン層は、次に、基板１０４のギャップ内（と他の表面上）に形成される。酸化シリコンは、反応チャンバ内の酸素含有前駆物質と有機シリコン含有前駆物質の反応によって堆積させることができる。酸素含有前駆物質には、堆積チャンバの外部で遠隔生成された原子酸素が含まれてもよい。原子酸素は、分子酸素（Ｏ２）、オゾン（Ｏ３）、窒素-酸素化合物（例えば、ＮＯ、ＮＯ２、Ｎ２Ｏ等）、水素-酸素化合物（例えば、Ｈ２Ｏ、Ｈ２Ｏ２等）、炭素-酸素化合物（例えば、ＣＯ、ＣＯ２等）だけでなく、他の酸素含有前駆物質や前駆物質の組合わせのような前駆物質の解離によって生成することができる。
[0025]原子酸素を生成する前駆物質の解離は、他の方法の中でも、熱解離、紫外光解離、及び/又はプラズマ解離によって行われ得る。プラズマ解離には、遠隔プラズマ生成チャンバ内でヘリウム、アルゴン等からプラズマを衝突させるステップと、プラズマに酸素前駆物質を導入して原子酸素前駆物質を生成させるステップが含まれるのがよい。
[0026]原子酸素は、まず、チャンバ内の有機シリコン前駆物質に導入することができる。有機シリコン前駆物質には、直接Ｓｉ-Ｃ結合を有する化合物及び/又はＳｉ-Ｏ-Ｃ結合を有する化合物が含まれてもよい。オルガノシランシリコン前駆物質の例としては、特に、ジメチルシラン、トリメチルシラン、テトラメチルシラン、ジエチルシラン、テトラメチルオルトシリケート（ＴＭＯＳ）、テトラエチルオルトシリケート（ＴＥＯＳ）、オクタメチルトリシロキサン（ＯＭＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、テトラメチルジメチルジメトキシジシラン、テトラメチルシクロテトラシロキサン（ＴＯＭＣＡＴＳ）、ＤＭＤＭＯＳ、ＤＥＭＳ、メチルトリエトキシシラン（ＭＴＥＳ）、フェニルジメチルシラン、及びフェニルシランが挙げられる。
[0027]有機シリコン前駆物質は、堆積チャンバへの導入前又はその間にキャリヤガスと混合されてもよい。キャリヤガスは、基板上に酸化物膜の形成を過度に妨害しない不活性ガスであってもよい。キャリヤガスの例としては、他のガスの中でも特にヘリウム、ネオン、アルゴン、水素（Ｈ２）が挙げられる。
[0028]方法１００の実施形態において、原子酸素と有機シリコン前駆物質は、堆積チャンバに導入される前に混合されない。前駆物質は、反応チャンバの周りに分配された空間的に分離された別のものを通ってチャンバに入ってもよい。例えば、原子酸素前駆物質は、チャンバの最上部で基板の真上に位置する注入口（又は複数の注入口）から入るのがよい。注入口から、基板の堆積面に垂直方向に酸素前駆物質のフローが送られる。一方では、シリコン前駆物質は、堆積チャンバの側面の周りの一つ以上の注入口から入るのがよい。注入口から、シリコン前駆物質のフローは堆積面とほぼ平行の方向に送られるのがよい。
[0029]実施形態は、更に、マルチポートシャワヘッドの別のポートを通って原子酸素とシリコン前駆物質を送るステップが含まれる。例えば、基板の上に位置するシャワヘッドには、前駆物質が堆積チャンバに入る開口のパターンが含まれ得る。開口の第一サブセットは原子酸素前駆物質によって供給することができ、開口の第二サブセットはシリコン前駆物質によって供給される。異なるセットの開口を通って進行する前駆物質は、堆積チャンバ内に出るまで、互いに流体的に分離され得る。前駆物質処理装置の種類と設計についての詳細は、更に、本出願と同日に出願されたＰＲＯＣＥＳＳＣＨＡＭＢＥＲ ＦＯＲＤＩＥＬＥＣＴＲＩＣ ＧＡＰＦＩＬＬと称するＬｕｂｏｍｉｒｓｋｙよる代理人整理番号Ａ１１１６２/Ｔ７２７１０を持つ共同譲渡された米国仮出願に記載され、この全開示内容はすべてのために本明細書に援用されている。
[0030]原子酸素とシリコン前駆物質が堆積チャンバ内で反応するにつれて、基板の堆積面上に酸化シリコン層を形成する。最初の酸化物層は、優れた流動性を持ち、堆積面に存在する構造内のギャップの底に急速に移動することができる。
[0031]各酸化物層が堆積された後、各エッチングステップは、不純物を除去するために層上で行うことができる。これには、より大きい有機基をより小さい炭素含有分子に解離するステップと、Ｓｉ-ＯＨ結合の少なくとも一部を解離して水と酸化シリコンを形成するステップとが含まれてもよい。
[0032]複数の酸化シリコン層の堆積とエッチングに続いて、水分を更に排出し、層が密度の高い高品質の酸化物膜になるようにアニールを行うことができる。実施形態には、酸化シリコン層の個々の層すべてが堆積されエッチングされ後にアニールを行うステップが含まれる。実施形態には、更に層の一つ以上が行われた後、しかしすべての層の最後のアニールの前に、中間アニールが含まれてもよい。例えば、中間アニールは、すべての２、３、４、５等の層が堆積された後に行われ、その後すべての層の最終アニールが行われるのがよい。
[0033]図２を参照すると、本発明の実施形態による多層酸化シリコン層の製造方法２００を示すフローチャートが示されている。方法２００には、基板２０２を含有する堆積チャンバに前駆物質を導入するステップが含まれるのがよい。上述したように、前駆物質は、原子酸素前駆物質と有機シリコン前駆物質が含まれてもよい。原子酸素は、例えば、約９００〜１８００ｓｃｃｍで流れるアルゴンガスと、例えば、約６００〜約１２００ｓｃｃｍで流れる分子酸素（Ｏ２）との双方のガス流に４０００〜６０００ワット（例えば、５５００ワット）のＲＦ電力を供給する遠隔高密度プラズマ発生装置において生成されるのがよい。
[0034]有機シリコン前駆物質は、有機シリコン化合物（ガス又は液体）とヘリウム又は分子水素（Ｈ２）のようなキャリヤガスと混合によって堆積チャンバに導入することができる。例えば、ヘリウムをオクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）のような室温で液体の有機シリコン前駆物質に約６００〜約２４００ｓｃｃｍの流量で吹込み、約８００〜約１６００ｍｇｍの流量でチャンバにＯＭＣＴＳのフローを得ることができる。
[0035]前駆物質がチャンバ内で互いに反応して、基板２０４上に第一酸化物層を形成する。酸化物層堆積の間のチャンバ内の全圧は、例えば、約０.５トール〜約６トールであるのがよい。より高い全圧（例えば、１.３トール）は、より流動状の品質を持つ酸化物膜を堆積することができ、より低い圧力（例えば、０.５トール）は、より共形の酸化物層を堆積することができる。原子酸素が非常に反応性であることから、反応チャンバ内の堆積温度は比較的低くてもよい（例えば、約１００℃以下）。酸化物堆積速度は、約１２５オングストローム／分〜約２μm／分（例えば、約５００オングストローム／分〜約３００オングストローム／分；約１５００オングストローム／分等）の範囲であるのがよい。
[0036]第一酸化物層が形成された後、前駆物質のチャンバへの流れは停止してもよく、第一酸化物層がエッチングされてもよい２０６。エッチングステップは、層内の不純物を解離し除去し、また、層を平坦化するために用いることができる。以下の図３の説明で述べるように、エッチングプロセスには、単一エッチングステップ、又は複数のエッチングステップが含まれてもよい。
[0037]第一層のエッチング後、前駆物質が堆積チャンバ２０８に再導入され、反応して、基板２１０上に第二酸化物層を形成する。第二酸化物層は、第一層と同じ反応条件で形成されてもよく、又は異なる条件（例えば、チャンバ圧、温度、有機シリコン前駆物質等）下で形成されてもよい。
[0038]第二層が形成された後、不純物レベルを減少させ更に／又は層を平坦化するためにエッチング２１２することができる。第二層は、第一層のエッチングに用いられたのと同じプロセスを用いてエッチングされてもよく、又は異なるプロセス（例えば、異なるエッチングステップの数、異なるエッチング前駆物質、異なる電力レベル等）を用いてエッチングされてもよい。
[0039]第二酸化シリコン層（とあらゆる追加の酸化物層）の形成とエッチング後、酸化物層をアニールして２１４、均一で高品質の酸化シリコンギャップ充填を形成することができる。最後のギャップ充填の誘電率（即ち、ｋ値）は、４.０未満（例えば、３.５未満、３.０未満等）で、ウエットエッチング速度比（ＷＥＲＲ）は２：１未満（例えば、約１.８：１〜１.４：１）であるのがよい。ギャップ充填は、充填容積全体に均一であるのがよく、いずれにせよボイドやシームをほとんど含有しない。
[0040]図３は、本発明の実施形態による多層酸化シリコン膜の製造方法３００における二段階エッチングステップを強調するフローチャートを示す。方法３００には、基板を反応チャンバ３０２に準備するステップと、反応チャンバ３０４に前駆物質（例えば、酸素とシリコン前駆物質）を導入するステップが含まれる。前駆物質は、その後、反応して、基板３０６上に酸化シリコン層を形成し、その後、二段階エッチングを受ける。
[0041]二段階エッチングは、酸化物層３０８上で第一エッチングを行うことにより開始する。この第一エッチングには、より低い密度のプラズマを用いて、より大きい有機分子を解離するとともに層における炭素の少なくとも一部を除去することが含まれてもよい。このより低い密度のプラズマエッチングには、ＲＰＳシステムを用いて、酸化物層をエッチングするＡｒ／Ｏ２プラズマを生成することが含まれてもよい。エッチング条件には、例えば、約５５００ワットの電力で１６００ｓｃｃｍのＯ２と４００ｓｃｃｍのアルゴンからのプラズマを衝突させることや約７６０ミリトールの圧力で堆積チャンバに導入することが含まれるのがよい。このプラズマエッチングは、より大きい炭素基を解離し、酸化物層から炭素不純物を除去することができる。
[0042]第一エッチングの後、酸化物層の第二エッチングは、より高いプラズマ密度で行われ３１０、層内のヒドロキシル基の少なくとも一部を除去する。このより高い密度のプラズマエッチングには、より高いＲＦ電界（例えば、６０００ワット）で分子酸素（例えば６００ｓｃｃｍ）流の解離から形成されたプラズマに層をさらすことが含まれてもよい。酸素プラズマは、例えば、８ミリトールの圧力で堆積チャンバに導入することができ、酸化物層内の-ＯＨ基と反応して、二酸化シリコンと水を形成することができる。
[0043]堆積サイクルとエッチングサイクルは、繰り返すことができ、次の酸化物層３１２が前の層の最上部に形成される。その後、堆積されエッチングされた酸化物層を、所定の層数及び／又は膜厚に達するまで蓄積され、複数の層がアニール３１４される。アニールは、単一ステップ、又は複数のステップで行われてもよい。単一ステップアニールは、例えば、ほぼ乾燥した雰囲気（例えば、乾燥窒素、ヘリウム、アルゴン等）中で約３００℃〜約１０００℃（例えば、約６００℃〜約９００℃）に複数の層を加熱することによって行われるのがよい。アニールは、堆積された層から水分を除去し、更にＳｉ-ＯＨを酸化シリコンに変換する。
[0044]マルチステップアニールには、層が最初に、例えば、蒸気の存在下で約７００℃まで層を加熱するようにウエットアニール段階を受ける二段階アニールが含まれてもよい。これに続いて、層がほとんど水分を含まない（例えば、乾燥Ｎ２）雰囲気中でより高い温度（例えば、約９００℃）に加熱される、乾燥アニール段階が行われるのがよい。第一ウエットアニールは、Ｓｉ-Ｃ結合をＳｉ-ＯＨ結合で更に加水分解するのを援助することができ、ドライアニールは、Ｓｉ-ＯＨを酸化シリコン結合に変換させ、水分を層から排出させる。
[0045]ウエット及びドライ熱アニールに加えて、他のアニール技術（単独で又は組み合わせて）を用いて、複数の酸化物層をアニールすることができる。これらには、特に、蒸気アニール、プラズマアニール、紫外光アニール、電子ビームアニール、及び／又はマイクロ波アニールが含まれる。
[0046]ここで図４を参照すると、本発明の実施形態による多層酸化シリコン膜の製造方法４００を示す他のフローチャートが示されている。方法４００は、堆積チャンバ４０２に基板を準備するステップと、チャンバ４０４に前駆物質（例えば、原子酸素と有機シリコン前駆物質）を導入するステップとを含む。前駆物質が反応して、基板４０６上に酸化シリコン層を形成し、その後、酸化物層をエッチング４０８することができる。
[0047]この点で、堆積された酸化物層の累積した厚さが設定点に達したかを決定するために検査をすることができる４１０。全酸化物膜の設定厚さレベルに達した場合には、堆積及びエッチングサイクルが終了してもよく、膜をアニールすることができる４１２。しかしながら、厚さレベルが満たされなかった場合には、他の酸化物堆積及びエッチングサイクルを行って、少なくとも一つ以上層を酸化物膜に加えることができる。
[0048]酸化物膜が所定の厚さに達したかの決定は、堆積されエッチングされた層の厚さの測定によって行われても、又は所望の膜厚を達成するのに必要な層の数の計算によって行われてもよい。例えば、それぞれの堆積されエッチングされた層が１００オングストローム厚で、所望の膜厚が１.２μｍである場合には、１２の堆積及びエッチングサイクルが膜を形成するために行わなければならない。それぞれの堆積された層の厚さは、酸化物堆積速度に影響するパラメータ、例えば、特に、反応前駆物質の種類と流量、堆積チャンバの全圧、温度を制御することによって設定することができる。上述したように、酸化物層の典型的な堆積速度は、約５００オングストローム／分〜約３０００オングストローム／分（例えば、約１５００オングストローム／分）である。
[0049]図５Ａ-図５Ｆは、マルチサイクル堆積エッチング酸化物層形成プロセスの実施形態を用いた多層酸化シリコン膜で漸進的に充填されるギャップ構造を持つ基板を示す図である。図５Ａは、ギャップ５０４が形成された基板５０２を示す図である。図５Ａ-図５Ｆに示されるギャップ５０４が酸化物充填層の進行をより明らかに示すために、比較的低いアスペクト比で描かれていることは理解される。本ギャップ充填法の実施形態には、アスペクト比が５：１、６：１、７：１、８：１、９：１、１０：１、１１：１、１２：１、１３：１、１４：１、１５：１以上のギャップへのボイドやシームのない堆積が含まれるのがよい。
[0050]図５Ｂは、ギャップ５０４に堆積された第一酸化物層５０６ａを示す図である。層を形成した酸化シリコンは、良好な流動性を持ち、膜がギャップ５０４の底に急速に移動することを可能にする。従って、ギャップ５０４の底に堆積された酸化物の厚さは、ギャップの側壁に沿って酸化物の厚さより大きくなることがある。
[0051]図５Ｃ及び図５Ｄは、ギャップ５０４内に前に堆積されエッチングされた層上に堆積された追加の酸化物層５０６ｂ、５０６ｃ等を示す図である。これらの追加の層は、所望の酸化物膜の厚さレベルが達するまで（例えば、ギャップ５０４の最上部）、ギャップ５０４においてボトムアップで形成することができる。
[0052]一旦最後の複数の酸化物層が堆積されエッチングされると、アニールを行って、図５Ｅに示されるように層を均一な膜５０８に形成することができる。膜は、例えば、プラズマエッチング又はＣＭＰによって平坦化されて、ギャップ５０４の最上部の上に形成された堆積物質を除去することができる。図５Ｆは、いずれにせよボイド又はシームがほとんどない、高い膜質と誘電特性を持つ残存する酸化シリコンギャップ充填５１０を示す図である。
例示的基板処理システム
[0053]本発明の実施形態を実施することができる堆積システムは、他の種類のシステムの中でも、高密度プラズマ化学気相堆積（ＨＤＰ-ＣＶＤ）システム、プラズマ増強型化学気相堆積（ＰＥＣＶＤ）システム、大気圧未満化学気相堆積（ＳＡＣＶＤ）システム、熱化学気相堆積システムが含まれ得る。本発明の実施形態を実施することができるＣＶＤシステムの具体例としては、カリフォルニア州サンタクララのアプライドマテリアルズから入手できるＣＥＮＴＵＲＡＵＬＴＩＭＡＴＭＨＤＰ-ＣＶＤチャンバ/システム、ＰＲＯＤＵＣＥＲＴＭＰＥＣＶＤチャンバ/システムが含まれる。
[0054]本発明の実施形態を使うために変更し得る適切な一基板処理システムが共同譲渡された米国特許第６,３８７,２０７号、同第６,８３０,６２４号に示され記載され、これらの開示内容はすべてに対して本明細書に援用されている。図６Ａは、チャンバ壁１５ａとチャンバリッドアセンブリ１５ｂが含まれる真空チャンバ又は処理チャンバ１５を持つＣＶＤシステム１０の縦断面図である。
[0055]ＣＶＤシステム１０は、プロセスチャンバ１５内の中央にある加熱されたペデスタル１２上にある基板（図示せず）へプロセスガスを分散させるためのガス分配マニホールド１１を含有する。ガス分配マニホールド１１は、容量性プラズマを形成するための電極として使用するために導電材料から形成され得る。処理の間、基板（例えば、半導体ウエハ）は、ペデスタル１２の平坦な（又はわずかに凸状）面１２ａに位置する。ペデスタル１２は、マニホールド１１に密接に隣接する、下の装填/解放位置（図６Ａに示されている）と上の処理位置（図６Ａでは破線１４で示されている）の間を制御可能に移動し得る。センタボード（図示せず）には、ウエハの位置に情報を与えるセンサが含まれる。
[0056]堆積とキャリヤガスは、従来の平坦な円形ガス分配フェースプレート１３ａの貫通した孔１３ｂを通ってチャンバ１５に導入される。より詳細には、堆積プロセスガスは、注入マニホールド１１を通って、従来の貫通したブロッカープレート４２を通って、その後、ガス分配フェースプレート１３ａ内の孔１３ｂを通ってチャンバに流れる。
[0057]マニホールド１１に達する前に、堆積ガスとキャリヤガスは、ガスソース７からガス供給ライン８を通って混合システム９に流入され、そこで混合され、その後、マニホールド１１に送られる。一般に、各プロセスガスのための供給ラインには、（ｉ）自動又は手動でチャンバへのプロセスガスフローを遮断するために使用し得る安全遮断バルブ（図示せず）と、（ｉｉ）供給ラインを通ってガスフローを測定するマスフローコントローラ（図示せず）が含まれる。有毒なガスがプロセスに用いられる場合、幾つかの安全遮断バルブは従来の構造の各ガス供給ライン上に位置する。
[0058]ＣＶＤシステム１０で行われる堆積プロセスは、熱プロセス又はプラズマ増強型プロセスのいずれかであり得る。プラズマ増強型プロセスにおいて、ＲＦ電源４４は、ガス分配プレート１３ａとペデスタル１２の間に電力を加えて、プロセスガス混合物を励起して、フェースプレート１３ａとペデスタル１２の間の円筒領域内にプラズマを形成する。（この領域は、本明細書では“反応領域”と呼ぶ）。プラズマの構成要素は、ペデスタル１２に支持された半導体ウエハの表面上に所望の膜を堆積させるために反応する。ＲＦ電源４４は、典型的には、１３.５６ＭＨｚの高ＲＦ周波数（ＲＦ１）と３６０ＫＨｚの低ＲＦ周波数（ＲＦ２）で電力を供給して、真空チャンバ１５に導入された反応種の分解を促進するために供給される混合周波数ＲＦ電源である。熱プロセスにおいて、ＲＦ電源４４は用いられず、プロセスガス混合物が熱的に反応して、反応のための熱エネルギーを供給するために抵抗加熱されるペデスタル１２上に支持された半導体ウエハの表面上に所望の膜を堆積させる。
[0059]プラズマ増強型堆積プロセスの間、プラズマは、排気通路２３と遮断バルブ２４を取り囲んでいるチャンバ本体１５ａの壁を含むプロセスチャンバ１０全体を加熱する。熱堆積プロセスのときに又は熱堆積プロセスの間にプラズマが出ない場合、熱い液体をプロセスチャンバ１５の壁１５ａを通って循環させて、チャンバをの高温に維持する。チャンバ壁１５ａの残りの通路は、図示されていない。チャンバ壁１５ａを加熱するために用いられる流体には、典型的な流体タイプ、即ち、水ベースのエチレングリコール又は油ベースの熱伝達流体が含まれる。この加熱（“熱交換”による加熱と呼ばれる）は、有益には望まない反応生成物の凝縮を減少又は除去し且つプロセスガスの揮発性生成物と冷却真空通路の壁に凝縮するとともにガスフローのない期間処理チャンバに移動する場合にはプロセスを汚染する他の汚染物の除去を改善する。
[0060]反応副生成物を含む層内に堆積されないガス混合物の残りは、真空ポンプ（図示せず）によってチャンバ１５から排気される。詳しくは、ガスは、反応領域を取り囲む環状のスロット形オリフィス１６を通って環状排気プレナム１７へ排気される。環状スロット１６とプレナム１７は、チャンバの円筒形側壁１５ａの最上部（壁上の上部誘電体ライニング１９を含む）と円形チャンバリッド２０の底面の間の隙間によって画成される。スロットオリフィス１６とプレナム１７の３６０度の円形対称性と均一性は、ウエハ上に均一な膜を堆積するのにウエハの上のプロセスガスの均一なフローを達成するのに重要である。
[0061]排気プレナム１７から、ガスは、排気プレナム１７の横の拡張領域２１の下に、のぞきポート（図示せず）を通り過ぎて、下向きに伸びたガス通路２３を通って、真空遮断バルブ２４（本体は下のチャンバ壁１５ａに組込まれている）を通り過ぎて、フォアライン（図示せず）を通って外部の真空ポンプ（図示せず）に接続する排出口２５へ流れる。
[0062]ペデスタル１２のウエハ支持プラッターは、２全回転を平行な同心円の形でするように構成された組込み単一ループ組込みヒータ素子を用いて抵抗加熱される。ヒータ素子の外部が支持プラッターの周囲に隣接して続き、内部は小さな半径を有する同心円の通路に続いている。ヒータ素子の配線は、ペデスタル１２のステムを通り抜ける。
[0063]典型的には、幾つかの又は全てのチャンバライニングと、ガス注入マニホールドフェースプレートと、種々の他のリアクタハードウエアは、アルミニウム、陽極酸化アルミニウム又はセラミックのような物質からできている。このようなＣＶＤ装置の例は、Ｚｈａｏらに発行された“ＣＶＤＰｒｏｃｅｓｓｉｎｇ Ｃｈａｍｂｅｒ”と称する共同譲渡された米国特許第５,５５８,７１７号に記載され、この開示内容は本明細書に全体で援用されている。
[0064]ウエハがチャンバ１０の側面の挿入/取出し開口部２６を通ってロボットブレード（図示せず）によってチャンバ１５の本体の中と外に搬送されるように、リフト機構とモータ３２（図６Ａ）がヒータペデスタルアセンブリ１２とそのウエハリフトピン１２ｂを上下させる。モータ３２は、ペデスタル１２を処理位置１４と下のウエハ装填位置の間で上下させる。モータ、バルブ又は供給ライン８に接続したコントローラ、ガス分配システム、スロットルバルブ、ＲＦ電源４４、チャンバと基板加熱システムは、一部だけが図示されているコントロールライン３６の上のコントローラシステムによって全て制御される。コントローラ３４は、コントローラ３４の制御下に適切なモータによって移動されるスロットバルブとサセプタのような移動式メカニカルアセンブリの位置を決定するための光学センサからのフィードバックに頼っている。
[0065]例示的実施形態において、システムコントローラには、ハードディスクドライブ（メモリ３８）、フロッピーディスクドライブ、プロセッサ３７が含まれる。プロセッサは、単一ボードコンピュータ（ＳＢＣ）、アナログ及びデジタル入力/出力ボード、インタフェースボード、ステッパモータコントローラボードを含有する。ＣＶＤシステム１０の種々のパーツは、ボード、カードゲージ、コネクタ寸法と種類を規定するＶｅｒｓａＭｏｄｕｌａｒ Ｅｕｒｏｐｅａｎ（ＶＭＥ）規格にあてはまる。ＶＭＥ基準は、１６ビットデータバスと２４ビットアドレスバスを持つバス構造も規定する。
[0066]システムコントローラ３４は、ＣＶＤマシンの活性の全てを制御する。システムコントローラは、メモリー３８のようなコンピュータ読取可能媒体内に記憶されたコンピュータプログラムであるシステム制御ソフトウエアを実行する。好ましくは、メモリ３８は、ハードディスクドライブであるが、メモリー３８は、他の種類のメモリでもあり得る。コンピュータプログラムとしては、タイミング、ガスの混合物、チャンバ圧、チャンバ温度、ＲＦ電力レベル、サセプタ位置、具体的なプロセスの他のパラメータを決定する使用説明書のセットが含まれる。例えば、フロッピーディスク、又は他の適切なドライブを含む他のメモリデバイスに保存された他のコンピュタプログラムもコントローラ３４を操作するために用いることができる。
[0067]基板上に膜を堆積する方法又はチャンバ１５を洗浄する方法は、コントローラ３４によって実行されるコンピュータプログラムプロダクトを用いて実施され得る。コンピュータプログラムコードは、あらゆる慣用のコンピュータ読取可能なプログラミング言語：例えば、６８０００アセンブリ言語、Ｃ、Ｃ＋＋、パスカル、フォートラン他によって書かれ得る。適切なプログラムコードは、慣用のテキストエディタを用いて単一ファイル又は複数のファイルに入力され、コンピュータのメモリシステムのようなコンピュータ使用可能媒体に記憶又は具体化される。入力されたコードテキストが、高いレベルの言語である場合には、コードはコンパイルされ、得られたコンパイラコードは、その後、プレコンパイルＭｉｃｒｏｓｏｆｔＷｉｎｄｏｗｓ(登録商標)ライブラリルチーンのオブジェクトコードとリンクされる。リンクされコンパイルされたオブジェクトコードを実行するために、システムユーザーはオブジェクトコードを起動し、コンピュータシステムがメモリ内のコードをロードさせる。その後、ＣＰＵは、プログラムにおいて識別されたタスクを行うためにコードを読み込み実行する。
[0068]ユーザーとコントローラ３４の間のインターフェースは、一つ以上のチャンバが含まれ得る基板処理システムにおけるシステムモニタとＣＶＤシステム１０の簡易図である図６Ｂに示される、ＣＲＴモニター５０ａとライトペン５０ｂを経由する。好ましい実施形態において、二つのモニタ５０ａが用いられ、一方はオペレータのクリーンルームの壁に、もう一方は使用技術者のために壁の後に取り付けられている。モニタ５０ａは、同一の情報を同時に表示するが、唯一のライトペン５０ｂだけが可能である。ライトペン５０ｂの先端の光センサは、ＣＲＴディスプレイによって放出された光を検出する。具体的なスクリーン又は機能を選択するために、オペレータはディスプレイスクリーンの指定された領域にタッチし、ペン５０ｂのボタンを押す。タッチした領域は、強調された色に変わるか又は新しいメニュー又はスクリーンが表示され、ライトペンとディスプレイスクリーンとの間のコミュニケーションが確認される。キーボード、マウス、又は他のポインティングデバイス又はコミュニケーションデバイスのような他のデバイスは、ユーザーがコントローラ３４と連通することを可能にするためにライトペン５０ｂの代わりに又はそれに加えて用いることができる。
[0069]図６Ａは、ガス分配フェースプレート１３ａとガス分配マニホールド１１を含むプロセスチャンバ１５のリッドアセンブリ１５ｂに取り付けられた遠隔プラズマ発生装置６０を示す図である。図６Ａに最もよく見られるように、取付アダプタ６４によって、リッドアセンブリ１５ｂ上に遠隔プラズマ発生装置６０が取り付けられている。アダプタ６４は、典型的には金属から製造される。混合デバイス７０は、ガス分配マニホールド１１（図６Ａ）の上流側に結合されている。混合デバイス７０には、混合プロセスガスのための混合ブロックのスロット７４の内側に配置された混合挿入物７２が含まれる。セラミックイソレータ６６は、取付アダプタ６４と混合デバイス７０（図６Ａ）の間に配置されている。セラミックイソレータ６６は、Ａｌ２Ｏ３（純度９９％）、テフロン(登録商標)等のセラミック材料から製造され得る。取り付けられた場合、混合デバイス７０とセラミックイソレータは、リッドアセンブリ１５ｂの一部を形成し得る。イソレータ６６は、金属アダプタ６４を混合デバイス７０とガス分配マニホールド１１から絶縁して、下で更に詳述されるリッドアセンブリ１５ｂ内に形成する第二プラズマの電位を最小限にする。三方バルブ７７は、直接か又は遠隔プラズマ発生装置６０を通ってプロセスチャンバ１５へのプロセスガスのフローを制御する。
[0070]遠隔プラズマ発生装置６０は、リッドアセンブリ１５ｂに都合よく取り付けられ、コスト的変更も時間を要する変更もなく既存のチャンバに簡単に後から取り付けられる小型内蔵ユニットであることが望ましい。適切な一ユニットは、マサチューセッツ州ウォバーンのＡｐｐｌｉｅｄＳｃｉｅｎｃｅ ａｎｄＴｅｃｈｎｏｌｏｇｙ,Ｉｎｃ.から入手できるＡＳＴＲＯＮ(登録商標)発生装置である。ＡＳＴＲＯＮ(登録商標)発生装置は、プロセスガスを解離するために低電場トロイダルプラズマを用いる。一例において、プラズマは、プロセスチャンバ１５内で膜堆積物を洗浄するために用いられる遊離フッ素を生成するためにＮＦ３のようなフッ素含有ガスとアルゴンのようなキャリヤガスを含むプロセスガスを解離する。
[0071]幾つかの実施形態を記載してきたが、種々の変更、代替構成、等価物が本発明の精神から逸脱することなく用いることができることは当業者に認識される。更に、本発明を不必要にあいまいにすることを避けるために多くのよく知られるプロセスと要素は記載しなかった。従って、上記説明は、本発明の範囲を制限するものとするべきではない。
[0072]ある範囲の値が示される場合、それぞれの介在値は、特に明らかに影響されない限り、その範囲の上限と下限の間で下限の単位の１/１０まで詳しく開示されることは理解される。記載されたあらゆる値又は記載された範囲の介在値と記載された他のあらゆる値又は記載されたその範囲の介在値の間のそれぞれのより小さい範囲が包含される。これらのより小さい範囲の上限と下限は独立して範囲に含むか又は除外することができ、記載された範囲の詳しく除外されたあらゆる限度を条件として、いずれか、いずれでもないか又は両方の限度が含まれるそれぞれの範囲も本発明の範囲に包含される。記載された範囲が一方又は両方の限度を含む場合、それらの含まれた限度のいずれか又は両方を除外する範囲も含まれる。
[0073]本明細書に用いられ、また、添えられた特許請求の範囲において、特に明らかに影響されない限り、単数形は、複数の対象を包含する。従って、例えば、“プロセス”について述べることは、複数のこのようなプロセスにもあてはまり、“前駆物質”について述べることは、一つ以上の前駆物質及び当業者に既知のその等価物等について述べることを包含する。
[0074]また、本明細書と以下の特許請求の範囲に用いられる語“備える”、“含む”は記載された特徴、整数、成分、又はステップの存在を特定するものであるが、一つ以上の他の特徴、整数、成分、ステップ、作用又は基の存在又は追加を除外しない。
１０…ＣＶＤシステム、１１…ガス分配マニホールド、１２…ペデスタル、１２ｂ…ウエハリフトピン、１３ａ…フェースプレート、１４…処理位置、１５…プロセスチャンバ、１５ａ…チャンバ壁、１５ｂ…チャンバリッドアセンブリ、１６…環状スロット形オリフィス、１７…プレナム、１９…誘電体ライニング、２０…円形チャンバリッド、２１…横の拡張部分、２３…排気通路、２４…遮断バルブ、２５…排出口、２６…挿入/取出し開口部、３２…モータ、５０ａ…モニタ、５０ｂ…ペン、６０…遠隔プラズマ発生装置、６４…取付アダプタ、６６…イソレータ、７０…混合デバイス、７２…混合挿入部。

Claims (36)

  1. 基板上のギャップを酸化シリコンで充填する方法であって：
    堆積チャンバに有機シリコン前駆物質と酸素前駆物質を導入するステップと、
    該前駆物質を反応させて、該基板上の該ギャップに第一酸化シリコン層を形成するステップと；
    該第一酸化シリコン層をエッチングして、該層内の炭素含量を減少させるステップと；
    該第一層上に第二酸化シリコン層を形成し、該第二層をエッチングして、該層内の炭素含量を減少させるステップと；
    該ギャップを充填した後、該酸化シリコン層をアニールするステップと；
    を含む、前記方法。
  2. 該酸素前駆物質が、該堆積チャンバの外部で生成される原子酸素を含む、請求項１に記載の方法。
  3. 該原子酸素が、
    アルゴンを含むガス混合物からプラズマを生成し；
    該プラズマに酸素前駆物質を導入し、ここで、該酸素前駆物質が解離して該原子酸素を形成する；
    ことにより形成される、請求項２に記載の方法。
  4. 該酸素前駆物質が、分子酸素、オゾン、及び二酸化窒素からなる群より選ばれる、請求項３に記載の方法。
  5. 該原子酸素が、
    酸素前駆物質を光解離チャンバに導入すること；
    該酸素前駆物質を紫外光にさらし、ここで、該紫外光が該酸素前駆物質を解離して原子酸素を形成すること；
    によって形成される、請求項２に記載の方法。
  6. 該有機シリコン前駆物質と該原子酸素が、該堆積チャンバに導入されるまで混合されない、請求項２に記載の方法。
  7. 該有機シリコン前駆物質が、ジメチルシラン、トリメチルシラン、テトラメチルシラン、ジエチルシラン、テトラメチルオルトシリケート（ＴＭＯＳ）、テトラエチルオルトシリケート（ＴＥＯＳ）、オクタメチルトリシロキサン（ＯＭＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、テトラメチルシクロテトラシロキサン（ＴＯＭＣＡＴＳ）、ＤＭＤＭＯＳ、ＤＥＭＳ、メチルトリエトキシシラン（ＭＴＥＳ）、フェニルジメチルシラン、またはフェニルシランを含む、請求項１に記載の方法。
  8. 該第一酸化シリコン層と該第二酸化シリコン層の厚さがそれぞれ約１００オングストローム〜約２００オングストロームである、請求項１に記載の方法。
  9. 該第一酸化シリコン層と該第二酸化シリコン層をエッチングするステップが：
    該層を第一密度を有する第一プラズマにさらす工程であって、該第一プラズマが該層内でより大きい炭素分子を解離する、前記工程と；
    該層を該第一密度より高い第二密度を持つ第二プラズマにさらす工程であって、該第二プラズマが該層内で酸化シリコン結合を解離する、前記工程と；
    を含む、請求項１に記載の方法。
  10. 該酸化シリコン層をアニールするステップが、乾燥非反応性ガス中で約８００℃以上の温度でアニールする工程を含む、請求項１に記載の方法。
  11. 該非反応性ガスが窒素（Ｎ２）であり、該温度が９００℃である、請求項１０に記載の方法。
  12. 該方法が該第一層と該第二層上に追加の酸化シリコン層を形成するステップを含み、各追加の酸化シリコン層の厚さが約５０オングストローム〜約５００オングストロームである、請求項１に記載の方法。
  13. 該追加の酸化シリコン層が、該第一酸化シリコン層と該第二酸化シリコン層と同一方法でエッチングされる、請求項１２に記載の方法。
  14. 該酸化シリコン層の全厚さが約５００オングストローム〜約１００００オングストロームである、請求項１２に記載の方法。
  15. アニールされた該酸化シリコン層のウェットエッチング速度比（ＷＥＲＲ）が約２：１以下である、請求項１に記載の方法。
  16. アニールされた該酸化シリコン層のウェットエッチング速度比（ＷＥＲＲ）が約１.８：１〜約１.４：１である、請求項１に記載の方法。
  17. アニールされた該酸化シリコン層のｋ値が、約４.０以下である、請求項１に記載の方法。
  18. 該方法が、該前駆物質を該堆積チャンバに導入する前に該基板を高密度プラズマで前処理するステップを含む、請求項１に記載の方法。
  19. 該ギャップの高さと幅のアスペクト比が、約５：１以上である、請求項１に記載の方法。
  20. 該ギャップの高さと幅のアスペクト比が、約１３：１以上である、請求項１に記載の方法。
  21. 基板上に多層酸化シリコン膜を形成する方法であって：
    該基板上に複数の酸化シリコン層を形成するステップであって、各酸化シリコン層の厚さが約１００オングストローム〜約２００オングストロームであり、各層が：
    （ｉ）有機シリコン前駆物質と原子酸素前駆物質を反応チャンバに導入すること；
    （ｉｉ）該前駆物質を反応させて、該基板上に該層を形成すること；
    （ｉｉｉ）該層をエッチングして、該層内の不純物を減少させること；
    により形成される、前記ステップと；
    該複数の層をアニールするステップと；
    を含む、前記方法。
  22. 該原子酸素前駆物質が、該堆積チャンバの外部で生成され、該有機シリコン前駆物質と該原子酸素前駆物質が該反応チャンバに導入されるまで混合されない、請求項２１に記載の方法。
  23. 該層をエッチングするステップが、
    第一密度を持つ第一プラズマに該層をさらす工程であって、該第一プラズマが該層内のより大きい炭素分子を解離する、前記工程と；
    第一密度より大きい第二密度を持つ第二プラズマに該層をさらす工程であって、該第二プラズマが該層内の水酸化シリコン結合を解離する、前記工程と；
    を含む、請求項２１に記載の方法。
  24. 該複数の層をアニールするステップが、熱アニール、スチームアニール、プラズマアニール、紫外光アニール、ｅビームアニール、又はマイクロ波アニールを含む、請求項２１に記載の方法。
  25. 該複数の層をアニールするステップが、
    該基板をスチームの存在下に第一アニール温度で加熱する工程と；
    該基板を乾燥窒素中で第二アニール温度で加熱する工程と；
    を含む、請求項２１に記載の方法。
  26. 該第一アニール温度が約６５０℃であり、該第二アニール温度が約９００℃である、請求項２５に記載の方法。
  27. 該複数の層のそれぞれが、約１２５オングストローム／分〜約２μｍ／分の速度で形成される、請求項２１に記載の方法。
  28. 該層のそれぞれが、約３分以内にエッチングされる、請求項２１に記載の方法。
  29. 該複数の層が、約３０分以内にアニールされる、請求項２１記載にの方法。
  30. 該複数の層のウェットエッチング速度比（ＷＥＲＲ）が、約１.８：１〜約１.４：１である、請求項２１に記載の方法。
  31. 該複数の層のｋ値が、約４.０以下である、請求項２１に記載の方法。
  32. 該多層酸化シリコン膜の厚さのｋ値が、約１０００オングストローム〜約３０００オングストロームである、請求項２１に記載の方法。
  33. ウエハ基板上でギャップのマルチサイクル酸化シリコンボトムアップギャップ充填を行うシステムであって：
    該ギャップ含有基板が保持される堆積チャンバと；
    該堆積チャンバに結合した遠隔プラズマ生成システムであって、該プラズマ生成システムを用いて原子酸素前駆物質を生成する、前記遠隔プラズマ生成システムと；
    有機シリコン前駆物質を該堆積チャンバに供給するために用いられる有機シリコン前駆物質源と；
    該原子酸素前駆物質と該シリコン前駆物質を該堆積チャンバに流すように用いられる前駆物質処理システムであって、該前駆物質処理システムが該原子酸素とシリコン前駆物質が該堆積チャンバに入る前に混合しないようにする、前記前駆物質処理システムと；
    を備える、前記システム。
  34. 該システムが、該基板上に形成された複数の酸化シリコン層をアニールするアニールシステムを更に備えている、請求項３３に記載のシステム。
  35. 該アニールシステムが、熱アニールシステム、スチームアニールシステム、プラズマアニールシステム、紫外光アニールシステム、ｅビームアニールシステム、又はマイクロ波アニールシステムを備えている、請求項３４に記載のシステム。
  36. 該システムが、高密度プラズマ化学気相堆積（ＨＤＰＣＶＤ）システムを備えている、請求項３３記載の方法。
JP2009513423A 2006-05-30 2007-05-29 二酸化シリコンの膜質を高める新規な堆積プラズマ硬化サイクルプロセス Active JP5225268B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US80348106P 2006-05-30 2006-05-30
US60/803,481 2006-05-30
US11/753,968 US7902080B2 (en) 2006-05-30 2007-05-25 Deposition-plasma cure cycle process to enhance film quality of silicon dioxide
US11/753,968 2007-05-25
PCT/US2007/069899 WO2007140377A2 (en) 2006-05-30 2007-05-29 A novel deposition-plasma cure cycle process to enhance film quality of silicon dioxide

Publications (2)

Publication Number Publication Date
JP2009539266A true JP2009539266A (ja) 2009-11-12
JP5225268B2 JP5225268B2 (ja) 2013-07-03

Family

ID=38779413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009513423A Active JP5225268B2 (ja) 2006-05-30 2007-05-29 二酸化シリコンの膜質を高める新規な堆積プラズマ硬化サイクルプロセス

Country Status (6)

Country Link
EP (1) EP2036120A4 (ja)
JP (1) JP5225268B2 (ja)
KR (1) KR101115750B1 (ja)
CN (1) CN101454877B (ja)
TW (1) TWI366876B (ja)
WO (1) WO2007140377A2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013507003A (ja) * 2009-10-05 2013-02-28 アプライド マテリアルズ インコーポレイテッド 平坦化後の高密度化
JP2015046469A (ja) * 2013-08-28 2015-03-12 株式会社東芝 半導体装置の製造方法
JP2017143258A (ja) * 2016-02-03 2017-08-17 東京エレクトロン株式会社 堆積プロセス及びエッチングプロセスを使用する凸状フィーチャ及び凹状フィーチャのための選択的膜形成
JP2018512727A (ja) * 2015-02-23 2018-05-17 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高品質薄膜を形成するための周期的連続処理
JP2018533218A (ja) * 2015-10-23 2018-11-08 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 表面毒化処理によるボトムアップ式間隙充填
JP2019501518A (ja) * 2015-11-13 2019-01-17 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ． 半導体デバイスの処理方法並びに半導体デバイスの処理システムおよび装置
JP7285682B2 (ja) 2013-03-12 2023-06-02 アプライド マテリアルズ インコーポレイテッド 平坦化された極端紫外線リソグラフィブランク及びそのための製造及びリソグラフィシステム

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7498273B2 (en) * 2006-05-30 2009-03-03 Applied Materials, Inc. Formation of high quality dielectric films of silicon dioxide for STI: usage of different siloxane-based precursors for harp II—remote plasma enhanced deposition processes
WO2009114617A1 (en) * 2008-03-14 2009-09-17 Applied Materials, Inc. Methods for oxidation of a semiconductor device
CN102054734B (zh) * 2009-11-10 2013-01-30 中芯国际集成电路制造(上海)有限公司 提高晶圆沟道填充能力的方法
US8528224B2 (en) * 2009-11-12 2013-09-10 Novellus Systems, Inc. Systems and methods for at least partially converting films to silicon oxide and/or improving film quality using ultraviolet curing in steam and densification of films using UV curing in ammonia
US8512809B2 (en) 2010-03-31 2013-08-20 General Electric Company Method of processing multilayer film
US8318584B2 (en) * 2010-07-30 2012-11-27 Applied Materials, Inc. Oxide-rich liner layer for flowable CVD gapfill
US10325773B2 (en) 2012-06-12 2019-06-18 Novellus Systems, Inc. Conformal deposition of silicon carbide films
US9234276B2 (en) 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
US8889566B2 (en) 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
KR20150102993A (ko) * 2012-12-31 2015-09-09 에프이아이 컴파니 높은 종횡비 구조들로의 물질 증착
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
CN103972146B (zh) * 2013-01-30 2016-12-28 中芯国际集成电路制造(上海)有限公司 沟槽隔离结构的形成方法
SG11201506367TA (en) 2013-03-15 2015-09-29 Applied Materials Inc Apparatus and methods for pulsed photo-excited deposition and etch
US20150340274A1 (en) * 2014-05-23 2015-11-26 GlobalFoundries, Inc. Methods for producing integrated circuits with an insultating layer
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition
KR20160061129A (ko) * 2014-11-21 2016-05-31 주식회사 원익아이피에스 적층막 제조방법
US9768034B1 (en) * 2016-11-11 2017-09-19 Applied Materials, Inc. Removal methods for high aspect ratio structures
CN106783535A (zh) * 2016-11-28 2017-05-31 武汉新芯集成电路制造有限公司 一种改善peteos薄膜缺陷的方法和半导体结构
CN110612596B (zh) * 2017-04-13 2023-08-15 应用材料公司 用于沉积低介电常数膜的方法与设备
CN109166787B (zh) * 2018-08-26 2019-06-28 合肥安德科铭半导体科技有限公司 一种氧化硅薄膜的可流动化学气相沉积方法
US20200090980A1 (en) * 2018-09-13 2020-03-19 Nanya Technology Corporation Method for preparing semiconductor structures
JP7487189B2 (ja) 2018-10-19 2024-05-20 ラム リサーチ コーポレーション 間隙充填のためのドープまたは非ドープシリコン炭化物および遠隔水素プラズマ曝露
KR102224128B1 (ko) 2019-08-05 2021-03-09 한양대학교 산학협력단 탄소 함유 박막의 증착방법
JP7227122B2 (ja) 2019-12-27 2023-02-21 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7072012B2 (ja) 2020-02-27 2022-05-19 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、及びプログラム

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6448425A (en) * 1987-08-18 1989-02-22 Semiconductor Energy Lab Forming method of insulating film
JPH0411730A (ja) * 1990-04-28 1992-01-16 Res Dev Corp Of Japan Ｃｖｄ方法
JPH06168930A (ja) * 1992-11-30 1994-06-14 Nec Corp 化学気相成長法と化学気相成長装置および多層配線の製造方法
JPH0982696A (ja) * 1995-09-18 1997-03-28 Toshiba Corp 半導体装置の製造方法および半導体製造装置
JPH09102492A (ja) * 1995-10-03 1997-04-15 Toshiba Corp 半導体装置の製造方法および半導体製造装置
JPH11145131A (ja) * 1997-03-18 1999-05-28 Toshiba Corp 半導体装置の製造方法及び半導体製造装置、及び半導体装置
JP2001148382A (ja) * 1999-06-22 2001-05-29 Applied Materials Inc 有機珪素化合物とヒドロキシル形成化合物との反応による液状シリカ層の形成
JP2002134494A (ja) * 2000-10-19 2002-05-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2005026656A (ja) * 2003-06-30 2005-01-27 Hynix Semiconductor Inc 半導体素子の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5393708A (en) 1992-10-08 1995-02-28 Industrial Technology Research Institute Inter-metal-dielectric planarization process
US5576071A (en) * 1994-11-08 1996-11-19 Micron Technology, Inc. Method of reducing carbon incorporation into films produced by chemical vapor deposition involving organic precursor compounds
US5558717A (en) 1994-11-30 1996-09-24 Applied Materials CVD Processing chamber
US6197658B1 (en) * 1998-10-30 2001-03-06 Taiwan Semiconductor Manufacturing Company Sub-atmospheric pressure thermal chemical vapor deposition (SACVD) trench isolation method with attenuated surface sensitivity
US6387207B1 (en) 2000-04-28 2002-05-14 Applied Materials, Inc. Integration of remote plasma generator with semiconductor processing chamber
US6531413B2 (en) * 2000-12-05 2003-03-11 United Microelectronics Corp. Method for depositing an undoped silicate glass layer
US6770521B2 (en) * 2001-11-30 2004-08-03 Texas Instruments Incorporated Method of making multiple work function gates by implanting metals with metallic alloying additives
US7723242B2 (en) * 2004-03-15 2010-05-25 Sharp Laboratories Of America, Inc. Enhanced thin-film oxidation process
US7205248B2 (en) * 2003-02-04 2007-04-17 Micron Technology, Inc. Method of eliminating residual carbon from flowable oxide fill
US6867086B1 (en) * 2003-03-13 2005-03-15 Novellus Systems, Inc. Multi-step deposition and etch back gap fill process
US6830624B2 (en) 2003-05-02 2004-12-14 Applied Materials, Inc. Blocker plate by-pass for remote plasma clean
US6958112B2 (en) * 2003-05-27 2005-10-25 Applied Materials, Inc. Methods and systems for high-aspect-ratio gapfill using atomic-oxygen generation

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6448425A (en) * 1987-08-18 1989-02-22 Semiconductor Energy Lab Forming method of insulating film
JPH0411730A (ja) * 1990-04-28 1992-01-16 Res Dev Corp Of Japan Ｃｖｄ方法
JPH06168930A (ja) * 1992-11-30 1994-06-14 Nec Corp 化学気相成長法と化学気相成長装置および多層配線の製造方法
JPH0982696A (ja) * 1995-09-18 1997-03-28 Toshiba Corp 半導体装置の製造方法および半導体製造装置
JPH09102492A (ja) * 1995-10-03 1997-04-15 Toshiba Corp 半導体装置の製造方法および半導体製造装置
JPH11145131A (ja) * 1997-03-18 1999-05-28 Toshiba Corp 半導体装置の製造方法及び半導体製造装置、及び半導体装置
JP2001148382A (ja) * 1999-06-22 2001-05-29 Applied Materials Inc 有機珪素化合物とヒドロキシル形成化合物との反応による液状シリカ層の形成
JP2002134494A (ja) * 2000-10-19 2002-05-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2005026656A (ja) * 2003-06-30 2005-01-27 Hynix Semiconductor Inc 半導体素子の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013507003A (ja) * 2009-10-05 2013-02-28 アプライド マテリアルズ インコーポレイテッド 平坦化後の高密度化
JP7285682B2 (ja) 2013-03-12 2023-06-02 アプライド マテリアルズ インコーポレイテッド 平坦化された極端紫外線リソグラフィブランク及びそのための製造及びリソグラフィシステム
JP2015046469A (ja) * 2013-08-28 2015-03-12 株式会社東芝 半導体装置の製造方法
JP2018512727A (ja) * 2015-02-23 2018-05-17 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高品質薄膜を形成するための周期的連続処理
JP2018533218A (ja) * 2015-10-23 2018-11-08 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 表面毒化処理によるボトムアップ式間隙充填
JP2019501518A (ja) * 2015-11-13 2019-01-17 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ． 半導体デバイスの処理方法並びに半導体デバイスの処理システムおよび装置
JP2017143258A (ja) * 2016-02-03 2017-08-17 東京エレクトロン株式会社 堆積プロセス及びエッチングプロセスを使用する凸状フィーチャ及び凹状フィーチャのための選択的膜形成
US10115601B2 (en) 2016-02-03 2018-10-30 Tokyo Electron Limited Selective film formation for raised and recessed features using deposition and etching processes

Also Published As

Publication number Publication date
EP2036120A4 (en) 2012-02-08
WO2007140377A2 (en) 2007-12-06
EP2036120A2 (en) 2009-03-18
KR20090019865A (ko) 2009-02-25
KR101115750B1 (ko) 2012-03-07
TW200807558A (en) 2008-02-01
TWI366876B (en) 2012-06-21
WO2007140377A9 (en) 2008-10-16
CN101454877B (zh) 2012-07-04
JP5225268B2 (ja) 2013-07-03
CN101454877A (zh) 2009-06-10
WO2007140377A3 (en) 2008-08-28

Similar Documents

Publication Publication Date Title
JP5225268B2 (ja) 二酸化シリコンの膜質を高める新規な堆積プラズマ硬化サイクルプロセス
US7902080B2 (en) Deposition-plasma cure cycle process to enhance film quality of silicon dioxide
JP4987083B2 (ja) Ｓｔｉ用の二酸化シリコンの高品質誘電体膜の形成：ｈａｒｐｉｉ−遠隔プラズマ増強型堆積プロセス−のための異なるシロキサンベースの前駆物質の使用
KR101215033B1 (ko) 실리콘 함유 전구체 및 원자 산소를 이용하는 고품질플로우-형 실리콘 이산화물의 화학적 기상 증착
US7825044B2 (en) Curing methods for silicon dioxide multi-layers
JP2009539268A (ja) シリコン含有前駆物質と原子酸素を用いた高品質流動状二酸化シリコンの化学気相堆積
US7888273B1 (en) Density gradient-free gap fill
KR101161074B1 (ko) 기판상에 실리콘 옥사이드 층을 형성시키는 방법
US6703321B2 (en) Low thermal budget solution for PMD application using sacvd layer
US20050136684A1 (en) Gap-fill techniques
US7674684B2 (en) Deposition methods for releasing stress buildup

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101008

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120925

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120928

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130312

R150 Certificate of patent or registration of utility model

Ref document number: 5225268

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250