JP2009539239A - 高qのウェハ裏面のキャパシタを有する半導体集積回路デバイス(集積回路デバイスおよび集積回路デバイスを形成する方法) - Google Patents
高qのウェハ裏面のキャパシタを有する半導体集積回路デバイス(集積回路デバイスおよび集積回路デバイスを形成する方法) Download PDFInfo
- Publication number
- JP2009539239A JP2009539239A JP2009512548A JP2009512548A JP2009539239A JP 2009539239 A JP2009539239 A JP 2009539239A JP 2009512548 A JP2009512548 A JP 2009512548A JP 2009512548 A JP2009512548 A JP 2009512548A JP 2009539239 A JP2009539239 A JP 2009539239A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- substrate
- back surface
- forming
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/957—Making metal-insulator-metal device
Abstract
【解決手段】 チップ裏面に形成され、ウェハ貫通相互接続部を用いてチップ前面の集積回路に接続された高Qのオンチップ・キャパシタを有する半導体IC(integrated circuit、集積回路)チップを製造する方法を提供する。一態様において、半導体デバイスは、前面と、裏面と、基板の前面及び裏面の間に挿入された埋込み絶縁層とを有する半導体基板を含む。集積回路は半導体基板の前面に形成され、集積キャパシタは半導体基板の裏面に形成され、相互接続構造部は埋込み絶縁層を貫通して形成されて集積キャパシタを集積回路に接続する。
【選択図】 図2
Description
20:シリアライザ回路
21:トランスミッタ
30:デシリアライザ回路
31:レシーバ
40:伝送媒体
50:DCブロッキング・キャパシタ
70:オンチップESD(静電放電)デバイス
80、81:入力パッド(I/Oパッド)
90、91:はんだボール
100,300:半導体ICチップ
104,105:回路デバイス(ダイオード)
104a:p型ドープ領域
104b:n型ドープ領域
106:回路デバイス(MOSトランジスタ)
106a:ポリシリコン・ゲート構造部
106b/106c:ソース/ドレイン拡散領域
110:半導体基板(ウェハ)
110a、310a:薄いシリコン層(上部シリコン層)
110b、310b:埋め込み酸化物(BOX)層
110c、310c:バルク・シリコン層
115:STI(shallow trench isolation)領域
118:電気配線
120:コンタクト・プラグ
125、225:誘電体/絶縁材料
130:保護層
140、141、142:ウェハ貫通コンタクト・プラグ
200:ハードマスク・パターン
200a、200b、230a、235,313:開口部
210:トレンチ
215、240:側壁スペーサ
225:誘電体層(キャパシタ誘電体層)
221、222、251、252:キャパシタ電極(キャパシタ・プレート)
230:エッチング・マスク
236:裏面プラグ
250:導電性材料
253:分離トレンチ
260,311、312:保護層(保護絶縁層)
310:既製のSOIウェハ構造体(半導体SOI基板)
314:残りのマスク・パターン
315:絶縁柱
320,330:保護膜
340:裏面コンタクト
341、342、343:上部キャパシタ・プレート
345:誘電体膜
350:金属材料(第2金属層)
351、352:底部キャパシタ・プレート
360:絶縁材料層
361:トレンチ
Claims (27)
- 前面と、裏面と、前記前面と前記裏面の間に挿入された埋込み絶縁層とを有する半導体基板と、
前記半導体基板の前記前面に形成された集積回路と、
前記半導体基板の前記裏面に形成された集積キャパシタと、
前記埋込み絶縁層を貫通して形成され、前記集積キャパシタを前記集積回路に接続する相互接続構造部と、
を備える半導体デバイス。 - 前記半導体基板は、SOI(シリコン・オン・インシュレータ)構造体である、請求項1に記載のデバイス。
- 前記相互接続構造部は、前記基板の前記前面の前記集積回路に接続された第1端部と、前記基板の前記裏面の前記集積キャパシタの金属キャパシタ・プレートに接続された第2端部とを有する埋込み金属プラグを含み、
前記埋込み金属プラグの前記第2端部は、前記埋込み絶縁層の裏面表面と実質的に同一平面上にある、
請求項1に記載のデバイス。 - 前記埋込み金属プラグの前記第1端部は、前記基板の前記前面の表面に形成されたI/Oパッド又は電源パッドに接続される、請求項3に記載のデバイス。
- 前記集積キャパシタは、第1及び第2金属プレートと、該第1及び第2金属プレートの間に配置されたキャパシタ誘電体層とを含む、請求項1に記載のデバイス。
- 前記第1及び第2金属プレートは、前記埋込み絶縁層を貫通して前記基板の前記裏面に露出した別々の第1及び第2相互接続構造部に電気的に接続される、請求項5に記載のデバイス。
- 前記第1及び第2金属プレートは、該第1及び第2金属プレートを囲む前記基板の前記裏面の絶縁材料によって画定されたキャパシタ領域内に形成される、請求項5に記載のデバイス。
- 前記キャパシタ領域は、前記基板の前記裏面の絶縁層内に形成されたトレンチによって画定される、請求項7に記載のデバイス。
- 前記第1及び第2金属プレートは、該第1及び第2金属プレートを囲む前記基板の前記裏面の半導体材料によって画定されたキャパシタ領域内に形成される、請求項5に記載のデバイス。
- 前記キャパシタ領域は、前記基板の前記裏面のシリコン層内に形成されたトレンチによって画定される、請求項9に記載のデバイス。
- 前記トレンチの側壁上に形成された絶縁スペーサをさらに含む、請求項10に記載のデバイス。
- 前記集積キャパシタはDCブロッキング・キャパシタである、請求項1に記載のデバイス。
- 前記集積キャパシタはデカップリング・キャパシタである、請求項1に記載のデバイス。
- 前記集積キャパシタは、前記埋込み絶縁層の裏面表面に形成された積層構造体である、請求項1に記載のデバイス。
- 半導体デバイスを形成する方法であって、
半導体基板の前面に集積回路を形成するステップと、
前記半導体基板の裏面に集積キャパシタを形成するステップと、
前記基板の前記前面と前記裏面の間に挿入された埋込み絶縁層を貫通して前記集積キャパシタを前記集積回路に接続する、相互接続構造部を形成するステップと
を含む方法。 - 前記相互接続構造部を前記形成するステップは、前記基板の前記前面の前記集積回路に接続された第1端部と、前記基板の前記裏面の前記集積キャパシタの金属キャパシタ・プレートに接続された第2端部とを有する埋込み金属プラグを形成するステップを含み、
前記埋込み金属プラグの前記第2端部は、前記埋込み絶縁層の裏面表面と実質的に同一平面上にある、
請求項15に記載の方法。 - 前記基板の前記前面の表面に金属I/O又は電源パッドを、該パッドが前記埋込み金属プラグの端部と直接接触するように、形成するステップを含む、請求項16に記載の方法。
- 前記集積キャパシタを前記形成するステップは、第1及び第2金属プレートと、該第1及び第2金属プレートの間に配置されたキャパシタ誘電体層とを有する積層キャパシタ構造部を形成するステップを含む、請求項15に記載の方法。
- 前記第1金属プレートは、前記相互接続構造部の露出端部に位置合せされた、前記埋込み絶縁層の裏面表面の領域の上に金属材料を堆積させることによって形成される、請求項18に記載の方法。
- 前記半導体基板の前記裏面に前記集積キャパシタを形成する前に、前記半導体基板の前記裏面を、前記基板の前記裏面の元の厚さの10%から80%までの範囲の厚さまで薄化するステップをさらに含む、請求項15に記載の方法。
- 半導体デバイスを形成する方法であって、
その前面の活性シリコン層とその裏面のバルク・シリコン層との間に挿入された埋込み絶縁層を有する、SOI(シリコン・オン・インシュレータ)基板を準備するステップと、
前記SOI基板の前記前面から前記埋込み絶縁層を貫通して延びる埋込みコンタクト・プラグを含む集積回路を、前記SOI基板の前記前面に形成するステップと、
裏面エッチング・プロセスを実施して前記バルク・シリコン層内にトレンチを形成し、前記埋込みコンタクト・プラグの端部を前記埋込み絶縁層の裏表面に露出させるステップと、
第1キャパシタ・プレートと、第2キャパシタ・プレートと、該第1及び第2キャパシタ・プレートの間に挿入されたキャパシタ誘電体層とを含むキャパシタを前記トレンチ内に形成するステップと
を含み、
前記第1キャパシタ・プレートは、前記埋込みコンタクト・プラグの前記露出した端部に接触するように形成される、
方法。 - 前記キャパシタを前記形成するステップは、
第1メタライゼーション・プロセスを実施して前記トレンチを金属材料で部分的に充填し前記第1キャパシタ・プレートを形成するステップと、
前記第1キャパシタ・プレートの上に誘電体材料の共形層を堆積させるステップと、
第2メタライゼーション・プロセスを実施して前記トレンチの残りの部分を金属材料で充填し前記第2キャパシタ・プレートを形成するステップと
を含む、請求項21に記載の方法。 - 前記第1メタライゼーション・プロセスを実施する前に、前記トレンチの側壁の内表面を絶縁材料で覆うステップをさらに含む、請求項22に記載の方法。
- 前記バルク・シリコン層を貫通するビア・ホールを形成して第2埋込みコンタクト・プラグの端部を前記埋込み絶縁層の前記裏表面に露出させるステップと、
前記第2メタライゼーション・プロセス中に前記ビア・ホールを金属材料で充填して前記第2キャパシタ・プレートを前記第2埋込みコンタクト・プラグに接続するステップと
をさらに含む、請求項22に記載の方法。 - 前記裏面エッチング・プロセスを実施する前に、前記SOI基板の前記裏面を、該SOI基板の該裏面の元の厚さの10%から80%までの範囲の厚さまで薄化するステップをさらに含む、請求項21に記載の方法。
- 半導体デバイスを形成する方法であって、
その前面の活性シリコン層とその裏面のバルク・シリコン層との間に挿入された埋込み絶縁層を有するSOI(シリコン・オン・インシュレータ)基板を準備するステップと、
前記バルク・シリコン層内に、キャパシタ領域の境界を画定する絶縁フレーム構造部を形成するステップと、
集積回路を前記SOI基板の前記前面に形成するステップであって、前記集積回路は
前記SOI基板の前記裏面の前記キャパシタ領域に位置合せされた、前記SOI基板の前記前面から前記埋込み絶縁層を貫通して延びる埋込みコンタクト・プラグを含む、ステップと、
裏面エッチング・プロセスを実施して、前記バルク・シリコン層内に前記絶縁フレーム構造部によって境界付けられたトレンチを形成し、前記埋込みコンタクト・プラグの端部を前記埋込み絶縁層の裏面表面に露出させるステップと、
第1キャパシタ・プレートと、第2キャパシタ・プレートと、該第1及び第2キャパシタ・プレートの間に挿入されたキャパシタ誘電体層とを含むキャパシタを前記トレンチ内に形成するステップと
を含み、
前記第1キャパシタ・プレートは、前記埋込みコンタクト・プラグの前記露出した端部に接触するように形成される、
方法。 - 前記キャパシタを前記形成するステップは、
第1メタライゼーション・プロセスを実施して前記トレンチを金属材料で部分的に充填し、前記第1キャパシタ・プレートを形成するステップと、
前記第1キャパシタ・プレートの上に誘電体材料の共形層を堆積させるステップと、
第2メタライゼーション・プロセスを実施して前記トレンチの残りの部分を金属材料で充填し、前記第2キャパシタ・プレートを形成するステップと
を含む、請求項26に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/443,394 | 2006-05-30 | ||
US11/443,394 US7473979B2 (en) | 2006-05-30 | 2006-05-30 | Semiconductor integrated circuit devices having high-Q wafer back-side capacitors |
PCT/EP2007/054941 WO2007137969A1 (en) | 2006-05-30 | 2007-05-22 | Semiconductor integrated circuit devices having high-q wafer back-side capacitors |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013019016A Division JP5602892B2 (ja) | 2006-05-30 | 2013-02-02 | ウェハ裏面のキャパシタを有する半導体デバイスを形成する方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009539239A true JP2009539239A (ja) | 2009-11-12 |
JP5340923B2 JP5340923B2 (ja) | 2013-11-13 |
Family
ID=38421589
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009512548A Expired - Fee Related JP5340923B2 (ja) | 2006-05-30 | 2007-05-22 | 高qのウェハ裏面のキャパシタを有する半導体集積回路デバイス(集積回路デバイスおよび集積回路デバイスを形成する方法) |
JP2013019016A Expired - Fee Related JP5602892B2 (ja) | 2006-05-30 | 2013-02-02 | ウェハ裏面のキャパシタを有する半導体デバイスを形成する方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013019016A Expired - Fee Related JP5602892B2 (ja) | 2006-05-30 | 2013-02-02 | ウェハ裏面のキャパシタを有する半導体デバイスを形成する方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US7473979B2 (ja) |
EP (1) | EP2030232B1 (ja) |
JP (2) | JP5340923B2 (ja) |
CN (1) | CN101410969B (ja) |
TW (1) | TWI473247B (ja) |
WO (1) | WO2007137969A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012079961A (ja) * | 2010-10-04 | 2012-04-19 | Denso Corp | 半導体装置およびその製造方法 |
JP2017527977A (ja) * | 2014-06-27 | 2017-09-21 | インテル・コーポレーション | デカップリングコンデンサ及び配置 |
JP2019508878A (ja) * | 2016-01-11 | 2019-03-28 | クアルコム,インコーポレイテッド | アンテナスイッチとダイプレクサのモノリシックな集積 |
JP2019510486A (ja) * | 2016-03-02 | 2019-04-18 | ジェイティー インターナショナル エス.エイ. | 集積電子機器を備えると共に、タバコ製品又はタバコ代替物を保持するための製品 |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7816231B2 (en) * | 2006-08-29 | 2010-10-19 | International Business Machines Corporation | Device structures including backside contacts, and methods for forming same |
US8017982B2 (en) | 2007-06-12 | 2011-09-13 | Micron Technology, Inc. | Imagers with contact plugs extending through the substrates thereof and imager fabrication methods |
US7939941B2 (en) * | 2007-06-27 | 2011-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of through via before contact processing |
WO2009104132A1 (en) * | 2008-02-20 | 2009-08-27 | Nxp B.V. | Ultra high density capacity comprising pillar-shaped capacitors formed on both sides of a substrate |
US7741188B2 (en) * | 2008-03-24 | 2010-06-22 | International Business Machines Corporation | Deep trench (DT) metal-insulator-metal (MIM) capacitor |
US7704884B2 (en) * | 2008-04-11 | 2010-04-27 | Micron Technology, Inc. | Semiconductor processing methods |
US8853830B2 (en) | 2008-05-14 | 2014-10-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | System, structure, and method of manufacturing a semiconductor substrate stack |
US7811919B2 (en) * | 2008-06-26 | 2010-10-12 | International Business Machines Corporation | Methods of fabricating a BEOL wiring structure containing an on-chip inductor and an on-chip capacitor |
US8169050B2 (en) * | 2008-06-26 | 2012-05-01 | International Business Machines Corporation | BEOL wiring structures that include an on-chip inductor and an on-chip capacitor, and design structures for a radiofrequency integrated circuit |
US8125013B2 (en) * | 2008-08-14 | 2012-02-28 | International Business Machines Corporation | Structure, design structure and method of manufacturing a structure having VIAS and high density capacitors |
US8101494B2 (en) | 2008-08-14 | 2012-01-24 | International Business Machines Corporation | Structure, design structure and method of manufacturing a structure having VIAS and high density capacitors |
US9425192B2 (en) * | 2008-12-11 | 2016-08-23 | Altera Corporation | Integrated circuit decoupling capacitors |
US20100200949A1 (en) * | 2009-02-12 | 2010-08-12 | International Business Machines Corporation | Method for tuning the threshold voltage of a metal gate and high-k device |
US8691664B2 (en) * | 2009-04-20 | 2014-04-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside process for a substrate |
US20110011634A1 (en) * | 2009-07-14 | 2011-01-20 | Avago Technologies Enterprise IP (Singapore )Pte. Ltd. | Circuit package with integrated direct-current (dc) blocking capacitor |
US8183593B2 (en) * | 2009-10-16 | 2012-05-22 | Oracle America, Inc. | Semiconductor die with integrated electro-static discharge device |
US8264065B2 (en) * | 2009-10-23 | 2012-09-11 | Synopsys, Inc. | ESD/antenna diodes for through-silicon vias |
KR101662280B1 (ko) * | 2010-01-18 | 2016-10-05 | 삼성전자주식회사 | 반도체 배선 구조체, 상기 반도체 배선 구조체를 포함하는 반도체 장치, 및 상기 반도체 장치를 포함하는 반도체 모듈 |
US8372725B2 (en) * | 2010-02-23 | 2013-02-12 | International Business Machines Corporation | Structures and methods of forming pre fabricated deep trench capacitors for SOI substrates |
CN102792444B (zh) * | 2010-03-09 | 2015-10-14 | 大学共同利用机关法人高能加速器研究机构 | 半导体装置及半导体装置的制造方法 |
DE102010029760B4 (de) * | 2010-06-07 | 2019-02-21 | Robert Bosch Gmbh | Bauelement mit einer Durchkontaktierung und Verfahren zu seiner Herstellung |
US8557657B1 (en) | 2012-05-18 | 2013-10-15 | International Business Machines Corporation | Retrograde substrate for deep trench capacitors |
CN102842488A (zh) * | 2012-08-24 | 2012-12-26 | 上海新傲科技股份有限公司 | 在衬底的双面制造器件的方法以及衬底 |
US20140145297A1 (en) * | 2012-11-28 | 2014-05-29 | Nxp B.V. | Mim-capacitor and method of manufacturing same |
TWI524487B (zh) * | 2013-03-06 | 2016-03-01 | 穩懋半導體股份有限公司 | 結合基板通孔與金屬凸塊之半導體晶片之製程方法 |
US9704829B2 (en) | 2013-03-06 | 2017-07-11 | Win Semiconductor Corp. | Stacked structure of semiconductor chips having via holes and metal bumps |
US9093462B2 (en) * | 2013-05-06 | 2015-07-28 | Qualcomm Incorporated | Electrostatic discharge diode |
JP6146144B2 (ja) * | 2013-06-03 | 2017-06-14 | 富士通株式会社 | 半導体装置およびその製造方法。 |
DE102013211562B4 (de) * | 2013-06-19 | 2024-01-11 | Robert Bosch Gmbh | Verfahren zum Erzeugen einer Metallstruktur in einem Halbleitersubstrat |
US9577025B2 (en) * | 2014-01-31 | 2017-02-21 | Qualcomm Incorporated | Metal-insulator-metal (MIM) capacitor in redistribution layer (RDL) of an integrated device |
US9224712B2 (en) | 2014-02-11 | 2015-12-29 | International Business Machines Corporation | 3D bond and assembly process for severely bowed interposer die |
US9412806B2 (en) | 2014-06-13 | 2016-08-09 | Invensas Corporation | Making multilayer 3D capacitors using arrays of upstanding rods or ridges |
US20160141226A1 (en) * | 2014-11-14 | 2016-05-19 | International Business Machines Corporation | Device connection through a buried oxide layer in a silicon on insulator wafer |
US9397038B1 (en) | 2015-02-27 | 2016-07-19 | Invensas Corporation | Microelectronic components with features wrapping around protrusions of conductive vias protruding from through-holes passing through substrates |
CN105097770B (zh) * | 2015-06-12 | 2019-02-15 | 武汉新芯集成电路制造有限公司 | 三维集成电路的器件结构及其制备方法 |
US9881925B2 (en) | 2016-06-24 | 2018-01-30 | International Business Machines Corporation | Mirror contact capacitor |
US10263067B2 (en) * | 2017-05-12 | 2019-04-16 | Nxp Usa, Inc. | Chip capacitor circuit and structure therefor |
US10304772B2 (en) * | 2017-05-19 | 2019-05-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device structure with resistive element |
CN107424991A (zh) * | 2017-06-19 | 2017-12-01 | 南京中感微电子有限公司 | 一种集成电路及印刷电路板 |
US10090227B1 (en) * | 2017-07-13 | 2018-10-02 | Globalfoundries Inc. | Back biasing in SOI FET technology |
US10546915B2 (en) | 2017-12-26 | 2020-01-28 | International Business Machines Corporation | Buried MIM capacitor structure with landing pads |
FR3077678B1 (fr) | 2018-02-07 | 2022-10-21 | St Microelectronics Rousset | Procede de detection d'une atteinte a l'integrite d'un substrat semi-conducteur d'un circuit integre depuis sa face arriere, et dispositif correspondant |
US10621387B2 (en) * | 2018-05-30 | 2020-04-14 | Seagate Technology Llc | On-die decoupling capacitor area optimization |
US10615248B1 (en) | 2018-09-26 | 2020-04-07 | International Business Machines Corporation | On-die capacitor for a VLSI chip with backside metal plates |
US11404534B2 (en) * | 2019-06-28 | 2022-08-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside capacitor techniques |
JP7341253B2 (ja) * | 2019-07-08 | 2023-09-08 | 長江存儲科技有限責任公司 | 3次元nandのためのキャパシタを形成するための構造および方法 |
CN110752207B (zh) * | 2019-09-10 | 2021-04-30 | 福建省福联集成电路有限公司 | 一种背面电容结构及制作方法 |
US11264388B2 (en) * | 2020-05-18 | 2022-03-01 | Micron Technology, Inc. | Microelectronic devices including decoupling capacitors, and related apparatuses, electronic systems, and methods |
KR20220017023A (ko) | 2020-08-03 | 2022-02-11 | 삼성전자주식회사 | 반도체 소자 및 반도체 패키지 |
CN115642126A (zh) * | 2021-07-19 | 2023-01-24 | 长鑫存储技术有限公司 | 一种半导体结构制作方法、半导体结构及存储器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1012838A (ja) * | 1996-06-21 | 1998-01-16 | Mitsubishi Electric Corp | 半導体装置 |
JP2002124634A (ja) * | 2000-10-16 | 2002-04-26 | Hitachi Ltd | 半導体装置の製造方法 |
WO2005020279A2 (en) * | 2003-08-15 | 2005-03-03 | Freescale Semiconductor, Inc. | Semiconductor device having electrical contact from opposite sides and method therefor |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2827246B2 (ja) * | 1989-01-27 | 1998-11-25 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH08236698A (ja) * | 1995-02-27 | 1996-09-13 | Nec Eng Ltd | 半導体装置 |
US5770875A (en) | 1996-09-16 | 1998-06-23 | International Business Machines Corporation | Large value capacitor for SOI |
US5811868A (en) * | 1996-12-20 | 1998-09-22 | International Business Machines Corp. | Integrated high-performance decoupling capacitor |
JP4053647B2 (ja) * | 1997-02-27 | 2008-02-27 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
JP3111940B2 (ja) * | 1997-09-24 | 2000-11-27 | 日本電気株式会社 | 容量及びその製造方法 |
US6061228A (en) * | 1998-04-28 | 2000-05-09 | Harris Corporation | Multi-chip module having an integral capacitor element |
KR100268419B1 (ko) * | 1998-08-14 | 2000-10-16 | 윤종용 | 고집적 반도체 메모리 장치 및 그의 제조 방법 |
US6188122B1 (en) | 1999-01-14 | 2001-02-13 | International Business Machines Corporation | Buried capacitor for silicon-on-insulator structure |
US6236103B1 (en) * | 1999-03-31 | 2001-05-22 | International Business Machines Corp. | Integrated high-performance decoupling capacitor and heat sink |
US6465331B1 (en) * | 2000-08-31 | 2002-10-15 | Micron Technology, Inc. | DRAM fabricated on a silicon-on-insulator (SOI) substrate having bi-level digit lines |
JP4183375B2 (ja) * | 2000-10-04 | 2008-11-19 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
US6706608B2 (en) * | 2001-02-28 | 2004-03-16 | Micron Technology, Inc. | Memory cell capacitors having an over/under configuration |
US6674128B1 (en) * | 2001-04-27 | 2004-01-06 | Advanced Micro Devices, Inc. | Semiconductor-on-insulator device with thermoelectric cooler on surface |
JP2002367988A (ja) * | 2001-06-12 | 2002-12-20 | Tokyo Inst Of Technol | 複合集積回路及びその製造方法 |
US6492244B1 (en) * | 2001-11-21 | 2002-12-10 | International Business Machines Corporation | Method and semiconductor structure for implementing buried dual rail power distribution and integrated decoupling capacitance for silicon on insulator (SOI) devices |
US7608927B2 (en) * | 2002-08-29 | 2009-10-27 | Micron Technology, Inc. | Localized biasing for silicon on insulator structures |
US7315075B2 (en) * | 2005-01-26 | 2008-01-01 | International Business Machines Corporation | Capacitor below the buried oxide of SOI CMOS technologies for protection against soft errors |
US7345334B2 (en) * | 2005-04-27 | 2008-03-18 | International Business Machines Corporation | Integrated circuit (IC) with high-Q on-chip discrete capacitors |
-
2006
- 2006-05-30 US US11/443,394 patent/US7473979B2/en active Active
-
2007
- 2007-05-07 TW TW96116072A patent/TWI473247B/zh active
- 2007-05-22 JP JP2009512548A patent/JP5340923B2/ja not_active Expired - Fee Related
- 2007-05-22 CN CN2007800113192A patent/CN101410969B/zh active Active
- 2007-05-22 EP EP07729380.1A patent/EP2030232B1/en active Active
- 2007-05-22 WO PCT/EP2007/054941 patent/WO2007137969A1/en active Application Filing
-
2009
- 2009-01-05 US US12/348,707 patent/US7851321B2/en active Active
-
2013
- 2013-02-02 JP JP2013019016A patent/JP5602892B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1012838A (ja) * | 1996-06-21 | 1998-01-16 | Mitsubishi Electric Corp | 半導体装置 |
JP2002124634A (ja) * | 2000-10-16 | 2002-04-26 | Hitachi Ltd | 半導体装置の製造方法 |
WO2005020279A2 (en) * | 2003-08-15 | 2005-03-03 | Freescale Semiconductor, Inc. | Semiconductor device having electrical contact from opposite sides and method therefor |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012079961A (ja) * | 2010-10-04 | 2012-04-19 | Denso Corp | 半導体装置およびその製造方法 |
JP2017527977A (ja) * | 2014-06-27 | 2017-09-21 | インテル・コーポレーション | デカップリングコンデンサ及び配置 |
JP2019508878A (ja) * | 2016-01-11 | 2019-03-28 | クアルコム,インコーポレイテッド | アンテナスイッチとダイプレクサのモノリシックな集積 |
JP2019510486A (ja) * | 2016-03-02 | 2019-04-18 | ジェイティー インターナショナル エス.エイ. | 集積電子機器を備えると共に、タバコ製品又はタバコ代替物を保持するための製品 |
JP7028785B2 (ja) | 2016-03-02 | 2022-03-02 | ジェイティー インターナショナル エス.エイ. | 集積電子機器を備えると共に、タバコ製品又はタバコ代替物を保管するためのパッケージ又は容器 |
Also Published As
Publication number | Publication date |
---|---|
CN101410969A (zh) | 2009-04-15 |
JP5340923B2 (ja) | 2013-11-13 |
JP5602892B2 (ja) | 2014-10-08 |
TW200812063A (en) | 2008-03-01 |
EP2030232B1 (en) | 2014-05-21 |
WO2007137969A1 (en) | 2007-12-06 |
US20090111235A1 (en) | 2009-04-30 |
JP2013080971A (ja) | 2013-05-02 |
US7851321B2 (en) | 2010-12-14 |
EP2030232A1 (en) | 2009-03-04 |
TWI473247B (zh) | 2015-02-11 |
CN101410969B (zh) | 2011-09-14 |
US20070278619A1 (en) | 2007-12-06 |
US7473979B2 (en) | 2009-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5602892B2 (ja) | ウェハ裏面のキャパシタを有する半導体デバイスを形成する方法 | |
US7626257B2 (en) | Semiconductor devices and methods of manufacture thereof | |
TWI479554B (zh) | 晶圓穿孔及其製造方法 | |
US7531407B2 (en) | Semiconductor integrated circuit devices having high-Q wafer backside inductors and methods of fabricating same | |
US10199273B2 (en) | Method for forming semiconductor device with through silicon via | |
US8921198B2 (en) | Method and structure for forming a deep trench capacitor | |
US8796138B2 (en) | Through substrate vias | |
US20100164062A1 (en) | Method of manufacturing through-silicon-via and through-silicon-via structure | |
US8299566B2 (en) | Through wafer vias and method of making same | |
CN113284841B (zh) | 形成三维半导体结构的方法 | |
US10439021B2 (en) | Capacitor structure | |
US20240096927A1 (en) | Silicon capacitor structure and method of manufacturing the same | |
TWI518861B (zh) | 矽穿孔結構及其製法 | |
TWI546866B (zh) | 半導體元件與製作方法 | |
TWI447881B (zh) | 矽貫通電極結構及其製法 | |
KR20230035173A (ko) | 반도체 칩, 반도체 패키지 및 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20130129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130723 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20130723 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130807 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |