JP2009536786A - 半導体バッファ構造 - Google Patents
半導体バッファ構造 Download PDFInfo
- Publication number
- JP2009536786A JP2009536786A JP2009509579A JP2009509579A JP2009536786A JP 2009536786 A JP2009536786 A JP 2009536786A JP 2009509579 A JP2009509579 A JP 2009509579A JP 2009509579 A JP2009509579 A JP 2009509579A JP 2009536786 A JP2009536786 A JP 2009536786A
- Authority
- JP
- Japan
- Prior art keywords
- sige
- germanium
- silicon
- precursor
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 200
- 230000008021 deposition Effects 0.000 claims abstract description 117
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 94
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 86
- 239000002243 precursor Substances 0.000 claims abstract description 60
- 239000012686 silicon precursor Substances 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000000151 deposition Methods 0.000 claims description 130
- 238000000034 method Methods 0.000 claims description 80
- 239000012071 phase Substances 0.000 claims description 76
- 229910052710 silicon Inorganic materials 0.000 claims description 51
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 47
- 239000010703 silicon Substances 0.000 claims description 47
- 238000005137 deposition process Methods 0.000 claims description 26
- 238000005229 chemical vapour deposition Methods 0.000 claims description 19
- 239000012808 vapor phase Substances 0.000 claims description 15
- 229910000078 germane Inorganic materials 0.000 claims description 13
- 230000007547 defect Effects 0.000 claims description 12
- 150000003377 silicon compounds Chemical class 0.000 claims description 10
- 150000002291 germanium compounds Chemical class 0.000 claims description 9
- 239000012159 carrier gas Substances 0.000 claims description 8
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 5
- 229910000077 silane Inorganic materials 0.000 claims description 5
- VEDJZFSRVVQBIL-UHFFFAOYSA-N trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 claims description 4
- VXGHASBVNMHGDI-UHFFFAOYSA-N digermane Chemical compound [Ge][Ge] VXGHASBVNMHGDI-UHFFFAOYSA-N 0.000 claims description 3
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 3
- IEXRMSFAVATTJX-UHFFFAOYSA-N tetrachlorogermane Chemical group Cl[Ge](Cl)(Cl)Cl IEXRMSFAVATTJX-UHFFFAOYSA-N 0.000 claims description 3
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 claims description 3
- 239000005052 trichlorosilane Substances 0.000 claims description 3
- 230000007423 decrease Effects 0.000 claims description 2
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 claims description 2
- RFBSXFWTSAJAEJ-UHFFFAOYSA-N silane dihydrochloride Chemical compound [SiH4].Cl.Cl RFBSXFWTSAJAEJ-UHFFFAOYSA-N 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 8
- 230000001737 promoting effect Effects 0.000 abstract 1
- 230000008569 process Effects 0.000 description 32
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 23
- 239000000463 material Substances 0.000 description 9
- 238000013459 approach Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000005049 silicon tetrachloride Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/16—Controlling or regulating
- C30B25/165—Controlling or regulating the flow of the reactive gases
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/52—Alloys
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Mechanical Engineering (AREA)
- Inorganic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Vapour Deposition (AREA)
- Recrystallisation Techniques (AREA)
Abstract
厚い傾斜バッファ層中の貫通転位のパイル−アップは、転位映進を促進することにより低減される。傾斜ＳｉＧｅバッファ層の形成中に、シリコン前駆体及びゲルマニウム前駆体からのＳｉＧｅ堆積は、１つ以上の期間において中断される。該期間においては、基板へのゲルマニウム前駆体のフローが維持されているが、基板へのシリコン前駆体のフローが止められている。
【選択図】図２
【選択図】図２
Description
本発明は、基本的に半導体製作分野での歪み半導体層の形成に関し、特にシリコン・ゲルマニウム・バッファ層上の歪みシリコンの形成に関する。
緩和半導体材料と比較して、歪み半導体材料は有利なことに、改善された電気的キャリア移動度を提供し、それによって、半導体回路が作動し得る速度を上げる。半導体層は、少なくとも２次元において、自身の固有の格子定数と異なる、下にある単結晶基板の格子定数と同じ格子定数を有する格子構造に強制されている場合、「歪み」半導体層と言う。物質がその下にある構造の上に該構造と一致する格子構造を有して堆積された場合、堆積された膜の中の原子は通常占める位置から離れているので、格子歪みが生じる。歪みの程度は、堆積した層の厚さ、及び堆積した物質と下にある構造との間の格子不整合の程度を含むいくつかの要因と関係がある。
歪み半導体層は、シリコン・ゲルマニウム・バッファ層上にシリコンをエピタキシー堆積させることによって形成されることができる。シリコン・ゲルマニウム膜はマイクロエレクトロニクス製作の中で使用されるように様々の半導体アプリケーションの中で使用される。ＳｉＧｅがシリコンより大きな格子定数を有するので、エピタキシャルＳｉＧｅ堆積がシリコン上に生じた（シリコンウェーハ上の成膜中に生じたような）場合、エピタキシー堆積されたＳｉＧｅは、下にあるより小さなシリコン格子に対して「歪む」。歪みシリコン層がＳｉＧｅ層上に堆積される場合、その上に堆積されるシリコン層が歪むために上記ＳｉＧｅバッファ層は、まず「緩和される」ことになる。特に、歪みＳｉＧｅ層が、下にあるシリコン格子の寸法を有するので、歪みＳｉＧｅ層上に堆積されるシリコン層は歪まない。対照的に、「緩和」ＳｉＧｅ層上に堆積されたシリコン層は、下にあるより大きなＳｉＧｅ格子に順応するのに歪む。したがって、歪みシリコン層は緩和ＳｉＧｅ層の上にシリコンをエピタキシー堆積させることによって生成されることができる。
シリコン上に緩和ＳｉＧｅ層を形成するアプローチは多くある。１つのアプローチでは、ＳｉＧｅ層を「臨界膜厚」以上に堆積する。歪みＳｉＧｅ層の厚さがある「臨界膜厚」を越えて増えるにつれ、歪みＳｉＧｅ層の結晶構造に欠陥が現われ、それによって、緩和が引き起こされる。緩和が生じた後、ＳｉＧｅ層の中にある歪みの程度は、緩和の間に層の中に生成された不整合転位の量と関係がある。この量は、層の弾性エネルギー、及び転位核形成と滑り（gliding）のための活性化エネルギーの関数である。臨界膜厚は、成長速度、成長温度、ゲルマニウム濃度及びＳｉＧｅ層下の層における欠陥の数を含む様々な要因に依存する。
別のアプローチでは、傾斜ＳｉＧｅバッファ層を、下にあるＳｉから上面まで増大するＧｅの濃縮を有するように堆積する。あいにく、厚い傾斜バッファ（「ＴＧＢ」）構造が成長した場合、緩和には貫通転位及び不整合転位が垂直に伝播することがしばしば伴う。これは、シリコン基板とＳｉＧｅとの間の格子不整合の結果として生じる。バッファ層に形成された貫通転位は、歪み半導体材料、典型的には歪みシリコンを覆う層へ伝播する。これはデバイス動作に悪影響を及ぼすことができる。さらに、傾斜バッファ構造の表面は、組成に応じて粗くなり、非常に高いＲＭＳ表面ラフネス値を引き起こされる。
ＴＧＢ構造を傾斜させる間に様々な技術を使用することによって、これらの有害な影響を低減することができる。例えば、１ミクロン当たり約１０％のゲルマニウム濃度の線形変化の傾斜速度は、低減された欠陥レベルをもたらすことが示された。この方法は１つの改良であり得ることにもかかわらず、層は依然として多数の貫通転位及びそのパイル−アップ（貫通転位の集積）の影響を受ける。この方法の欠陥密度に関して、貫通転位は約１０５／ｃｍ２の範囲内にあり、パイル−アップは、２０／ｃｍよりも多くカウントされたことが報告された（Ｆｉｔｚｇｅｒａｌｄら、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔ．６９（７）、ｐｐ．８１１、１９９１年）。さらに、層は依然として高いラフネスを有する。欠陥を低減するために試みられた方法の別の例は、貫通転位をピン止めする歪み超格子構造の使用（小幡ら、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．８１，ｐｐ．１９９、１９９７年）、及び、境界面で貫通転位をピン止めする一定組成層の挿入を含む。
１つの側面では、本発明は、気相シリコン及びゲルマニウムの前駆体を使用して、気相成長法、好ましくは化学気相成長法（ＣＶＤ）によって半導体基板上にＳｉＧｅ層を形成する方法に関する。バッファ層の欠陥は、成膜中に１つ以上の期間においてシリコン前駆体のフローを中断することにより低減される。
いくつかの実施の形態では、第１のＳｉＧｅ堆積段階において基板上にＳｉＧｅを堆積させるために、シリコン前駆体とゲルマニウム前駆体は反応空間へ流される。反応チャンバ中へのシリコン前駆体のフローは第１の中断段階において中断されるが、ゲルマニウム前駆体は流れ続ける。中断段階は、好ましくは約１０秒未満、より好ましくは約５秒未満の間継続し、その後、第２のＳｉＧｅ堆積段階でシリコン前駆体のフローは再開される。中断段階は、ＳｉＧｅ層の中に境界層の形成を生じる。境界層は、好ましくは、約１００Å未満の厚さ、より好ましくは約５０Å未満の厚さを有し、また、上の重なるＳｉＧｅ層及び下にあるＳｉＧｅ層とは異なる組成を有する。いくつかの実施の形態では、ＳｉＧｅバッファ層を堆積させる間に、２つ以上の中断段階が提供される。いくつかの実施の形態では、第１及び／又は第２のＳｉＧｅ堆積段階に堆積されたＳｉＧｅは、濃度が増大するゲルマニウムを含む。
本発明の別の側面では、低減された欠陥を有するＳｉＧｅバッファ層を基板の上に堆積する方法が提供される。堆積は、基板を収容している反応チャンバ内へゲルマニウム前駆体を連続的に流しながら、前記反応チャンバ内へシリコン前駆体を断続的に流すことにより実現される。いくつかの実施の形態では、ＳｉＧｅバッファ層は、好ましくは、基板との境界面から歪みシリコン層のような重なる層との境界面へ濃度が増大するゲルマニウムを含む。
更なる一側面では、基板上に歪みシリコン層を形成する方法が提供される。ＳｉＧｅバッファ層は、好ましくはＣＶＤプロセスによって基板上に堆積される。そして、歪みシリコン層はこのバッファ層上に堆積される。ＣＶＤプロセスは、増大するＧｅ濃度を有するＳｉＧｅを堆積させるために、基板を気相シリコン化合物及び気相ゲルマニウム化合物と接触させる少なくとも１つのＳｉＧｅ堆積段階、及び、基板を気相シリコン化合物ではなく気相ゲルマニウム化合物と接触させる少なくとも１つの中断段階を好ましくは含む。いくつかの実施の形態では、ＳｉＧｅ堆積段階には、シリコン化合物の濃度は一定のままであるが、気相ゲルマニウム化合物の濃度は増大する。別の実施の形態では、シリコン化合物の濃度が減少する。堆積が行われる温度は、一定に維持され得、又は、変えられ得る。１つの実施の形態では、温度は傾斜され、また、堆積が進むとともに、減少する。
いくつかの実施の形態では、ＣＶＤプロセスは、一定組成を有するＳｉＧｅを堆積させるために基板を気相シリコン化合物及び気相ゲルマニウム化合物と接触させる少なくとも１つの一定組成ＳｉＧｅ堆積段階をさらに含む。１つの実施の形態では、シリコン化合物及びゲルマニウム化合物の濃度は一定組成ＳｉＧｅ堆積段階において一定のままである。
好ましいシリコン前駆体は、限定を意図しないが、シラン、ジシラン、トリシラン、二塩化シラン、トリクロロシラン、及び四塩化ケイ素を含む。好ましいゲルマニウム前駆体は、限定を意図しないが、ゲルマン、ジゲルマン、及びゲルマニウム・テトラクロリドを含む。
基板は、例えば、バルクシリコン層、あるいは、エピタキシー堆積されたシリコン層を含む。
いくつかの実施の形態では、温度が堆積工程の全体にわたって一定に維持されるが、別の実施の形態では、温度が変更されえる。好ましくは、温度は約７００〜１１００℃の間にある。
傾斜ＳｉＧｅ層の使用は当業界では周知の技術である。上に言及されたように、装置性能を改善するために、歪み半導体層はますます使用されている。典型的には、「仮想基板」は、歪み緩和バッファ層上での堆積によって形成された、歪み半導体材料、好ましくはシリコンの層を含む。この歪み緩和バッファ層は、また、エピタキシャル・シリコン基板に重なる。バッファ層は好ましくはＳｉＧｅであるが、Ｓｉより大きい又は小さい格子定数で緩和する別の物質も同様に使用され得る。
比較的に少数の垂直に伝播或いは貫通する転位を有する緩和ＳｉＧｅ膜を製作する方法は現在発見されている。以下ではバルクシリコン基板上に緩和ＳｉＧｅ層の形成に関して一般的な説明を行うが、当業者は、ここに説明される方法を、ＳＯＩ基板上、及び別の物質上に緩和ＳｉＧｅ層を形成するような別の状況に適用し得ることを認識するであろう。ここに使用されているように、「基板」は、ベアウェーハ、あるいはその上で既に形成されていた層を備えたワークピースを指すことができる。この定義と一致して、上にＳｉＧｅバッファ層が堆積されるエピタキシャル・シリコン層は、バルク基板の表面であり得る一方、別の実施の形態では、エピタキシャル・シリコン層は既に基板に堆積済みのものである。
歪み緩和バッファ層、好ましくは厚い傾斜ＳｉＧｅ層は、ＳｉＧｅ堆積を１回以上中断することによって、従来のバッファ層と比較して低減された欠陥密度をもって形成されることができる。ＳｉＧｅ堆積は、基板へのＳｉ前駆体のフローを短い間だけ、典型的には約５秒未満止めることにより中断される。一方、ゲルマニウム前駆体は中断の間にも流れ続ける。この中断は、中断の前、及び中断の後に形成されるＳｉＧｅ間に境界面を生じさせる。特定のプロセス条件に応じて、中断は、ＳｉではなくＧｅを含む層を形成する場合があり、また、形成しない場合もある。
好適には、基板へのシリコン前駆体フローの１回以上の中断を含むプロセスによって堆積されたバッファ層中のパイル−アップのカウントは従来のバッファ層と比較して、約３〜１０倍低減される。特定の理論に拘らずに、好ましいプロセスは、欠陥をバッファ層から滑らせる（glide）ことによって、欠陥、特に垂直の貫通転位を低減すると信じられている。これは、ウェーハのエッジにパイル−アップを形成するＴＤＤの傾向を減少する。
半導体層、好ましくはシリコンが、傾斜バッファ上に続いて堆積されることができる。下にある歪み緩和ＳｉＧｅバッファ層の格子定数がシリコンのそれとは異なるので、所望の場合、続いて堆積されるシリコン層に歪みを持たせることができる。
当業者は、「シリコン」「シリコン・ゲルマニウム」、「Ｓｉ」及び「ＳｉＧｅ」のよう用語は、示された元素を含む物質を示すために使用された技術用語であることを理解するであろう。また、これらの用語は、それらの元素の相対的な割合を制限し、あるいは、別の元素の存在を除外することとして解釈されるべきではないことも理解するであろう。したがって、例えば、「ＳｉＧｅ」膜は、様々な比率でのＳｉとＧｅを含み得、また、例えば、アンチモン、ホウ素、ヒ素、そしてリンのような電気的活性ドーパントなどの別の元素をも含み得る。
ＳｉＧｅバッファ層は最初から歪んでいることができる。それは、例えば、ＳｉＧｅバッファ層がＳｉより大きな格子定数を有するが、実際の結晶は、下にある歪んでいない単結晶Ｓｉ構造と合わせることを強いられているためである。最終的には、ＳｉＧｅ層は、加熱あるいは臨界膜厚の以上の堆積のようなことによって緩和され、その結果、下にある歪んでいないエピタキシャルＳｉ層より高い自然な格子定数を取り入れる。
ＳｉＧｅバッファ層は当業界で既知のいかなる方法によっても堆積されることができる。好ましくは、堆積は化学気相成長法（ＣＶＤ）のようなプロセスによって行われる。そのようなヘテロエピタキシャル堆積方法には、炉をベースにしたバッチ低圧ＣＶＤ法（ＬＰＣＶＤ）からコールドウォールのチャンバをベースにした枚葉急速熱処理化学気相成長法（ＲＴＣＶＤ）まで及ぶ公知の方法が存在する。いくつかの実施の形態では、ＳｉＧｅ堆積は、超高真空化学気相成長法（ＵＨＶＣＶＤ）あるいは分子線エピタキシー（ＭＢＥ）によって非常に低い圧力で行われる。
好ましい実施の形態では、ＳｉＧｅ膜は、化学気相成長法（ＣＶＤ）によってゲルマニウム前駆体及びシリコン前駆体より基板上に堆積される。ＣＶＤは、ＡＳＭアメリカから入手可能なＥｐｓｉｌｏｎ（登録商標）ＣＶＤ反応装置のような、コールドウォールの枚葉片道移動層流リアクターの中で行なわれることができる。任意の特定のＳｉ１−ｘＧｅｘ層のために、通常の実験を使用して堆積条件（例えば堆積温度と堆積圧力）を決定することができる。枚葉チャンバの場合には、圧力は、好ましくは約１Ｔｏｒｒ〜大気圧の範囲内にあり、より好ましくは約１０Ｔｏｒｒ〜１００Ｔｏｒｒの範囲内にある。
堆積プロセスは任意のシリコン前駆体、ゲルマニウム前駆体、及びキャリヤーガスを使用することができ、また、様々な温度、圧力及び流量の下で行われることができる。好ましいシリコン前駆体は、限定はしないが、シラン、ジシラン、トリシラン、二塩化シラン（ＤＣＳ）、トリクロロシラン及びテトラクロロシランを含む。いくつかの特定の実施の形態では、ＤＣＳが好ましくは使用される。ゲルマニウム前駆体は、限定はしないが、ＧｅＣｌ４、ＧｅＨ４及びジゲルマンを含む。使用され得る別のシリコン及びゲルマニウム前駆体も当業者にとっては自明である。最適な前駆体及び反応条件は、当業者によって特定用途に関して過度の実験作業を必要とせずに容易に決定されることができる。
いくつかの実施の形態では、Ｈ２のようなキャリヤーガスは、堆積プロセスの間に、例えば、約１．０〜１００ｓｌｍの流量でチャンバを通って連続的に流される。１つの好ましい実施の形態では、ＧｅＨ４のようなゲルマニウム前駆体の濃度は主キャリヤーガスの中で約１０％である。当業者が特定の状況に応じて決定することができるように、キャリヤーガスの流量は、使用されているＤＣＳの好ましいフローに基づいて所望のＧｅ傾斜プロフィルを生成するように変化されることができる。
当業者は、さらに、使用されているゲルマニウム及びシリコン前駆体の性質のような特定の状況に基づいて最適の成長率を保証するために適切な堆積温度を選択することができる。いくつかの実施の形態では、温度は堆積プロセスの全体にわたって一定である。好ましくは、温度は、約７００℃〜約１１００℃の間にある。例えば、いくつかの実施の形態では、ＳｉＧｅバッファ層は二塩化シラン（ＤＣＳ）及びゲルマニウム・テトラクロリドより堆積される。また、温度は、堆積プロセスの全体にわたって約１０５０℃に一定に保たれる。別の実施の形態では、ＳｉＧｅバッファ層はＤＣＳ及びゲルマンより堆積される。また、温度は約９００℃に一定に維持される。
さらに別の実施の形態では、温度が堆積プロセスの間に変更される。例えば、堆積の間に、温度は上がる、又は下がるように傾斜されてもよい。いくつかの実施の形態では、温度は、増大するゲルマニウムの濃度及び／又は減少するシリコンの濃度を有する膜を堆積させるために傾斜される。特定の実施の形態では、下がるように傾斜された温度を利用する。例えば、ゲルマン及びＤＣＳよりＳｉＧｅバッファを堆積する間に、温度は、約９００℃から約７００℃へ、より好ましくは、約９００℃から約８００℃へ傾斜されることができる。再び、当業者は通常の実験で特定用途のために、適切な温度を選択することができる。
堆積中の反応室の圧力も制限されない。最適の圧力は、当業者によって特定の状況に基づいて容易に決定されることができる。いくつかの実施の形態では、圧力は大気圧である。別の実施の形態では、約１〜１００Ｔｏｒｒ間の圧力、より好ましくは約５０〜１００Ｔｏｒｒ間の圧力、そして、もっと好ましくは約８０Ｔｏｒｒの圧力を有する減圧プロセスが使用される。さらに別の実施の形態では、超高真空ＣＶＤ法が使用されているときには、圧力は好ましくは約１Ｔｏｒｒ以下である。
ＳｉＧｅバッファ層は一定組成を含むことができ、また、傾斜されることもできる。ＳｉＧｅバッファは、好ましくは、下方境界面でのより低いＧｅ含有量から上方境界面でのより高いＧｅ含有量へ傾斜される。いくつかの実施の形態では、バッファ層は、その厚さを横切って線形的に傾斜される。しかしながら、別の実施の形態では、傾斜プロフィルは線形ではない。例えば、いくつかの好ましい実施の形態では、傾斜層は、１つ以上の一定組成の領域を含むことができる。
ここに主として反応室の中へゲルマニウム及び／又はシリコン前駆体のフローを変更する点に関して議論が行われるが、当業者は、当分野で既知のいかなる方法によってもＳｉＧｅ層の傾斜を達成することができることを認識するであろう。それらの既知の方法は、限定はしないが、堆積温度の調整、堆積圧力の調整、Ｇｅ及びＳｉ前駆体フローの相対的な調整、あるいはこれらの３つの組み合わせを含む。例えば、高いＧｅ含有量のためには、低い温度は島生成（Islanding）を回避するために好ましくは使用される。また、高い圧力（例えば１００Ｔｏｒｒ）も使用され得る。より低いＧｅ含有量が所望の場合、いくつかの反応物の組み合わせ（例えばＤＣＳとＧｅＨ４）に関して、温度は、ＳｉＧｅ組成を傾斜する堆積中に、好ましくは上昇し、また、圧力は好ましくは（例えば２０Ｔｏｒｒへ）減少される。好ましい実施の形態では、バッファ層中のＳｉ及びＧｅの相対濃度は、ゲルマニウム及びシリコン前駆体のフローの変更により制御される。
基板／ＳｉＧｅ境界面では、好ましくは、ＳｉＧｅ層は約０％〜１０％のＧｅを含む。いくつかの実施の形態では、基板／ＳｉＧｅ境界面でのＳｉＧｅ膜のＧｅ濃度は、約１０％以下、より好ましくは約５％以下、さらにより好ましくは約２％以下である。１つの実施の形態では、ＳｉＧｅ膜は基板／ＳｉＧｅ境界面で約１％のＧｅを含む。基板／ＳｉＧｅ境界面でのＧｅ濃度は典型的に約１０％未満であるが、より高い濃度も可能である。
ＳｉＧｅバッファの表面でのＧｅ濃度は、好ましくは、基板／ＳｉＧｅ境界面でのＧｅ濃度よりも高く、また、５０％以上も高くなり得る。１つの実施の形態では、ＳｉＧｅ膜は、表面において約１０％〜約５０％間のＧｅ、より好ましくは約２０％〜約４０％間のＧｅを含む。傾斜プロフィルは欠陥形成を最小限にするために選択されることができる。上に議論されたように、いくつかの実施の形態では、傾斜プロフィルは、ＳｉＧｅ層にＧｅ濃度の線形変化があることを反映する。その一方で他の実施の形態では、傾斜プロフィルは、ＳｉＧｅ層が、１つ以上の傾斜されたＧｅ濃度を有する領域、及び１つ以上の一定組成を有する領域を含むことを反映する。当業者は、本明細書の開示に鑑みて過度の実験作業なしで、傾斜プロフィル、そしてその結果バッファ層の組成を最適化することができるであろう。
別の実施の形態では、ＳｉＧｅ層全体が一定組成を有する。１つのそのような実施の形態では、ＳｉＧｅバッファ層は約５０％のシリコン及び約５０％のゲルマニウム（Ｓｉ０．５Ｇｅ０．５）を含む。
図１に示すように、堆積プロセスの間に１つ以上の時点で、ＳｉＧｅ堆積は、ゲルマニウム前駆体を流し続ける一方で基板へのシリコン前駆体のフローを止めることにより中断される。言いかえれば、好ましい堆積プロセスでは、シリコン前駆体が断続的に提供されているが、ゲルマニウム前駆体は反応空間へ連続的に流れ込む。これは、例えばシリコン前駆体のフローを反応空間から放出することにより達成されることができる。別の実施の形態では、シリコン前駆体のフローは止められる。
ゲルマニウム前駆体を流し続ける間に反応室へのシリコンのフローを中断することは、中断に先立って堆積したＳｉＧｅと、中断の後に堆積したＳｉＧｅとの間のバッファの中に境界層の形成をもたらす。境界層は正味のゲルマニウム層を含み得、また含まないこともあり得る。好ましくは、境界層の厚さは、約５００Å未満であり、より好ましくは約２００Å未満であり、さらに好ましくは約１００Å未満であり、一層好ましくは約５０Å未満である。
基板へのシリコン前駆体フローが中断される時間が、圧力、反応物濃度、及び温度を含む特定の反応条件に依存して変更されることができる。しかしながら、シリコン前駆体フローは、好ましくは、反応室でのシリコン前駆体の滞留時間より長い時間だけ一時的に中断される。このようにすることによって、少なくとも一部のゲルマニウム前駆体は、利用可能なシリコン前駆体がない状態でチャンバへ流れる。しかしながら、ゲルマニウム前駆体の滞留時間は、チャンバ全体に純粋なゲルマニウム及びキャリヤーガスの環境が存在できるほど長くない。
典型的な反応条件、例えば９００度の温度及び８０Ｔｏｒｒの圧力においてＤＣＳ及びゲルマンよりの堆積の場合、反応空間へのシリコン前駆体フローは、好ましくは約１０秒未満の間、より好ましくは約５秒未満の間、さらに好ましくは約０．１〜４秒の間だけ中断される。１つの実施の形態では、シリコン・フローは約２秒間中断されるが、別の実施の形態では、シリコン・フローは約１秒間中断される。
１つの特定の実施の形態では、Ｈ２がキャリヤーガスとして使用され、４０〜８０ｌｔｓ／ｍｉｎの流量で提供される。反応チャンバの容積が約８リットルである。また、（ＧｅＣｌ４のような）ゲルマニウム前駆体フローが継続される間に、シリコン・フローは、約０．９秒〜３．４秒間中断される。
１回以上の中断はバッファ層を堆積させるプロセスの間に提供されることができる。２回以上の中断が特定の堆積プロセスで利用される場合、各中断の時間は独立して決定されることができる。したがって、特定のプロセスでの各中断の時間は異なる場合がある。好ましくは、２回以上の中断が一定間隔をおいて提供される。各中断の後、シリコン前駆体フローは再開され、それにより、ＳｉＧｅ堆積の再開が引き起こされる。
いくつかの実施の形態では、約４％〜７％のＳｉＧｅ層が堆積した後、及び約１０％〜１５％のＳｉＧｅ層が堆積した後、中断段階５０が提供される。追加の中断段階５０を提供することもできる。
上に議論されたように、ＳｉＧｅ傾斜プロフィルには様々な形があり得るが、好ましい実施の形態では、この形は、層の底面のＧｅ濃度よりも層の上面のＧｅ濃度が高いことを反映する。いくつかの実施の形態では、傾斜プロフィルは、各ステージにおいて実質的に線形的で、且つ、バッファ層の厚さにわたってほぼ線形的である。いくつかの堆積プロセスを図２〜図６に示している。これらの図は比例するようには作成しておらず、従って、中断段階５０の時間とＳｉＧｅ堆積段階１０の時間との間の関係を示さない。さらに、中断段階５０に対応するピークは、シリコン前駆体フローがない状態でのゲルマニウム前駆体フローを示す。しかしながら、それは、純粋なＧｅの堆積ではなく、２つのＳｉＧｅ堆積段階１０の間の境界面の形成だけを示している。一方、２つの中断段階５０の間には純粋なゲルマニウムの堆積も可能である。例えば、高い堆積温度の場合では、中断段階のＧｅが上に及び下にあるＳｉＧｅ層へ拡散しうるが、より低い堆積温度の場合では、より純粋なゲルマニウム層が中断段階の間に生成され得る。
線形傾斜ＳｉＧｅバッファ層は、ＤＣＳ、ＧｅＨ４あるいはＤＣＳ及びＧｅＣｌ４のようなシリコン前駆体及びゲルマニウム前駆体を用いたＣＶＤによって堆積されることができる。図２に示しているように、堆積プロセスは好ましくは、２つ以上のＳｉＧｅ堆積段階１０及び１つ以上の中断段階５０を含む。図２に示している実施の形態では、堆積プロセスのＳｉＧｅ堆積段階１０の間に、シリコン前駆体のフローは一定レベルで維持される一方、ゲルマニウム前駆体のフローは線形的に増加する。堆積プロセスでの各ＳｉＧｅ堆積段階１０は、バッファ層の傾斜部分を形成する。この傾斜部分は、その部分の厚さを横切って線形的に増加するゲルマニウム濃度を有する。
特定の実施の形態では、ＳｉＧｅ堆積段階１０中に、約４０００Å〜１００００ÅのＳｉＧｅが好適に堆積される。ＳｉＧｅ堆積段階中の傾斜率がおよそ１０００Å／ゲルマニウム１％である。また、成長速度が毎分１０００〜１５００Åのオーダーの数値である。
別の実施の形態では、ＳｉＧｅ堆積段階１０が、堆積するＳｉＧｅバッファ層の総厚及びプロセス条件に応じて、好ましくは約１〜１０分以上、より好ましくは約１〜２分継続する。
堆積プロセスの中断段階５０の間に、シリコン・ゲルマニウム堆積はシリコン前駆体のフローを止めることにより中断される。これらの中断段階５０では、ゲルマニウム前駆体は、好ましくは前のＳｉＧｅ堆積段階中に達成された最大の流量で流れ続ける。しかしながら、いくつかの実施の形態では、Ｇｅ流量は、好ましくは前のＳｉＧｅ堆積段階でのような同じ速度で、中断段階の間にも線形的に増加し続ける。各中断段階５０はバッファ層内の境界面を生じさせる。各中断段階５０は、好ましくは約１〜１０秒間、より好ましくは約１〜２秒間Ｓｉ前駆体のフローを止めることを含む。
所望厚さのバッファ層が形成されるまで、ＳｉＧｅ堆積段階及び中断段階が繰り返される。バッファ層は緩和するほど十分に厚いことが好適である。堆積プロセスが、好ましくはＳｉＧｅ堆積段階５０から開始し、また、好ましくはそれで終了する。
図２に例示した堆積プロセスでは、線形的に傾斜されたＧｅ濃度を有するＳｉＧｅバッファ層は、一定のシリコン前駆体のフローが、線形的に増加するゲルマニウム前駆体のフローと共に提供される４つのＳｉＧｅ堆積段階１０を含むプロセスによって堆積される。ＳｉＧｅ堆積段階１０は、ゲルマニウム前駆体だけが提供される３つの中断段階５０によって分離される。
別の実施の形態では、堆積されるＳｉＧｅバッファ層の傾斜プロフィルは、ゲルマニウムの濃度が安定した割合で増加する線形段階と、ゲルマニウム及びシリコンの濃度が一定のままである一定組成段階との両方を含む。そのようなバッファ層を形成するための堆積プロセスでは、例えば、図３に例示するプロセスでは、２つ以上の別個のＳｉＧｅ堆積段階が１回以上の中断と共に利用される。
例示した実施の形態では、一定組成ＳｉＧｅ堆積段階３０は傾斜ＳｉＧｅ堆積段階２０に続いている。傾斜ＳｉＧｅ堆積段階２０の間に、ゲルマニウム前駆体のフローは線形的に増加しているが、シリコン前駆体のフローは一定レベルで維持されることができる。堆積プロセスでの傾斜ＳｉＧｅ堆積段階２０はそれぞれ、線形的に増加するゲルマニウム濃度を含むバッファ層の傾斜部分を形成する。一定組成ＳｉＧｅ堆積段階３０では、シリコン前駆体とゲルマニウム前駆体の両方のフローは、一定に維持されることができる。したがって、各一定組成ＳｉＧｅ堆積段階３０は、バッファ層におけるＳｉ及びＧｅの両方の濃度が一定の部分を形成する。
堆積プロセスはさらに１つ以上の中断段階５０を含む。該中断段階５０においては、シリコン・ゲルマニウム堆積はシリコン前駆体のフローを止めることにより中断される。これらの中断段階５０では、ゲルマニウム前駆体は、好ましくは前のＳｉＧｅ堆積段階中に達成された最大の流量で流れ続け、そして、バッファ層に境界面を生じさせる。好ましくは、境界面は、約３つの単分子層未満のゲルマニウムを含む。中断段階はそれぞれ、好ましくは約１〜１０秒間、より好ましくは約１〜２秒間継続する。
一定組成ＳｉＧｅ堆積段階３０、傾斜ＳｉＧｅ堆積段階２０、及び中断段階５０の順序は、所望の構造のＳｉＧｅバッファ層を形成するために変更されることができる。好ましくは、堆積プロセスは、中断段階５０ではなく、傾斜ＳｉＧｅ堆積段階２０あるいは一定組成ＳｉＧｅ堆積段階３０のいずれかから開始し、また、それらのいずれかで終了する。より好ましくは、堆積プロセスは傾斜ＳｉＧｅ堆積段階２０から開始し、一定組成ＳｉＧｅ堆積段階３０で終了する。
図３に例示した実施の形態では、堆積プロセスは、傾斜ＳｉＧｅ堆積段階２０から開始し、それに一定組成ＳｉＧｅ堆積段階３０及び中断段階５０が続く。これらの３つの段階は２回繰り返されているが、実際は所望の厚さのＳｉＧｅバッファ層を達成するために何回も繰り返されることができる。図３に示すように、プロセスは、傾斜ＳｉＧｅ堆積段階２０、及びそれに後続する一定組成ＳｉＧｅ堆積段階３０で好適に終了する。
図４に示しているような別の実施の形態では、堆積プロセスは、図３に示した実施の形態でのような一定組成ＳｉＧｅ堆積段階の後だけではなく、傾斜ＳｉＧｅ堆積段階２０と一定組成ＳｉＧｅ堆積段階３０との間にも中断段階５０を含む。再び、そのプロセスは、好ましくは一定組成ＳｉＧｅ堆積段階３０で終了する。
図５に更なる実施の形態を示す。この実施の形態では、中断段階５０は一定組成ＳｉＧｅ堆積段階３０の真中で提供される。即ち、最初の傾斜ＳｉＧｅ堆積段階２０の後、一定組成ＳｉＧｅ堆積段階３０が開始する。一定期間の後、中断段階５０はＳｉ前駆体のフローを止めることにより実行される。中断段階５０に続けて、一定組成ＳｉＧｅ堆積段階３０は、別の傾斜ＳｉＧｅ堆積段階２０が開始するまで継続される。同様に、別の実施の形態では、中断段階は線形ＳｉＧｅ堆積段階２０内に提供されることもできる。中断段階５０に続けて、図６に示しているように、傾斜ＳｉＧｅ堆積段階２０は、一定組成ＳｉＧｅ堆積段階３０が開始するまで継続される。
本発明の１つの実施の形態では、重なるＳｉ層は、ＳｉＧｅバッファ層上に直接形成される。好ましくは、単結晶シリコン層は、完全に緩和されたＳｉＧｅ層の格子構造と一致するために歪むようにＳｉＧｅ層上にヘテロエピタキシー堆積される。Ｓｉ層は、好ましくはＳｉＧｅ層の堆積と同じ反応空間において、典型的にはＣＶＤによって堆積される。例えばＳｉＧｅ層の堆積の後、ＧｅＨ４のようなゲルマニウム前駆体のフローは止められることができる。また、単結晶シリコンの層は、同じ堆積温度で、シリコン前駆体、例えばトリシランより成長することができる。別の実施の形態では、Ｓｉ層の堆積が、ＳｉＧｅ層堆積の温度と異なる温度で起こることも可能である。
引っ張り歪みＳｉ層が、ここに説明された構造から製作された装置の、改善された電気的キャリア移動度を提供する。例えば、トランジスター製作では、引っ張り歪みＳｉ層は、より速い返答時間を持つトランジスターの製作を可能にする。別の実施の形態では、緩和ＳｉＧｅ層が、ヘテロエピタキシー形成された圧縮歪みＧｅ層によって覆われる。また、緩和ＳｉＧｅ層は、高いＧｅ含有量を有するヘテロエピタキシー形成された圧縮歪みＳｉＧｅ層によって覆われることもできる。
本発明の範囲から逸脱せずに、上に説明されたプロセスに様々な省略、追加及び改良を行い得ることは当業者が十分に理解するであろう。なお、そのような改良及び変更は、添付の特許請求の範囲によって定義されるような本発明の範囲内にあるように意図されている。
実施例１
基板は反応チャンバに入れられ、そして、好ましくは約９００℃の堆積温度に加熱される。第１の線形ＳｉＧｅ堆積段階に、ＤＣＳとゲルマンは約１分間反応チャンバへ流される。好ましくは、この線形堆積段階において、ＤＣＳのフローは、約２０ｓｃｃｍであり、ゲルマンのフローは、約１０ｓｃｃｍから約２５ｓｃｃｍまで増加する。第１の中断段階では、ＤＣＳのフローは止められ、また、ゲルマンのフローは２５ｓｃｃｍで約３秒間維持される。
基板は反応チャンバに入れられ、そして、好ましくは約９００℃の堆積温度に加熱される。第１の線形ＳｉＧｅ堆積段階に、ＤＣＳとゲルマンは約１分間反応チャンバへ流される。好ましくは、この線形堆積段階において、ＤＣＳのフローは、約２０ｓｃｃｍであり、ゲルマンのフローは、約１０ｓｃｃｍから約２５ｓｃｃｍまで増加する。第１の中断段階では、ＤＣＳのフローは止められ、また、ゲルマンのフローは２５ｓｃｃｍで約３秒間維持される。
第２の線形ＳｉＧｅ堆積段階では、約１分の間に、ＤＣＳは、約２０ｓｃｃｍで反応チャンバに流され、また、ゲルマンのフローは、約２５ｓｃｃｍから約４０ｓｃｃｍまで増加する。第２の中断段階では、ＤＣＳフローは止められ、また、ゲルマン・フローは約２秒間約４０ｓｃｃｍで維持される。
第３の線形ＳｉＧｅ堆積段階では、ＤＣＳフローは約２０ｓｃｃｍで再開される。また、ゲルマン・フローは約１分の間に約４０ｓｃｃｍから約５０ｓｃｃｍまで増加する。その後、第３の中断段階において、ゲルマン・フローは約１秒間約５０ｓｃｃｍで維持されているが、ＤＣＳフローは止められる。
最後に、最終の第４の堆積段階では、ＤＣＳフローは約２０ｓｃｃｍで再開される。また、ゲルマン・フローは約１分の間に約５０ｓｃｃｍから約５８ｓｃｃｍに増加される。
ＳｉＧｅバッファ層は、歪みが緩和された層であり得る。別の実施の形態では、ＳｉＧｅバッファ層は例えばアニーリングによって緩和される。
Ｓｉ層は、ＳｉＧｅバッファ層上にヘテロエピタキシー堆積される。
実施例２
２回の中断を含むＳｉＧｅバッファ層は、表１に示しているプロセスに従って、大気圧及び１０５０℃の温度の等温プロセスでＤＣＳ及びＧｅＣｌ４より堆積された。中断はステップ３及びステップ７で提供された。
２回の中断を含むＳｉＧｅバッファ層は、表１に示しているプロセスに従って、大気圧及び１０５０℃の温度の等温プロセスでＤＣＳ及びＧｅＣｌ４より堆積された。中断はステップ３及びステップ７で提供された。
実施例３
３回の中断を含むＳｉＧｅバッファ層は、表２に示すプロセスに従って、減圧及び１０５０℃の温度の等温プロセスでＤＣＳ及びＧｅＣｌ４より堆積された。中断はステップ４、８、及びステップ１２において提供された。
実施例４
２回の中断を含むＳｉＧｅバッファ層は、表３に示すプロセスに従って、減圧、且つ、可変温度のプロセスでＤＣＳ及びＧｅＨ４より堆積された。温度は堆積プロセスの間に約９００℃から約８００℃へ下げられた。中断はステップ４及び８において提供された。
Claims (34)
- 反応チャンバ内で半導体基板上に歪みが緩和されたＳｉＧｅバッファ層を形成する化学気相成長法（ＣＶＤ）であって、
第１のＳｉＧｅ堆積段階で、ＳｉＧｅを堆積させるために、前記反応チャンバ内へシリコン前駆体及びゲルマニウム前駆体を流すステップと、
第１の中断段階で、前記反応チャンバ内へ前記ゲルマニウム前駆体を流し続ける一方で、前記反応チャンバ内への前記シリコン前駆体のフローを中断するステップと、
第２のＳｉＧｅ堆積段階で、ＳｉＧｅを堆積させるために、前記反応チャンバ内へ前記ゲルマニウム前駆体を流し続けながら、前記反応チャンバ内への前記シリコン前駆体のフローを再開するステップと、を含む歪み緩和ＳｉＧｅバッファ層の形成方法。 - 境界層が、前記中断段階において、前記ＳｉＧｅバッファ層内に形成される請求項１に記載の方法。
- 前記境界層が、約１００Å未満の厚さを有する請求項２に記載の方法。
- 前記境界層が、約５０Å未満の厚さを有する請求項２に記載の方法。
- 前記境界層が、前記ＳｉＧｅバッファ層とは異な組成を有する請求項２に記載の方法。
- 前記中断するステップが、約１０秒未満の間前記反応空間への前記シリコン前駆体のフローを止めるステップを含む請求項１に記載の方法。
- 前記中断するステップが、約５秒未満の間前記反応空間への前記シリコン前駆体のフローを止めるステップを含む請求項６に記載の方法。
- 温度が、堆積プロセスの全体にわたって一定に維持される請求項１に記載の方法。
- 前記温度が、約７００〜１１００℃の間にある請求項８に記載の方法。
- 前記温度が、前記堆積プロセスの間に変更される請求項１に記載の方法。
- 前記シリコン前駆体が、シラン、ジシラン、トリシラン、二塩化シラン、トリクロロシラン、及びテトラクロロシランからなるグループより選択される請求項１に記載の方法。
- 前記ゲルマニウム前駆体が、ＧｅＣｌ４、ＧｅＨ４、及びジゲルマンからなるグループより選択される請求項１に記載の方法。
- 前記シリコン前駆体が、二塩化シランであり、
前記ゲルマニウム前駆体が、ゲルマニウム・テトラクロリドである請求項１に記載の方法。 - 前記シリコン前駆体が、ＤＣＳであり、
前記ゲルマニウム前駆体が、ゲルマンである請求項１に記載の方法。 - 前記第１のＳｉＧｅ堆積段階において堆積した前記ＳｉＧｅが、増大するゲルマニウムの濃度を有する請求項１に記載の方法。
- 前記第２のＳｉＧｅ堆積段階において堆積した前記ＳｉＧｅが、増大するゲルマニウムの濃度を有する請求項１に記載の方法。
- 反応チャンバ内へゲルマニウム前駆体を連続的に流しつつ、前記反応チャンバ内へシリコン前駆体を断続的に流すステップを含む
反応チャンバ内で基板上に低減された欠陥を有するＳｉＧｅバッファ層を堆積する方法。 - 前記基板が、バルクシリコン層を含む請求項１７に記載の方法。
- 前記基板が、エピタキシー堆積したシリコン層を含む請求項１７に記載の方法。
- 前記ＳｉＧｅバッファ層が、基板と接する下方境界面から、重なる層と接する上方境界面へ濃度が増大するゲルマニウムを含む請求項１７に記載の方法。
- 前記重なる層が、歪みシリコン層である請求項２０に記載の方法。
- 前記反応チャンバへ前記シリコン前駆体を流す間に、前記ゲルマニウム前駆体対前記シリコン前駆体の比率が、増大する請求項１７に記載の方法。
- 反応チャンバ内で基板上にＳｉＧｅ層を堆積する方法であって、
前記反応チャンバ内へシリコン前駆体及びゲルマニウム前駆体を同時に流すステップと、
堆積中の１つ以上の期間において、前記反応チャンバ内へ前記ゲルマニウム前駆体を流し続けながら、前記シリコン前駆体のフローを止めるステップと、を含むＳｉＧｅ層の堆積方法。 - １つ以上の前記期間が、各々約１０秒未満である請求項２３に記載の方法。
- 前記シリコン前駆体のフローが、堆積中に少なくとも２つの期間において止められる請求項２３に記載の方法。
- 不活性キャリヤーガスを連続的に流すステップをさらに含む請求項２３に記載の方法。
- 前記不活性キャリヤーガスが、Ｈ２又はＮ２である請求項２６に記載の方法
- 導体基板上に歪みシリコン層を形成する方法であって、
化学気相成長法（ＣＶＤ）によって基板上にシリコン・ゲルマニウム・バッファ層を堆積するステップと、
前記ＳｉＧｅバッファ層上に歪みシリコン層を堆積するステップと、を含み、
前記ＣＶＤが、増大するゲルマニウムの濃度を有するＳｉＧｅを堆積させるために前記基板を気相シリコン化合物及び気相ゲルマニウム化合物と接触させる少なくとも１つのＳｉＧｅ堆積段階、及び、前記基板を気相シリコン化合物ではなく気相ゲルマニウム化合物と接触させる少なくとも１つの中断段階を含む歪みシリコン層の形成方法。 - 前記ＳｉＧｅ堆積段階において、前記気相ゲルマニウム化合物の濃度が、増大する請求項２８に記載の方法。
- 前記ＳｉＧｅ堆積段階において、前記気相シリコン化合物の濃度が、減少する請求項２８に記載の方法。
- 前記ＳｉＧｅ堆積段階において、温度が、傾斜されることを特徴とする請求項２８の方法。
- 前記ＳｉＧｅ堆積段階において、前記温度が、下がる請求項３１に記載の方法。
- 前記ＣＶＤ法が、一定組成のＳｉＧｅを堆積させるために、前記基板を気相シリコン化合物及びゲルマニウム化合物と接触させる少なくとも１つの一定組成ＳｉＧｅ堆積段階をさらに含む請求項２８に記載の方法。
- 前記一定組成ＳｉＧｅ堆積段階において、前記シリコン前駆体及びゲルマニウム前駆体の濃度が、一定のままである請求項３３に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/431,336 | 2006-05-09 | ||
| US11/431,336 US7785995B2 (en) | 2006-05-09 | 2006-05-09 | Semiconductor buffer structures |
| PCT/US2007/008879 WO2007133358A2 (en) | 2006-05-09 | 2007-04-09 | Semiconductor buffer structures |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009536786A true JP2009536786A (ja) | 2009-10-15 |
| JP5576114B2 JP5576114B2 (ja) | 2014-08-20 |
Family
ID=38596419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009509579A Active JP5576114B2 (ja) | 2006-05-09 | 2007-04-09 | 半導体バッファ構造 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7785995B2 (ja) |
| EP (1) | EP2016205B1 (ja) |
| JP (1) | JP5576114B2 (ja) |
| KR (1) | KR101387099B1 (ja) |
| WO (1) | WO2007133358A2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014192870A1 (ja) * | 2013-05-31 | 2014-12-04 | 株式会社日立国際電気 | 基板処理装置、半導体装置の製造方法および基板処理方法 |
| WO2021021265A1 (en) * | 2019-07-26 | 2021-02-04 | Applied Materials, Inc. | Anisotropic epitaxial growth |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7608526B2 (en) * | 2006-07-24 | 2009-10-27 | Asm America, Inc. | Strained layers within semiconductor buffer structures |
| KR101233105B1 (ko) | 2008-08-27 | 2013-02-15 | 소이텍 | 선택되거나 제어된 격자 파라미터들을 갖는 반도체 물질층들을 이용하여 반도체 구조물들 또는 소자들을 제조하는 방법 |
| MX2011003277A (es) * | 2008-10-14 | 2012-09-21 | Salubrious Pharmaceuticals LLC | Proceso para el tratamiento de la artritis reumatoide, temblores/enfermedad de parkinson, esclerosis multiple y cancer de tipo no viral. |
| US7902009B2 (en) * | 2008-12-11 | 2011-03-08 | Intel Corporation | Graded high germanium compound films for strained semiconductor devices |
| JP6028280B2 (ja) | 2009-11-18 | 2016-11-16 | ソイテックＳｏｉｔｅｃ | 半導体構造又は半導体素子を製造する方法 |
| CN101916770B (zh) * | 2010-07-13 | 2012-01-18 | 清华大学 | 具有双缓变结的Si-Ge-Si半导体结构及其形成方法 |
| US9023721B2 (en) | 2010-11-23 | 2015-05-05 | Soitec | Methods of forming bulk III-nitride materials on metal-nitride growth template layers, and structures formed by such methods |
| FR2968830B1 (fr) | 2010-12-08 | 2014-03-21 | Soitec Silicon On Insulator | Couches matricielles ameliorees pour le depot heteroepitaxial de materiaux semiconducteurs de nitrure iii en utilisant des procedes hvpe |
| FR2968678B1 (fr) | 2010-12-08 | 2015-11-20 | Soitec Silicon On Insulator | Procédés pour former des matériaux a base de nitrure du groupe iii et structures formées par ces procédés |
| US8901537B2 (en) * | 2010-12-21 | 2014-12-02 | Intel Corporation | Transistors with high concentration of boron doped germanium |
| US9484432B2 (en) | 2010-12-21 | 2016-11-01 | Intel Corporation | Contact resistance reduction employing germanium overlayer pre-contact metalization |
| US9040340B2 (en) * | 2011-11-14 | 2015-05-26 | International Business Machines Corporation | Temperature grading for band gap engineering of photovoltaic devices |
| US9127345B2 (en) | 2012-03-06 | 2015-09-08 | Asm America, Inc. | Methods for depositing an epitaxial silicon germanium layer having a germanium to silicon ratio greater than 1:1 using silylgermane and a diluent |
| US9171715B2 (en) | 2012-09-05 | 2015-10-27 | Asm Ip Holding B.V. | Atomic layer deposition of GeO2 |
| US9218963B2 (en) | 2013-12-19 | 2015-12-22 | Asm Ip Holding B.V. | Cyclical deposition of germanium |
| WO2015198117A1 (en) | 2014-06-26 | 2015-12-30 | Soitec | Semiconductor structures including bonding layers, multijunction photovoltaic cells and related methods |
| US9373638B1 (en) | 2015-01-15 | 2016-06-21 | International Business Machines Corporation | Complementary metal-oxide silicon having silicon and silicon germanium channels |
| KR102257423B1 (ko) | 2015-01-23 | 2021-05-31 | 삼성전자주식회사 | 반도체 기판 및 이를 포함하는 반도체 장치 |
| US9472575B2 (en) * | 2015-02-06 | 2016-10-18 | International Business Machines Corporation | Formation of strained fins in a finFET device |
| KR20170066914A (ko) * | 2015-12-07 | 2017-06-15 | 삼성전자주식회사 | 반도체 장치 제조 방법 |
| US9842900B2 (en) | 2016-03-30 | 2017-12-12 | International Business Machines Corporation | Graded buffer layers with lattice matched epitaxial oxide interlayers |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000286413A (ja) * | 1999-03-12 | 2000-10-13 | Internatl Business Mach Corp <Ibm> | 電界効果デバイス用高速複合ｐチャネルＳｉ／ＳｉＧｅヘテロ構造 |
| JP2002525255A (ja) * | 1998-09-10 | 2002-08-13 | フランス テレコム | 単結晶シリコン基板上に単結晶ゲルマニウム層を得る方法およびそれにより得られた生成物 |
| JP2002539613A (ja) * | 1999-03-12 | 2002-11-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 電界効果デバイス用高速Ｇｅチャネル・ヘテロ構造 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5445897A (en) | 1989-11-22 | 1995-08-29 | Mitsubishi Kasei Polytec Company | Epitaxial wafer and process for producing the same |
| US5442205A (en) | 1991-04-24 | 1995-08-15 | At&T Corp. | Semiconductor heterostructure devices with strained semiconductor layers |
| JP3116731B2 (ja) | 1994-07-25 | 2000-12-11 | 株式会社日立製作所 | 格子不整合系積層結晶構造およびそれを用いた半導体装置 |
| JP2685030B2 (ja) | 1995-05-26 | 1997-12-03 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US6154475A (en) | 1997-12-04 | 2000-11-28 | The United States Of America As Represented By The Secretary Of The Air Force | Silicon-based strain-symmetrized GE-SI quantum lasers |
| US7041170B2 (en) | 1999-09-20 | 2006-05-09 | Amberwave Systems Corporation | Method of producing high quality relaxed silicon germanium layers |
| JP4269541B2 (ja) | 2000-08-01 | 2009-05-27 | 株式会社Ｓｕｍｃｏ | 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法 |
| EP1309989B1 (en) | 2000-08-16 | 2007-01-10 | Massachusetts Institute Of Technology | Process for producing semiconductor article using graded expitaxial growth |
| US6649492B2 (en) | 2002-02-11 | 2003-11-18 | International Business Machines Corporation | Strained Si based layer made by UHV-CVD, and devices therein |
| US6723622B2 (en) | 2002-02-21 | 2004-04-20 | Intel Corporation | Method of forming a germanium film on a semiconductor substrate that includes the formation of a graded silicon-germanium buffer layer prior to the formation of a germanium layer |
| US6953736B2 (en) | 2002-07-09 | 2005-10-11 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Process for transferring a layer of strained semiconductor material |
| US7018910B2 (en) | 2002-07-09 | 2006-03-28 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Transfer of a thin layer from a wafer comprising a buffer layer |
| EP2267762A3 (en) | 2002-08-23 | 2012-08-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor heterostructures having reduced dislocation pile-ups and related methods |
| JP5047609B2 (ja) | 2003-01-07 | 2012-10-10 | ソワテク | 除去構造を含んでなるウェハーの、その薄層を除去した後の、機械的手段による循環使用 |
| WO2004081987A2 (en) | 2003-03-12 | 2004-09-23 | Asm America, Inc. | Sige rectification process |
| US7238595B2 (en) * | 2003-03-13 | 2007-07-03 | Asm America, Inc. | Epitaxial semiconductor deposition methods and structures |
| US6963078B2 (en) | 2003-03-15 | 2005-11-08 | International Business Machines Corporation | Dual strain-state SiGe layers for microelectronics |
| US7517768B2 (en) * | 2003-03-31 | 2009-04-14 | Intel Corporation | Method for fabricating a heterojunction bipolar transistor |
| EP1647046A2 (en) | 2003-07-23 | 2006-04-19 | ASM America, Inc. | DEPOSITION OF SiGE ON SILICON-ON-INSULATOR STRUCTURES AND BULK SUBSTRATES |
| KR20060039915A (ko) | 2003-07-30 | 2006-05-09 | 에이에스엠 아메리카, 인코포레이티드 | 완화된 실리콘 게르마늄 층의 에피택셜 성장 |
| US6992025B2 (en) | 2004-01-12 | 2006-01-31 | Sharp Laboratories Of America, Inc. | Strained silicon on insulator from film transfer and relaxation by hydrogen implantation |
| US7105393B2 (en) | 2004-01-30 | 2006-09-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Strained silicon layer fabrication with reduced dislocation defect density |
| US7329593B2 (en) | 2004-02-27 | 2008-02-12 | Asm America, Inc. | Germanium deposition |
| DE102005000826A1 (de) | 2005-01-05 | 2006-07-20 | Siltronic Ag | Halbleiterscheibe mit Silicium-Germanium-Schicht und Verfahren zu deren Herstellung |
| EP1705697A1 (en) | 2005-03-21 | 2006-09-27 | S.O.I. Tec Silicon on Insulator Technologies S.A. | Composition graded layer structure and method for forming the same |
| US20070048956A1 (en) * | 2005-08-30 | 2007-03-01 | Tokyo Electron Limited | Interrupted deposition process for selective deposition of Si-containing films |
| EP1763069B1 (en) | 2005-09-07 | 2016-04-13 | Soitec | Method for forming a semiconductor heterostructure |
-
2006
- 2006-05-09 US US11/431,336 patent/US7785995B2/en active Active
-
2007
- 2007-04-09 KR KR1020087029967A patent/KR101387099B1/ko active IP Right Grant
- 2007-04-09 WO PCT/US2007/008879 patent/WO2007133358A2/en active Application Filing
- 2007-04-09 EP EP07775131.1A patent/EP2016205B1/en active Active
- 2007-04-09 JP JP2009509579A patent/JP5576114B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002525255A (ja) * | 1998-09-10 | 2002-08-13 | フランス テレコム | 単結晶シリコン基板上に単結晶ゲルマニウム層を得る方法およびそれにより得られた生成物 |
| JP2000286413A (ja) * | 1999-03-12 | 2000-10-13 | Internatl Business Mach Corp <Ibm> | 電界効果デバイス用高速複合ｐチャネルＳｉ／ＳｉＧｅヘテロ構造 |
| JP2002539613A (ja) * | 1999-03-12 | 2002-11-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 電界効果デバイス用高速Ｇｅチャネル・ヘテロ構造 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014192870A1 (ja) * | 2013-05-31 | 2014-12-04 | 株式会社日立国際電気 | 基板処理装置、半導体装置の製造方法および基板処理方法 |
| JPWO2014192870A1 (ja) * | 2013-05-31 | 2017-02-23 | 株式会社日立国際電気 | 基板処理装置、半導体装置の製造方法および基板処理方法 |
| WO2021021265A1 (en) * | 2019-07-26 | 2021-02-04 | Applied Materials, Inc. | Anisotropic epitaxial growth |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2007133358A2 (en) | 2007-11-22 |
| WO2007133358A3 (en) | 2008-01-10 |
| US7785995B2 (en) | 2010-08-31 |
| JP5576114B2 (ja) | 2014-08-20 |
| KR20090018808A (ko) | 2009-02-23 |
| EP2016205A2 (en) | 2009-01-21 |
| EP2016205B1 (en) | 2018-08-01 |
| KR101387099B1 (ko) | 2014-04-18 |
| US20070264801A1 (en) | 2007-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5576114B2 (ja) | 半導体バッファ構造 | |
| JP5639248B2 (ja) | 減少した転位パイルアップを有する半導体ヘテロ構造および関連した方法 | |
| US7648853B2 (en) | Dual channel heterostructure | |
| US7666799B2 (en) | Epitaxial growth of relaxed silicon germanium layers | |
| JP5173140B2 (ja) | 電気的に活性なドープト結晶性Ｓｉ含有膜の堆積方法 | |
| TWI222106B (en) | Semiconductor substrate, field-effect transistor, and their production methods | |
| US8759200B2 (en) | Methods and apparatus for selective epitaxy of Si-containing materials and substitutionally doped crystalline Si-containing material | |
| KR20090032073A (ko) | 반도체 버퍼 구조들 내의 스트레인드 층들 | |
| US7022593B2 (en) | SiGe rectification process | |
| JP2006319310A (ja) | 積層層構造およびその形成方法 | |
| JP4158607B2 (ja) | 半導体基板の製造方法 | |
| JPH09306844A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2006173323A (ja) | 歪みシリコンウェーハの製造方法 | |
| JP2004349374A (ja) | 歪みシリコン基板ウエハの製造方法 | |
| JP2005012196A (ja) | 歪みシリコン基板ウエハの製造方法 | |
| Jung et al. | Si-based epitaxial growth by rapid thermal processing chemical vapor deposition |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090904 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090904 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091209 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100407 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120814 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121114 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121214 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130402 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130426 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130726 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130802 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20131017 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20131220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140703 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5576114 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S802 | Written request for registration of partial abandonment of right |
Free format text: JAPANESE INTERMEDIATE CODE: R311802 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |