JP2009530668A - レチクル・レイアウトに関する計測学的ターゲット構造設計を生成するためのコンピュータ実施方法、キャリア・メディア及びシステム - Google Patents
レチクル・レイアウトに関する計測学的ターゲット構造設計を生成するためのコンピュータ実施方法、キャリア・メディア及びシステム Download PDFInfo
- Publication number
- JP2009530668A JP2009530668A JP2009500596A JP2009500596A JP2009530668A JP 2009530668 A JP2009530668 A JP 2009530668A JP 2009500596 A JP2009500596 A JP 2009500596A JP 2009500596 A JP2009500596 A JP 2009500596A JP 2009530668 A JP2009530668 A JP 2009530668A
- Authority
- JP
- Japan
- Prior art keywords
- target structure
- metrology target
- wafer
- initial
- metrology
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
- G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
Description
本出願は、2006年3月14日に出願された米国仮出願60/780,0758号「計測学的ターゲット構造設計を生成するためのコンピュータ実施方法、シミュレーション・エンジン、キャリア・メディア、そしてシステム」への優先権を請求するものであり、該仮出願は、ここに詳述された参照文献として取り扱われる。
論理デバイス又はメモリ・デバイスなどの半導体デバイスの製造は、一般に、半導体ウエハなどの検査サンプルを数多くの半導体製造プロセスを用いて処理し、半導体デバイスの多様なフィーチャと多様性を付与することを含む。例えば、リソグラフィーは、通常、半導体ウエハ上のレジストにパターンを転写することを含む半導体製造プロセスである。更に、他の半導体製造プロセスとしては、以下に限定されるものではないが、化学機械研磨、エッチング、成膜、イオン注入などがある。複数の半導体デバイスはウエハ上に配列された形態で製造され、その後、個々の半導体デバイスに分離される。
図1は、レチクル・レイアウトに関する計測学的ターゲット構造設計のためのコンピュータ実施方法の一実施態様の結果の一例を示すプロットである。
図2は、レチクル・レイアウトに関する計測学的ターゲット構造設計のためのコンピュータ実施方法を実施するためにコンピュータ・システム上で実施可能なプログラム命令を含むキャリア・メディアの一実施態様と、レチクル・レイアウトに関する計測学的ターゲットを生成するために設定されたシステムの一実施態様を示すブロック・ダイアグラムである。
Claims (21)
- ウエハ上に計測学的ターゲット構造を形成するために使用される一つ又は複数の製造プロセスと一つ又は複数の初期計測学的ターゲット構造設計とに基づき、一つ又は複数の初期計測学的ターゲット構造がウエハ上にどのように形成されるかをシミュレートすることと、
該シミュレーションの結果に基づき計測学的ターゲット構造設計を生成すること
を有することを特徴とするレチクル・レイアウトに関する計測学的ターゲット構造設計を生成するためのコンピュータ実施方法。 - コンピュータ実施方法の全てのステップが自動的に実行されることを有することを特徴とする請求項1に記載の方法。
- レチクル・レイアウトを用いたレチクルの製造以前に、コンピュータ実施方法の全てのステップを実行することを有することを特徴とする請求項1に記載の方法。
- さらに、一つ又は複数の製造工程を記述する一つ又は複数のパラメータに基づき選択されたルールを用いて、一つ又は複数の初期計測学的ターゲット構造設計を生成することを有する特徴とする請求項1に記載の方法。
- さらに、ウエハ上の計測学的ターゲット構造の測定に用いられる一つ又は複数の計測学的プロセスに基づき、一つ又は複数の初期計測学的ターゲット構造の測定をシミュレートすることにより、一つ又は複数の初期計測学的ターゲット構造設計を生成することを有することを特徴とする請求項1に記載の方法。
- さらに、ウエハ上の計測学的ターゲット構造の測定に用いられる一つ又は複数の計測学的プロセスを記述する一つ又は複数のパラメータに基づき選択されたルールを用いて、一つ又は複数の初期計測学的ターゲット構造設計を生成することを有することを特徴とする請求項1に記載の方法。
- さらに、一つ又は複数の初期計測学的ターゲット構造がウエハ上にどのように形成されるかのシミュレートの結果及びウエハ上の計測学的ターゲット構造を測定するために使用される一つ又は複数の計測学的プロセスとに基づき、ウエハ上に形成された一つ又は複数の初期計測学的ターゲット構造の測定をシミュレートすることを有し、生成することが、一つ又は複数の初期計測学的ターゲット構造がウエハ上にどのように形成されるかのシミュレートの結果と測定をシミュレートすることとに基づいて計測学的ターゲット構造設計を生成することとを含むことを特徴とする請求項1に記載の方法。
- シミュレートすることが、一つ又は複数の製造プロセスの一つ又は複数のパラメータの異なる値において、一つ又は複数の初期計測学的ターゲット構造がウエハ上にどのように形成されるかをシミュレートすることを特徴とする請求項1に記載の方法。
- 生成することが、シミュレーションの結果に基づき一つ又は複数の計測学的ターゲット構造設計に関するプロセス・ウィンドウを決定することと、生成された計測学的ターゲット構造設計として、最も大きなプロセス・ウィンドウを有する初期計測学的ターゲット構造設計を選択することを有することを特徴とする請求項8に記載の方法。
- 生成することが、シミュレーションの結果に基づき一つ又は複数の計測学的ターゲット構造設計に関するプロセス・ウィンドウを決定することと、一つ又は複数の計測学的ターゲット構造設計に関するプロセス・ウィンドウを、一つ又は複数の製造プロセスを用いてウエハ上に形成されるデバイス構造のプロセス・ウィンドウに比較することと、デバイス構造に関するプロセス・ウィンドウよりも大きなプロセス・ウィンドウを有する一つ又は複数の初期計測学的ターゲット構造設計に基づき計測学的ターゲット構造設計を選択することを有することを特徴とする請求項8に記載の方法。
- 生成することが、シミュレーション結果に拘束を適用することを含み、更に、拘束が、一つ又は複数の製造プロセスと、ウエハ上の計測学的ターゲット構造を測定するために使用される一つ又は複数の計測学的プロセスに関する制約を示すことを有することを特徴とする請求項1に記載の方法。
- 生成することが、シミュレーション結果に基づき、一つ又は複数の初期計測学的ターゲット構造設計の一つを最適化することを有することを特徴とする請求項1に記載の方法。
- レチクル・レイアウトに関する標準フォーマットで生成された計測学的ターゲット構造設計に関するレイアウトを保管することを有することを特徴とする請求項1に記載の方法。
- 一つ又は複数の製造プロセスがリソグラフィーであることを有することを特徴とする請求項1に記載の方法。
- 一つ又は複数の製造プロセスがエッチングであることを有することを特徴とする請求項1に記載の方法。
- 一つ又は複数の製造プロセスが化学機械研磨であることを有することを特徴とする請求項1に記載の方法。
- 一つ又は複数の製造プロセスが製膜をであることを有することを特徴とする請求項1に記載の方法。
- 生成することが、シミュレーションの結果に基づき、一つ又は複数の初期計測学的ターゲット構造設計が、一つ又は複数の製造プロセスと適合性があるか否かを決定することを有することを特徴とする請求項1に記載の方法。
- 生成することが、一つ又は複数の初期計測学的ターゲット構造設計が、ウエハ上の計測学的ターゲット構造を測定するために使用される一つ又は複数の製造プロセスと適合性があるか否かを決定することを有することを特徴とする請求項1に記載の方法。
- レチクル・レイアウトに関する計測学的ターゲット構造設計を生成するためのコンピュータ実施方法を実行するためのコンピュータ・システム上で実行可能なプログラム命令を備えるキャリア媒体であって、コンピュータ実施方法が、
ウエハ上に計測学的ターゲット構造を形成するために使用される一つ又は複数の製造プロセスと、一つ又は複数の初期計測学的ターゲット構造設計に基づき、一つ又は複数の初期計測学的ターゲット構造がウエハ上にどのように形成されるかをシミュレートすることと、
該シミュレーションの結果に基づき計測学的ターゲット構造設計を生成すること、
を含むことを有することを特徴とするキャリア媒体。 - ウエハ上に計測学的ターゲット構造を形成するために使用される一つ又は複数の製造プロセスと、一つ又は複数の初期計測学的ターゲット構造設計に基づき、一つ又は複数の初期計測学的ターゲット構造がウエハ上にどのように形成されるかをシミュレートするように設定されたシミュレーション・エンジンと、
シミュレーション・エンジンの出力に基づき計測学的ターゲット構造設計を生成するように設定されたコンピュータ・システムと
を備えるレチクル・レイアウトに関する計測学的ターゲット構造設計を生成するように設定されたシステム。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US78207506P | 2006-03-14 | 2006-03-14 | |
US60/782,075 | 2006-03-14 | ||
US11/685,501 | 2007-03-13 | ||
US11/685,501 US7925486B2 (en) | 2006-03-14 | 2007-03-13 | Computer-implemented methods, carrier media, and systems for creating a metrology target structure design for a reticle layout |
PCT/US2007/063995 WO2007106864A2 (en) | 2006-03-14 | 2007-03-14 | Computer-implemented methods, carrier media, and systems for creating a metrology target structure design for a reticle layout |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009530668A true JP2009530668A (ja) | 2009-08-27 |
JP5204753B2 JP5204753B2 (ja) | 2013-06-05 |
Family
ID=38510273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009500596A Active JP5204753B2 (ja) | 2006-03-14 | 2007-03-14 | レチクル・レイアウトに関する計測学的ターゲット構造設計を生成するためのコンピュータ実施方法、キャリア・メディア及びシステム |
Country Status (5)
Country | Link |
---|---|
US (1) | US7925486B2 (ja) |
EP (1) | EP1997045B1 (ja) |
JP (1) | JP5204753B2 (ja) |
KR (2) | KR101338598B1 (ja) |
WO (1) | WO2007106864A2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009210635A (ja) * | 2008-02-29 | 2009-09-17 | Toshiba Corp | パターン予測方法、パターン補正方法、半導体装置の製造方法、及びプログラム |
JP2010166034A (ja) * | 2008-12-24 | 2010-07-29 | Asml Netherlands Bv | 最適化方法およびリソグラフィセル |
JP2017508273A (ja) * | 2013-12-11 | 2017-03-23 | ケーエルエー−テンカー コーポレイション | 要件に対するターゲット及びプロセス感度の分析 |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7631286B2 (en) * | 2005-12-30 | 2009-12-08 | Wafertech Llc | Automated metrology recipe generation |
US9454739B2 (en) | 2006-05-01 | 2016-09-27 | Western Michigan Universitry Research Foundation | Multi-period financial simulator of a process |
US20070255605A1 (en) * | 2006-05-01 | 2007-11-01 | David Meade | Multi-period financial simulator of a manufacturing operation |
US7873504B1 (en) | 2007-05-07 | 2011-01-18 | Kla-Tencor Technologies Corp. | Computer-implemented methods, carrier media, and systems for creating a metrology target structure design for a reticle layout |
US8078997B2 (en) * | 2007-12-28 | 2011-12-13 | Cadence Design Systems, Inc. | Method, system, and computer program product for implementing a direct measurement model for an electronic circuit design |
US7966583B2 (en) * | 2008-07-08 | 2011-06-21 | Synopsys, Inc. | Method and apparatus for determining the effect of process variations |
US8214771B2 (en) * | 2009-01-08 | 2012-07-03 | Kla-Tencor Corporation | Scatterometry metrology target design optimization |
US9910953B2 (en) | 2013-03-04 | 2018-03-06 | Kla-Tencor Corporation | Metrology target identification, design and verification |
CN105051611B (zh) | 2013-03-14 | 2017-04-12 | Asml荷兰有限公司 | 图案形成装置、在衬底上生成标记的方法以及器件制造方法 |
KR102246286B1 (ko) | 2013-12-30 | 2021-04-30 | 에이에스엠엘 네델란즈 비.브이. | 메트롤로지 타겟의 디자인을 위한 방법 및 장치 |
JP6312834B2 (ja) | 2013-12-30 | 2018-04-18 | エーエスエムエル ネザーランズ ビー.ブイ. | メトロロジーターゲットの設計のための方法及び装置 |
SG11201604739RA (en) * | 2013-12-30 | 2016-07-28 | Asml Netherlands Bv | Method and apparatus for design of a metrology target |
KR101860038B1 (ko) | 2013-12-30 | 2018-05-21 | 에이에스엠엘 네델란즈 비.브이. | 메트롤로지 타겟의 디자인을 위한 방법 및 장치 |
US9536299B2 (en) | 2014-01-16 | 2017-01-03 | Kla-Tencor Corp. | Pattern failure discovery by leveraging nominal characteristics of alternating failure modes |
WO2016078861A1 (en) | 2014-11-17 | 2016-05-26 | Asml Netherlands B.V. | Process based metrology target design |
EP3037878B1 (en) * | 2014-12-23 | 2020-09-09 | Aselta Nanographics | Method of applying vertex based corrections to a semiconductor design |
US10394136B2 (en) | 2015-09-30 | 2019-08-27 | Asml Netherlands B.V. | Metrology method for process window definition |
US10579768B2 (en) | 2016-04-04 | 2020-03-03 | Kla-Tencor Corporation | Process compatibility improvement by fill factor modulation |
US10018919B2 (en) | 2016-05-29 | 2018-07-10 | Kla-Tencor Corporation | System and method for fabricating metrology targets oriented with an angle rotated with respect to device features |
US10095122B1 (en) | 2016-06-30 | 2018-10-09 | Kla-Tencor Corporation | Systems and methods for fabricating metrology targets with sub-resolution features |
CN110998449B (zh) * | 2017-08-07 | 2022-03-01 | Asml荷兰有限公司 | 计算量测 |
US10776277B2 (en) | 2017-10-31 | 2020-09-15 | Sandisk Technologies Llc | Partial memory die with inter-plane re-mapping |
US10290354B1 (en) | 2017-10-31 | 2019-05-14 | Sandisk Technologies Llc | Partial memory die |
US11733615B2 (en) | 2019-01-03 | 2023-08-22 | Asml Netherlands B.V. | Methods and patterning devices and apparatuses for measuring focus performance of a lithographic apparatus, device manufacturing method |
EP3994526A1 (en) * | 2019-07-03 | 2022-05-11 | ASML Netherlands B.V. | Method for applying a deposition model in a semiconductor manufacturing process |
WO2024017807A1 (en) * | 2022-07-19 | 2024-01-25 | Asml Netherlands B.V. | Systems and methods for optimizing metrology marks |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040181768A1 (en) * | 2003-03-12 | 2004-09-16 | Krukar Richard H. | Model pattern simulation of semiconductor wafer processing steps |
JP2005345871A (ja) * | 2004-06-04 | 2005-12-15 | Toppan Printing Co Ltd | 近接効果補正精度検証装置及び近接効果補正精度検証方法並びにそのプログラム |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08202020A (ja) | 1995-01-31 | 1996-08-09 | Sony Corp | フォトマスクにおけるパターン形状評価方法、フォトマスク、フォトマスクの作製方法、フォトマスクのパターン形成方法、並びに露光方法 |
US5805290A (en) | 1996-05-02 | 1998-09-08 | International Business Machines Corporation | Method of optical metrology of unresolved pattern arrays |
US6248602B1 (en) * | 1999-11-01 | 2001-06-19 | Amd, Inc. | Method and apparatus for automated rework within run-to-run control semiconductor manufacturing |
US6430737B1 (en) * | 2000-07-10 | 2002-08-06 | Mentor Graphics Corp. | Convergence technique for model-based optical and process correction |
US6581193B1 (en) * | 2001-06-13 | 2003-06-17 | Kla-Tencor | Apparatus and methods for modeling process effects and imaging effects in scanning electron microscopy |
US6673638B1 (en) | 2001-11-14 | 2004-01-06 | Kla-Tencor Corporation | Method and apparatus for the production of process sensitive lithographic features |
US6886153B1 (en) * | 2001-12-21 | 2005-04-26 | Kla-Tencor Corporation | Design driven inspection or measurement for semiconductor using recipe |
US20030160163A1 (en) * | 2002-02-25 | 2003-08-28 | Alan Wong | Optical metrology target design for simultaneous measurement of multiple periodic structures |
US7092110B2 (en) | 2002-07-25 | 2006-08-15 | Timbre Technologies, Inc. | Optimized model and parameter selection for optical metrology |
US7346878B1 (en) * | 2003-07-02 | 2008-03-18 | Kla-Tencor Technologies Corporation | Apparatus and methods for providing in-chip microtargets for metrology or inspection |
US7135344B2 (en) * | 2003-07-11 | 2006-11-14 | Applied Materials, Israel, Ltd. | Design-based monitoring |
US7573574B2 (en) | 2004-07-13 | 2009-08-11 | Asml Netherlands Bv | Lithographic apparatus and device manufacturing method |
US7678516B2 (en) | 2004-07-22 | 2010-03-16 | Kla-Tencor Technologies Corp. | Test structures and methods for monitoring or controlling a semiconductor fabrication process |
JP4904034B2 (ja) | 2004-09-14 | 2012-03-28 | ケーエルエー−テンカー コーポレイション | レチクル・レイアウト・データを評価するための方法、システム及び搬送媒体 |
US7094507B2 (en) * | 2004-10-29 | 2006-08-22 | Infineon Technologies Ag | Method for determining an optimal absorber stack geometry of a lithographic reflection mask |
US7695876B2 (en) | 2005-08-31 | 2010-04-13 | Brion Technologies, Inc. | Method for identifying and using process window signature patterns for lithography process control |
US7480050B2 (en) | 2006-02-09 | 2009-01-20 | Asml Netherlands B.V. | Lithographic system, sensor, and method of measuring properties of a substrate |
-
2007
- 2007-03-13 US US11/685,501 patent/US7925486B2/en active Active
- 2007-03-14 EP EP07758540.4A patent/EP1997045B1/en active Active
- 2007-03-14 JP JP2009500596A patent/JP5204753B2/ja active Active
- 2007-03-14 WO PCT/US2007/063995 patent/WO2007106864A2/en active Application Filing
- 2007-03-14 KR KR1020087025041A patent/KR101338598B1/ko active IP Right Grant
- 2007-03-14 KR KR1020137018479A patent/KR101450500B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040181768A1 (en) * | 2003-03-12 | 2004-09-16 | Krukar Richard H. | Model pattern simulation of semiconductor wafer processing steps |
JP2005345871A (ja) * | 2004-06-04 | 2005-12-15 | Toppan Printing Co Ltd | 近接効果補正精度検証装置及び近接効果補正精度検証方法並びにそのプログラム |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009210635A (ja) * | 2008-02-29 | 2009-09-17 | Toshiba Corp | パターン予測方法、パターン補正方法、半導体装置の製造方法、及びプログラム |
JP2010166034A (ja) * | 2008-12-24 | 2010-07-29 | Asml Netherlands Bv | 最適化方法およびリソグラフィセル |
US8612045B2 (en) | 2008-12-24 | 2013-12-17 | Asml Holding N.V. | Optimization method and a lithographic cell |
JP2017508273A (ja) * | 2013-12-11 | 2017-03-23 | ケーエルエー−テンカー コーポレイション | 要件に対するターゲット及びプロセス感度の分析 |
Also Published As
Publication number | Publication date |
---|---|
WO2007106864A3 (en) | 2008-01-31 |
EP1997045B1 (en) | 2016-06-01 |
KR101450500B1 (ko) | 2014-10-13 |
KR101338598B1 (ko) | 2013-12-06 |
US20070276634A1 (en) | 2007-11-29 |
JP5204753B2 (ja) | 2013-06-05 |
EP1997045A2 (en) | 2008-12-03 |
WO2007106864A2 (en) | 2007-09-20 |
KR20090008223A (ko) | 2009-01-21 |
US7925486B2 (en) | 2011-04-12 |
KR20130087623A (ko) | 2013-08-06 |
EP1997045A4 (en) | 2010-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5204753B2 (ja) | レチクル・レイアウトに関する計測学的ターゲット構造設計を生成するためのコンピュータ実施方法、キャリア・メディア及びシステム | |
US7873504B1 (en) | Computer-implemented methods, carrier media, and systems for creating a metrology target structure design for a reticle layout | |
JP4904034B2 (ja) | レチクル・レイアウト・データを評価するための方法、システム及び搬送媒体 | |
JP5334956B2 (ja) | 個別マスクエラーモデルを使用するマスク検証を行うシステムおよび方法 | |
JP5052620B2 (ja) | 製造可能性プロセスのための閉ループを設計するための方法、およびコンピュータ・プログラム | |
CN107003603B (zh) | 同时光刻及蚀刻校正流程的方法 | |
US8279409B1 (en) | System and method for calibrating a lithography model | |
US7941768B1 (en) | Photolithographic process simulation in integrated circuit design and manufacturing | |
EP1424595B1 (en) | Automatic calibration of a masking process simulator | |
TWI474204B (zh) | 進行雙重圖案製程之微影驗證之方法及系統 | |
US9588439B1 (en) | Information matrix creation and calibration test pattern selection based on computational lithography model parameters | |
US20070111112A1 (en) | Systems and methods for fabricating photo masks | |
TWI767340B (zh) | 基於缺陷機率分佈和臨界尺寸變異的微影技術改進 | |
TWI240307B (en) | Correction method and verification method for pattern size using OPC, mask and semiconductor device made by using the correction method, and system and recording medium executing the correction method | |
TW202018439A (zh) | 半導體裝置的製造方法 | |
TW202235999A (zh) | 用於遮罩合成之隨機感知微影模型 | |
TWI422986B (zh) | 用於光學近接修正的粗修影像模式化 | |
US9798226B2 (en) | Pattern optical similarity determination | |
CN110088689B (zh) | 用于图案保真度控制的方法与设备 | |
TWI795687B (zh) | 用於改良微影光罩之設計之方法、系統及非暫時性電腦可讀媒體 | |
KR102094019B1 (ko) | 반도체 웨이퍼 처리 분석 방법 및 장치 | |
US20100082313A1 (en) | Optical Lithographic Process Model Calibration | |
Tabery et al. | Design-based metrology: advanced automation for CD-SEM recipe generation | |
TWI804839B (zh) | 用於組態插補模型的方法及相關聯電腦程式產品 | |
TWI711890B (zh) | 在度量衡中的資料之估計 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5204753 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |