TWI474204B - 進行雙重圖案製程之微影驗證之方法及系統 - Google Patents

進行雙重圖案製程之微影驗證之方法及系統 Download PDF

Info

Publication number
TWI474204B
TWI474204B TW98126262A TW98126262A TWI474204B TW I474204 B TWI474204 B TW I474204B TW 98126262 A TW98126262 A TW 98126262A TW 98126262 A TW98126262 A TW 98126262A TW I474204 B TWI474204 B TW I474204B
Authority
TW
Taiwan
Prior art keywords
reticle
polygon
lithography
estimated point
estimated
Prior art date
Application number
TW98126262A
Other languages
English (en)
Other versions
TW201022976A (en
Inventor
宋華
王蘭添
吉瑞 路克沛
詹姆士 雪利
Original Assignee
希諾皮斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 希諾皮斯股份有限公司 filed Critical 希諾皮斯股份有限公司
Publication of TW201022976A publication Critical patent/TW201022976A/zh
Application granted granted Critical
Publication of TWI474204B publication Critical patent/TWI474204B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
    • H10P76/2041—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70653—Metrology techniques
    • G03F7/70666—Aerial image, i.e. measuring the image of the patterned exposure light at the image plane of the projection system
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70653—Metrology techniques
    • G03F7/70675—Latent image, i.e. measuring the image of the exposed resist prior to development

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

進行雙重圖案製程之微影驗證之方法及系統
本發明係有關於設計及製造積體電路(integrated circuits,ICs)的技術。特別是,本發明係有關於進行一雙重圖案製程之微影驗證之技術及系統。
IC製造技術中的發展已經能夠縮小在IC晶片上的最小特性尺寸。事實上,目前的最小特性尺寸係顯著地小於習知光學成像系統所使用的光之波長。在伴隨的高折射率的材料或極紫外光(extreme-ultraviolet)光源成為可製造32奈米的節點之前,已經有32奈米的節點技術的需求。而193奈米水浸微影已經被視為推動超越32奈米的節點的前瞻技術,此微影技術通常需要在有效介電常數(k1 )低於理論極限值0.25下圖案化特徵。然而,不可能跨越該物理極限,除非放寬所需的最小節距,其藉由將設計的光罩佈局分開成二個光罩,並使用二個分開曝光值的順序而印刷該光罩,其通常稱為雙重圖案技術(double-patterning technique,DPT)。
雖然DPT使得32奈米及甚至輕小的半節距的設計成為可行,但是此技術造成微影驗證製程的新挑戰,通常稱為微影規則查核(lithography rule checking,LRC)。通常,使用二個途徑以進行習知的單一圖案化的LRC,顯示於圖2。第一個途徑稱為「以輪廓為基準」的LRC,顯示於圖2上方的圖式。此途徑首先模擬完整設計佈局的輪廓(例如多邊形204的輪廓202),之後在模擬的輪廓上進行捏縮、橋接,及其他微影查核(例如在輪廓202上,沿著最窄的方向的捏縮查核206)。
第二個途徑稱為以「查核圖形」為基準的LRC。通常,以查核圖形為基準的LRC係「預先過濾」一佈局,以確認在一佈局中的「安全」區域及「風險」區域。隨後,因為該安全區域較不可能產生問題,所以指派稀疏的強度估計點至區域,又因為該風險區域可能發生錯誤,所以指派密集的強度估計點至該區域。例如,圖2顯示以查核圖形為基準的捏縮LRC驗證的二個類型。具體地,圖2中間的圖式顯示「以隔距為基準」的LRC,其沿著一組隔距線208上估計多重取樣位置的強度。注意該隔距線208係集中在多邊形204的風險區域(即捏縮部份)周圍。另一方面,在圖2底部的圖式顯示以「中心線」為基準的捏縮查核,其中,沿著中心線210(即該長虛線)在強度分布的最低點(假設使用暗視野光罩),順著單一隔距而進行強度估計。當注意,與該以輪廓為基準的LRC相反,以查核圖形為基準的LRC通常不計算佈局的整個輪廓,且因此,具計算效率。
當在雙重圖案製程上進行LRC驗證時,必須共同驗證相關於二個圖案化步驟的二個光罩,以確保自每個光罩印刷的圖案不會有捏縮的問題,且自該二光罩所聯合的圖案亦不會有橋接的問題。在上述的該二個LRC途徑之間,以輪廓為基準的驗證目前為較佳的選擇。這是因為該二個圖案化的步驟涉及使用不同的微影模式而更正過的二個分開的光罩,且因為該二個圖案化的步驟並不共享由於在兩者之間發生的蝕刻步驟的共同的強度場。例如,在一技術中(見George E. Bailey等人的「32奈米HP以及超出32奈米HP之雙重圖案EDA解決方案」Proceedings of SPIE,volume 6521,Design for Manufacturability through Design-Process Integration,March 2007),首次以該二個光罩的個別模式,而模擬該二個光罩圖案的輪廓。接著,該二個光罩的輪廓係一起進行或閘運算,且導入LRC至該聯合的輪廓上。不幸地,因為輪廓模擬需要遍及整個光罩佈局的密集強度估計值,因此這個以輪廓為基準的LRC技術需要耗費大量的時間。
因此,具有進行DPT製程的微影驗證的有效技術及系統的需要。
本發明的一個實施例提供在一光罩佈局上進行雙重圖案的微影驗證的一系統,而不需執行該光罩佈局的完整輪廓模擬。在操作時,藉由接收一第一光罩以及一第二光罩,而啟動該系統,該第一光罩係用於該雙重圖案製程的第一微影步驟,該第二光罩係用於該雙重圖案製程的第二微影步驟。注意該第一光罩及該第二光罩係藉由分割該光罩佈局而取得。接著,該系統接收在該光罩佈局上的估計點。之後該系統測定該估計點是否單獨地位於該第一光罩的一多邊形上,或單獨地位於該第二光罩的一多邊形上,或位於其他處(互動區)。接著該系統根據該估計點是否單獨地位於該第一光罩的一多邊形上,或單獨地位於該第二光罩的一多邊形上,而計算該光罩佈局在該估計點的印刷指標。
在此實施例的變動項中,當該估計點單獨地位於該第一光罩的一多邊形上時,該系統使用與第一微影步驟相關的第一微影模式,以計算在該估計點的印刷指標。若該估計點單獨地位於該第二光罩的一多邊形上時,則該系統使用與第二微影步驟相關聯的第二微影模式,以計算在該估計點的印刷指標。或者,若估計點既不單獨地位於該第一光罩的一多邊形上,亦不單獨地位於該第二光罩的一多邊形上時,則該系統使用該第一微影模式及該第二微影模式,以計算在該估計點的印刷指標。
在此實施例的進一步的變動項中,該系統藉由:(1)使用該第一微影模式,而計算在該估計點的第一強度值及第一閾值;及(2)測定在該第一強度值與該第一閾值之間的差值,而使用該第一微影模式,以計算在該估計點的印刷指標。
在進一步的變動項中,該系統藉由:(1)使用該第二微影模式,而計算在該估計點的第二強度值及第二閾值;及(2)測定該第二強度值與該第二閾值之間的差值,而使用該第二微影模式,以計算在該估計點的印刷指標。
在進一步的變動項中,藉由使用該第一微影模式,而計算在該估計點的第一強度值及第一閾值;並使用該第二微影模式,而計算在該估計點的第二強度值及第二閾值,該系統使用該第一微影模式及該第二微影模式,以計算該印刷指標。之後該系統計算在該第一強度值與該第一閾值之間的一第一差值,及在該第二強度值與該第二閾值之間的一第二差值。若該第一差值大於該第二差值時,則該系統設定該印刷指標等於該第一差值。或者,若該第二差值大於該第一差值,該系統隨後設定該印刷指標等於該第二差值。
在更進一步的變動項中,若該估計值既不單獨地位於該第一光罩的一多邊形,亦不單獨地位於該第二光罩的一多邊形時,則該估計點位於在該第一光罩的多邊形與該第二光罩的多邊形之間的一重疊區,或位於一開放空間區。
在此實施例的變動項中,該系統接收在該光罩佈局上的一組估計點,其中該組估計點係用於取樣在該光罩佈局中的一區域,該光罩佈局可能含有一微影熱點。接著,該系統決定在該組估計點的印刷指標。
在進一步的變動項中,該系統使用該組估計點之經過計算的印刷指標,以測定該光罩佈局的輪廓,該輪廓代表將被印刷於一晶圓上的圖案形狀。
在此實施例的變動項中,在接收該估計點之前,該系統確認在該光罩佈局中的較不可能含有微影熱點的區域,並隨後在該經過確認的區域中選定稀疏的估計點。
在進一步的變動項中,該系統確認在該光罩佈局中可能含有微影熱點的區域,並隨後在該經過確認的區域中選定密集的估計點。
以下呈現的敘述,使得任何熟習該技藝者能夠製造及使用本發明,並提供特定應用例及其需求的上下文。本發明所揭示的實施例中的不同修正項,對於熟習該項技藝者而言,為輕易地顯而易見,且在不背離本發明的範圍及精神下,此處所定義的基本原則可應用至其他實施例及應用例。因此,本發明不受限於顯示的實施例,但是必須符合申請專利範圍的最大範圍。
在此詳細的敘述中的資料結構及代碼,係通常儲存於電腦可讀取之儲存媒體上,該電腦可讀取之儲存媒體,可以是能夠儲存電腦系統可使用的代碼且/或資料的任何裝置或媒體。這包括(但不是受限於)揮發性記憶體、非揮發性記憶體、磁性及光學儲存裝置,例如磁碟機、磁帶、光碟片(CD)、數位影音光碟片(DVD),或是能夠儲存電腦可讀取媒體的目前已知的或未來研發的其他媒體。
積體電路設計流程
圖1顯示在一積體電路的設計及製造中的不同步驟。該製程始於產品概念的產生(階段100),使用電子設計自動化(Electronic Design Automation,EDA)軟體設計製程(階段110),而實現該產品概念。當完成該設計後,則可將該設計下線(tape-out)(階段140),下線之後,即完成該製造過程(階段150),並進行封裝及組裝過程(階段160),該過程最終產生成品晶片(階段170)。
該EDA軟體設計過程(階段110),依序包含下方描述的階段112至階段130。當注意此設計流程描述僅為了說明之目的。此描述並不是為了限制本發明。例如,實際的積體電路設計需要設計師以不同於此處所描述的順序而進行該設計階段。以下的討論提供設計過程階段的進一步細節。
系統設計(階段112):設計者描述執行的功能性。他們亦可進行若-則規劃(what-if planning),以改善功能性及查核成本。在此階段可產生硬體-軟體結構的分割。在此階段可使用的來自SYNOPSYS公司的例示性EDA軟體產品,包括MODEL ARCHITECT、SABER、SYSTEM STUDIO,及DESIGNWARE等產品。
邏輯設計及功能驗證(階段114):在此階段,寫入在該系統中的模組的VHDL或Verilog代碼,並對於功能準確性而查核該設計。更具體地,查核該設計,以確保產生正確的輸出。在此階段可使用的來自SYNOPSYS公司的例示性EDA軟體產品,包括VCS、VERA、DESIGNWARE、MAGELLAN、FORMALITY、ESP,及LEDA等產品。
測試的合成及設計(階段116):此處,將VHDL/Verilog轉移至一網路連線表。可對於靶技術(target technology),而將網路連線表加以最佳化。此外,可設計及執行測試,以查核該成品晶片。在此階段可使用的來自SYNOPSYS公司的例示性EDA軟體產品,包括DESIGN COMPILER、PHYSICAL COMPILER、TEST COMPILER、POWER COMPILER、FPGA COMPILER、TETRAMAX,及DESIGNWARE等產品。
網路連線表驗證(階段118):在此階段,對於符合時序限制相以及對於與VHDL/Verilog源代碼進行通信,而查核該網路連線表。在此階段可使用的來自SYNOPSYS公司的例示性EDA軟體產品,包括FORMALITY、PRIMETIME,及VCS等產品。
設計規劃(階段120):此處,對於時序及最高水平的佈線,而建構及分析該晶片的整體平面圖。在此階段可使用的來自SYNOPSYS公司的例示性EDA軟體產品,包括ASTRO及IC COMPILER等產品。
實體實施(階段122):在此階段產生佈局(電路元件的定位)及佈線(相同的連線)。在此階段可使用的來自SYNOPSYS公司的例示性EDA軟體產品,包括ASTRO及IC COMPILER的產品。
分析及擷取(階段124):在此階段,於電晶體階段驗證電路的功能;這允許依序地改善若-則。在此階段可使用的來自SYNOPSYS公司的例示性EDA軟體產品,包括ASTRORAIL、PRIMERAIL、PRIMETIME,及STAR RC/XT等產品。
實體驗證(階段126):在此階段,查核該設計,以確保製造、電性問題、微影問題及電路系統的正確性。在此階段可使用的來自SYNOPSYS公司的例示性EDA軟體產品,包括HERCULES的產品。
解析度增強及微影規則查核(lithography rule checking,LRC)(階段128):此階段涉及該佈局的幾何圖形的控制,以改善該設計的製造性及微影可印性的查核。在此階段可使用的來自SYNOPSYS公司的例示性EDA軟體產品,包括PROTEUS、PROTEUSAF及SiVL等產品。
光罩資料準備(階段130):此階段提供光罩生產的下線資料,以生產成品晶片。在此階段可使用的來自SYNOPSYS公司的例示性EDA軟體產品,包括CATS的產品家族。
在一個或多個上述的步驟期間,可使用本發明的實施例。具體地,在解析度增強及微影規則查核的步驟128期間,可使用本發明的一個實施例。
概述
通常,DPT製程涉及將一標的光罩佈局(以下亦稱為「原始光罩佈局」)分解成二個光罩,即光罩1及光罩2,其中,藉由蝕刻步驟,目光罩2的圖案化步驟,將光罩1的圖案化步驟分離。因為在該二個圖案化的步驟中涉及實際過程中的差異性,使用分開的微影模式(即光罩1的模式1,即光罩2的模式2),以模擬該二個圖案化步驟所產生的強度場。注意在相同的時間,該二個光罩的二個強度場並不實際地存在。此外,在該光罩分解製程所產生的潛在重疊區域中,該二個模式在相同的光罩位置,可產生不同的強度值。
本發明的實施例提供一技術,使得DPT製程的以查核圖形為基準的LRC驗證成為可行。更具體地,本發明的一個實施例藉由聯合該二個強度場,而提供該標的佈局的同一標準的「強度模式」(或「聯合強度模式」),該二個強度場係使用光罩1及光罩2的模式1及模式2,而加以個別地分開計算。注意此聯合強度模式能夠自該二個光罩而準確地預測圖案的輪廓位置,以下稱為「輪廓保存」特性。當該聯合強度模式能夠準確地測定該標的佈局的輪廓位置時,它不需要計算完整的輪廓,或甚至不需要進行該光罩佈局的密集網格模擬。此輪廓保存強度模式對於該已經存在的以查核圖形為基準的LRC驗證需要非常少的修改,但是對抗該DPT製程的以輪廓為基準的LRC技術,該輪廓保護強度模式能夠達到顯著的速度提升。
測定聯合強度模式
通常,以模式為基準的微影模擬工具係利用以下的方法操作。給定一光罩佈局(即「佈局」)、一微影模式(即「模式」)以及在該光罩佈局中一估計點p(x,y),一模擬API函數的呼叫回傳該強度及該閾值(可為在該點所計算的常數閾值或變數閾值):
(intensity ,threshold )=simulation_api(model,layout,x ,y ). (1)
接著,可使用該經過計算的強度及閾值,以偵測微影誤差,或僅測定該加上圖案的佈局的輪廓。
對於DPT製程,為了擴大上方的微影模擬工具,我們假設該原始的光罩佈局已經被分解成二個光罩:光罩1及光罩2,該二個光罩分別相關於對應的微影模式:模式1及模式2。如上方所提到的,該二個模式描述在DPT製程中的該二個分開的圖案化步驟。
圖3顯示根據本發明的一實施例將一標的光罩佈局分解成二個DPT光罩的過程。更具體地,圖3A顯示利用節距加倍的結果,而將一標的光罩佈局302分解成對應的DPT光罩1及DPT光罩2。注意圖3A中的DPT分解製程,將光罩302中的節距p,有效地加倍而成為DPT光罩1及DPT光罩2中的節距2p。又當注意在該二個DPT光罩之間沒有重疊。個別地,圖3B顯示將一標的佈局304分解成具有重疊區域的對應的DPT光罩1及DPT光罩2。注意圖3B的DPT分解過程產生在DPT光罩1與DPT光罩2之間的二個重疊區域306(具有交叉剖面線的區域)。
在本發明的一個實施例中,在原始的光罩已經被分解成二個DPT光罩之後,在該原始光罩佈局中的每個點可被劃分成三個類型。類型1-單獨地在光罩1上(例如圖3A中的點308,或圖3B中的點310):類型1的點是在光罩1的一多邊形上,但不在光罩2的任何多邊形上;類型2-單獨地在光罩2上(例如圖3A中的點312,或圖3B中的點314):類型2的點是在光罩2的一多邊形上,但不是在光罩1的任何多邊形上;類型3-其餘的點(或在互動區的點)。注意,根據此分類,類型3包括在光罩1與光罩2之間的重疊區域中的點(例如圖3B中的點316),及在光罩1與光罩2之間的空間的點(例如圖3A中的點318,或圖3B中的點320)。
在某些實施例中,在一空間區域中的一點可被劃分成單獨地在光罩1的點(即在非互動區),或單獨地在光罩2的點(在非互動區)。然而,由於節距加倍的性質,雖然是佈局的分解,大部份的空間區域被考慮成互動區域。
回憶以查核圖形為基準的LRC,其在一光罩佈局中的一組經過預先過濾的估計點中,計算其強度值。當進行DPT製程的微影驗證時,因為每個估計點僅可以被該第一圖案化步驟而影響,僅可以被該第二圖案化步驟而影響,或可以被該二個圖案化步驟而影響,而產生複雜性。本發明提供一聯合的強度及閾值模式,該模式能夠在該二個圖案化步驟之後,準確地測定該輪廓的位置。
具體地,給定一估計點p(x,y),該系統首先測定該估計點是屬於上述的三個類型中的哪一個。注意當p(x,y)屬於前二個類型的其中之一時,該測定是不複雜的(例如,透過一幾何操作)。此外,為了決定是否該估計點屬於該第三類型時,該系統只是測定p(x,y)不屬於該前二個類型的任何一個。
在將p(x,y)劃分成該三個類型的其中之一後,之後該系統根據利用光罩1及光罩2的該估計點的經過測定的關係,而計算在該原始光罩佈局的該估計點的印刷指標。
具體地,當p(x,y)屬於類型1時(即,當該點是單獨地位於光罩1的一多邊形上時),則該系統使用與第一DPT圖案化步驟相關的微影模式1,以計算在該估計點p(x,y)的印刷指標Ic(x,y)。更具體地,使用模式1,使I1 (x,y)在p(x,y)成為經過計算的強度,且使用模式1,使T1 (x,y)成為經過計算的閾值。之後該系統藉由使用Ic(x,y)=I1 (x,y)-T1 (x,y),而計算該印刷指標。在一實施例中,T1 (x,y)為所有屬於類型1的p(x,y)的常數閾值T1 。
當p(x,y)屬於類型2(即,當該點單獨地位於光罩2的一多邊形上時),則該系統使用與該第二DPT圖案化步驟相關的微影模式2,以計算在該估計點p(x,y)的印刷指標Ic(x,y)。更具體地,使用模式2,使I2 (x,y)在p(x,y)成為經過計算的強度,且使用模式2,使T2 (x,y)成為經過計算的閾值。之後該系統藉由使用Ic(x,y)=I2 (x,y)-T2 (x,y),而計算該印刷指標。在一實施例中,T2 (x,y)為所有屬於類型2的p(x,y)的常數閾值T2 。
或者,當p(x,y)屬於類型3(即,當該點既不單獨地位於光罩1亦不單獨地位於光罩2時),則該系統藉由使用大於I1 (x,y)-T1 (x,y)及I2 (x,y)-T2 (x,y)的二個印刷指標,而計算該印刷指標。注意可將此例子應用於在光罩1與光罩2之間的重疊區域中的估計點,或應用於既不在光罩1的多邊形亦不在光罩2的多邊形的空間區域中。根本上,根據做出較大貢獻的該二個微影模式的其中之一,而測定類型3的點的印刷指標。
因此,該系統根據以下的聯合強度模式,而在任意的估計點p(x,y)處定義一聯合印刷指標Ic(x,y):
Ic (x ,y )=I 1 (x ,y )-T 1 (x ,y );如果p (x ,y )單獨地位於光罩1上
=I 2 (x ,y )-T 2 (x ,y );如果p (x ,y )單獨地位於光罩2上
=MAX(I 1 (x ,y )-T 1 (x ,y ),I 2 (x ,y )-T 2 (x ,y ));如果其它情況. 
(2)
注意在類型3的點,使用該二個較大的值的上方的選擇,係根據在DPT製程使用暗視野光罩的假設。當使用亮視野光罩代替時,上方的方程式會因此而修正。然而,在每個估計點處,根據做出較大貢獻的該二個微影模式的其中之一,而測定該印刷指標,仍然是正確的。
此外,聯合強度模式Ic的方程式可被視為具有常數閾值Tc=0。因此,具有共同閾值Tc=0的該聯合強度模式Ic,將DPT製程的原始的二個強度場(實際上不同時存在)結合成該原始光罩佈局的單一強度分佈。
注意,將該二個光罩的二個強度場結合,以產生該標的光罩佈局的聯合強度場,是不明顯的。這是因為該二個強度場具有不同的閾值,因此不能直接地比較或結合該二個強度場。為了產生該聯合強度場,本發明的實施例首先自對應的強度場,減去該不同的閾值,使得該二個強度場能夠互相比較,藉此使得該二個經過修正的強度場(具有共同的閾值Tc=0)能夠互相比較及結合。
在該聯合強度模式的替代表示法中,自一聯合閾值Tc分離該聯合強度Ic。更具體地,Ic及Tc可定義為:及
Ic (x ,y )=
I 1 (x ,y );如果p (x ,y )單獨地位於光罩1上
I 2 (x ,y );如果p (x ,y )單獨地位於光罩2上
I 1 (x ,y );如果p (x ,y )在互動區域中
且;
I 2 (x ,y );如果p (x ,y )在互動區域中
且I 2 (x ,y )-T 2 (x ,y )>I 2 (x ,y )-T 2 (x ,y ));
及
Tc (x ,y )=
T 1 (x ,y );如果p (x ,y )單獨地位於光罩1上
T 2 (x ,y );如果p (x ,y )單獨地位於光罩2上
T 1 (x ,y );如果p (x ,y )在互動區域中
且;
T 2 (x ,y );如果p (x ,y )在互動區域中
且I 2 (x ,y )-T 2 (x ,y )>I 2 (x ,y )-T 2 (x ,y )). (3)
雖然方程式(3)維持變動的閾值,該二個方程式(2)及(3)基本上是相等的。
此聯合強度模式是建構在該二個圖案化步驟的原本的二個模式之上。實際上,此模式可於需要以模式為基準的模擬的下游工具(例如Synopsys’s SiVL及IC Workbench)中執行,或可於模式建立工具(例如Synopsys’s ProGen)中執行。特別是,該聯合強度模式可被整合至由方程式(1)所代表的以模式為基準的模擬工具。特別地,方程式(1)可被修正為:
(intensity,threshold )=simulation_api(model,layout,x ,y ,location ),
其中「位置」(location)是一參數,指出該估計點p(x,y)是否:單獨地位在光罩1上、單獨地位在光罩2上,或位在互動區域中。在一個實施例中,可藉由一幾何操作、及Ic與Tc的「強度」與「閾值」的回傳值,而輕易地測定此參數。
回憶先前技術,係分開地計算光罩1及光罩2的輪廓,並將該二個輪廓進行或閘運算,而隨後地取得該原始光罩佈局的輪廓。方程式(2)的聯合強度模式能夠準確地預測原始光罩佈局的輪廓位置(即輪廓保存),而不需要計算該二個光罩的任一個的輪廓。圖4顯示根據本發明的一實施例用於描述聯合強度模式的輪廓保存性質的例示性DPT製程。
具體地,圖4的左手邊顯示經過分解的DPT佈局的一部份,其包含光罩1的一多邊形402及光罩2的一多邊形404,及在多邊形402與多邊形404之間的一重疊區域406(具有交叉剖面線的區域)。圖4的右手邊顯示對應於光罩1的多邊形402的經過模擬輪廓408,及對應於光罩2的多邊形404的輪廓410。輪廓408及輪廓410在一區域412重疊,該區域412對應於該原始光罩佈局的重疊區域406。注意在該非重疊區域414及該非重疊區域416中,相關於聯合強度模式的輪廓僅分別是輪廓408及輪廓410。
為了測定在重疊區域412中的輪廓位置,考慮在光罩2的輪廓410上的估計點418。根據方程式(2),在點418處,因為該點418在光罩2的輪廓410上,所以I2 -T2 =0,又因為點418在光罩1的輪廓408的內側,所以I1 -T1 >0。因為在點418該光罩1的圖案具有較大貢獻,所以該聯合模式使用I1 -T1 代替I2 -T2 。在相同的方法中,可觀察出自該聯合模式可排除位在輪廓410內側的部份的輪廓408(即輪廓408的輕型部份),及位在輪廓408內側的部份的輪廓410(即輪廓410的輕型部份)。
接著,考慮在輪廓408上的點420。根據方程式(2),在點420處,因為該點420在光罩1的輪廓上,所以I1 -T1 =0,又因為點420在光罩2的輪廓的外側,所以I2 -T2 <0。因此,在點420,對於該聯合模式(即輪廓408本身)使用I1 -T1 代替I2 -T2 。在相同的方法中,可觀察出,藉由定義出重疊輪廓的外邊界的輪廓408及輪廓410的重型部份,而測定在重疊區域412中的聯合強度模式的輪廓。因此,係以重型輪廓線描繪聯合強度模式的輪廓分佈。注意吾人是根據方程式(2)而推導出此輪廓分佈,其中,該結果係與藉由輪廓408及輪廓410進行或閘運算而取得的輪廓一致。因此,該聯合強度模式保存了該輪廓的位置。
在本發明的一個實施例中,聯合強度模式的概念可被延伸至相關於製程窗口的微影製程模式。具體地,製程參數通常包括相關於理想製程條件的額定值,及一個或多個相關於製程變數的值。例如,該微影製程通常有關於聚焦額定條件及散焦條件,且這些散焦條件能夠經常造成輪廓分佈的變動。通常,可修正方程式(2),以調節最壞例子的情境。
例如,為了偵測在一印刷線特徵的捏縮問題,在輪廓上的最窄位置是最有可能具有緊縮問題。例如,對於三個給定的散焦值defoc_0、defoc_n及defoc_p,可修正方程式(2)如下:
表示為
F 1 (x ,y )=MIN(I 1 defoc_0 (x ,y )-T 1_defoc_0 (x ,y ),I 1_defoc_n (x ,y )-
T 1_defoc_n (x ,y ),I 1_defoc_p (x ,y )-T 1_defoc_p (x ,y ))
F 2 (x ,y )=MIN(I 2_defoc_0 (x ,y )-T 2_defoc_0 (x ,y ),I 2_defoc_n (x ,y )-
T 2_defoc_n (x ,y ),I 2_defoc_p (x ,y )-T 2_defoc_p (x ,y )),
聯合強度模式可被定義為:
Ic (x ,y )=F 1 (x ,y );如果(x ,y )單獨地位於光罩1上;
=F 2 (x ,y );如果(x ,y )單獨地位於光罩2上;
=MAX(F 1 (x ,y ),F 2 (x ,y ));如果其它情況.
注意上述方程式再次假設使用暗視野光罩。可對於小於或大於三個的散焦值,連同對於多重的曝光劑量值,而輕易地修正該方程式。此外,對於橋接誤差查核,可將“MIN”改變成“MAX”,及“MAX”改變成“MIN”,而修正上述方程式。
圖5顯示根據本發明的一個實施例使用聯合強度模式,而進行以查核圖案為基礎的微影驗證的例示性製程。
如圖5的左手邊所示,重疊輪廓502及重疊輪廓504係分別有關於光罩1的多邊形及光罩2的多邊形。注意,因為該二個輪廓在水平方向有稍微的偏移,所以在該二個輪廓之間的重疊區域506(具有交叉剖面線的區域),係較圖4所示的重疊區域412為窄。為了確保在重疊區域506周圍沒有捏縮的問題,可進行以查核圖案為基準的微影驗證。注意以查核圖形為基準的微影驗證不需要查核整片光罩。如先前所提到的,以查核圖形為基準的驗證通常使用一預先過濾處理,以選定可能具有問題的位置。在圖5的例子中,預先過濾處理可定位重疊區域506,並隨後測定重疊區域506的中心點508。圖5的右手邊顯示在重疊區域506周圍進行以查核圖形為基準的驗證的實施例。
具體地,通過中心點508的一組隔距510係以不同的角度繪製。接著,可沿著每個隔距510放置一些估計點,並可應用該聯合強度模式,以估計每個估計點的印刷指標。當注意對於每個隔距510,可定位一對的輪廓點(顯示於聯合輪廓分佈512)。根據這些經過計算的輪廓點,可測定輪廓分佈512的最窄的部份(即臨界尺寸(CD)),隨後該最窄的部份被用於決定是否出現捏縮問題。然而,雖然為了說明之目的而顯示佈局實際的輪廓512,但在驗證時,並沒有計算該輪廓512。
圖6是一流程圖,其顯示根據本發明的一實施例在DPT製程中,在一標的光罩佈局上進行微影驗證的過程,而不需進行該光罩佈局的完整輪廓模擬。
於操作時,該系統接收使用於DPT製程的第一微影步驟的第一光罩,及使用於DPT製程的第二微影步驟的第二光罩(步驟602)。注意該第一光罩及該第二光罩係藉由分割該標的光罩佈局而取得。之後該系統接收在該光罩佈局上的估計點(步驟604)。
在某些實施例中,在接收該估計點之前,該系統預先過濾該標的光罩佈局,以建立一組估計點在該佈局上。具體地,在該佈局中的區域較不可能具有微影誤差,或較不可能具有以稀疏矩陣指派的熱點,或較不可能沒有估計點,其中在該佈局的區域中,較可能發生微影誤差之處,係指派密集的估計點。
接著,該系統測定該估計點是否單獨地位於該第一光罩的一多邊形上,單獨地位於該第二光罩的一多邊形上,或位於其他處。(步驟606)。
當該系統測定該估計點係單獨地位於該第一光罩的一多邊形上,之後該系統使用與該第一微影步驟相關的第一微影模式,以計算在該估計點的印刷指標(步驟608)。當該系統測定該估計點係單獨地位於該第二光罩的一多邊形上,之後該系統使用與該第二微影步驟相關的第二微影模式,以計算在該估計點的印刷指標。(步驟610)。
當該系統測定該估計點既不單獨地位於該第一光罩的一多邊形上,亦不單獨地位於該第二光罩的一多邊形上時,隨後該系統使用該第一微影模式及該第二微影模式,以計算在該估計點的印刷指標(步驟612)。更具體地,該系統使用該二個微影模式在該估計點具有較大貢獻的其中之一,以計算在該估計點的印刷指標。
僅為了釋例及敘述之目的,而提出本發明前述的實施例。該些實施例並不詳盡或並不是將本發明限制在已經揭示的形式。於是,對於熟習該項技藝者而言,許多修正項及變動項是顯而易見的。此外,上方揭示的內容並不是為了限制本發明。藉附加的申請專利範圍而定義本發明的範圍。
202...輪廓
204...多邊形
206...捏縮查核
208...隔距線
210...中心線
302...標的佈局
304...標的佈局
306...重疊區域
308...點
310...點
312...點
314...點
316...點
318...點
320...點
402...多邊形
404...多邊形
406...重疊區域
408...輪廓
410...輪廓
412...區域
414...區域
416...區域
418...點
420...點
502...輪廓
504...輪廓
506...重疊區域
508...中心點
510...隔距
512...輪廓分佈
圖1顯示在一積體電路的設計及製造中的不同步驟。
圖2顯示以輪廓為基礎的微影規則查核(LRC)技術及以查核圖形為基礎的LRC技術。
圖3A顯示根據本發明的一實施例使用節距加倍的結果,而將一標的佈局分解成對應的DPT光罩1及DPT光罩2。
圖3B顯示根據本發明的一實施例將一標的佈局分解成對應的具有重疊區域的DPT光罩1以及DPT光罩2。
圖4顯示根據本發明的一實施例用於描述該聯合強度模式的輪廓保存性質的一例示性DPT製程。
圖5顯示根據本發明的一實施例使用該聯合強度模式而進行以查核圖形為基礎的微影驗證的一例示性製程。
圖6呈現一流程圖,其顯示根據本發明的一實施例在一標的光罩佈局的一DPT製程上進行微影驗證的製程,而不需進行該光罩佈局的完整輪廓模擬。

Claims (24)

  1. 一種在光罩佈局上進行雙重圖案製程之微影驗證之方法,而不需進行該光罩佈局之完整輪廓模擬,該方法包含:接收一第一光罩及一第二光罩,該第一光罩係用於該雙重圖案製程的一第一微影步驟,且該第二光罩係用於該雙重圖案製程的一第二微影步驟,其中該第一光罩及該第二光罩係藉由分割該光罩佈局而取得;接收在該光罩佈局上的一估計點;測定該估計點是否單獨地位於該第一光罩的一多邊形上,或單獨地位於該第二光罩的一多邊形上,或位於其他處;及根據該估計點是否單獨地位於該第一光罩的一多邊形上,或單獨地位於該第二光罩的一多邊形上,或位於其他處,而計算該光罩佈局的在該估計點的一印刷指標。
  2. 根據申請專利範圍第1項之方法,其中,計算該光罩佈局在該估計點的該印刷指標,涉及:若該估計點係單獨地位於該第一光罩的一多邊形上時,使用與該第一微影步驟相關聯的一第一微影模式,以計算在該估計點的該印刷指標;若該估計點係單獨地位於該第二光罩的一多邊形上時,使用與該第二微影步驟相關聯的一第二微影模式,以計算在該估計點的該印刷指標;及若該估計點既不單獨地位於該第一光罩的一多邊形上,亦不單獨地位於該第二光罩的一多邊形上時,使用該第一微影模式及該第二微影模式,以計算在該估計點上的該印刷指標。
  3. 根據申請專利範圍第2項之方法,其中,使用該第一微影模式,以計算在該估計點的該印刷指標,涉及:使用該第一微影模式,而計算在該估計點的一第一強度值及一第一閾值;及藉由測定在該第一強度值與該第一閾值之間的差值,而計算該印刷指標。
  4. 根據申請專利範圍第2項之方法,其中,使用該第二微影模式,以計算在該估計點的該印刷指標,涉及:使用該第二微影模式,而計算在該估計點的一第二強度值及一第二閾值;及藉由測定在該第二強度值與該第二閾值之間的差值,而計算該印刷指標。
  5. 根據申請專利範圍第2項之方法,其中,使用該第一微影模式及該第二微影模式,以計算該印刷指標,涉及:使用該第一微影模式,而計算在該估計點的一第一強度值及一第一閾值;使用該第二微影模式,而計算在該估計點的一第二強度值及一第二閾值;計算在該第一強度值與該第一閾值之間的一第一差值;計算在該第二強度值與該第二閾值之間的一第二差值;若該第一差值大於該第二差值時,設定該印刷指標等於該第一差值;及若該第二差值大於該第一差值時,設定該印刷指標等於該第二差值。
  6. 根據申請專利範圍第2項之方法,其中,若該估計點既不單獨地位於該第一光罩的一多邊形上,亦不單獨地位於該第二光罩的一多邊形上時,該估計點係位於:在該第一光罩的一多邊形與該第二光罩的一多邊形之間的一重疊區域;或在一開放空間區。
  7. 根據申請專利範圍第1項之方法,其中該方法進一步包含:接收在該光罩佈局上的一組估計點,其中該組估計點係用於取樣在該光罩佈局中可能含有一微影熱點的一區域;及測定在該組估計點的該印刷指標。
  8. 根據申請專利範圍第7項之方法,其中該方法進一步包含:使用對該組估計點所計算的該印刷指標,以測定該光罩佈局的一輪廓,該輪廓代表將被印刷於一晶圓上的圖案形狀。
  9. 根據申請專利範圍第1項之方法,其中,在接收該估計點之前,該方法進一步包含:確認在該光罩佈局中的較不可能含有微影熱點的區域;及在該經過確認的區域中選定稀疏的估計點。
  10. 根據申請專利範圍第9項之方法,其中該方法進一步包含:確認在該光罩佈局中可能含有微影熱點的區域;及在該經過確認的區域中選定密集的估計點。
  11. 一種電腦可讀取之儲存媒體,該儲存媒體用以儲存指令,該指令當藉由一電腦執行時造成該電腦在一光罩佈局上進行一雙重圖案製程之微影驗證之方法,而不需進行該光罩佈局的完整的輪廓模擬,該方法包含:接收一第一光罩及一第二光罩,該第一光罩係用於該雙重圖案製程之第一微影步驟,且該第二光罩係用於該雙重圖案製程之第二微影步驟,其中該第一光罩及該第二光罩係藉由分割該光罩佈局而取得;接收在該光罩佈局上的一估計點;測定該估計點是否單獨地位於該第一光罩的一多邊形上,或單獨地位於該第二光罩的一多邊形上,或位於其他處;及根據該估計點是否單獨地位於該第一光罩的一多邊形上,或單獨地位於該第二光罩的一多邊形上,而計算該光罩佈局在該估計點的一印刷指標。
  12. 根據申請專利範圍第11項之電腦可讀取之儲存媒體,其中,計算該光罩佈局在該估計點的該印刷指標,涉及:若該估計點係單獨地位於該第一光罩的一多邊形上時,使用與該第一微影步驟相關聯的一第一微影模式,以計算在該估計點的該印刷指標;若該估計點係單獨地位於該第二光罩的一多邊形上時,使用與該第二微影步驟相關聯的一第二微影模式,以計算在該估計點的該印刷指標;及若該估計點既不單獨地位於該第一光罩的一多邊形上,亦不單獨地位於該第二光罩的一多邊形上,則使用該第一微影模式及該第二微影模式,以計算在該估計點的該印刷指標。
  13. 根據申請專利範圍第12項之電腦可讀取之儲存媒體,其中,使用該第一微影模式,以計算在該估計點的該印刷指標,涉及:使用該第一微影模式,而計算在該估計點的一第一強度值及一第一閾值;及藉由測定該第一強度值與該第一閾值之間的差值,而計算該印刷指標。
  14. 根據申請專利範圍第12項之電腦可讀取之儲存媒體,其中,使用該第二微影模式,以計算在該估計點的該印刷指標,涉及:使用該第二微影模式,而計算在該估計點的一第二強度值及一第二閾值;及藉由測定在該第二強度值與該第二閾值之間的差值,而計算該印刷指標。
  15. 根據申請專利範圍第12項之電腦可讀取之儲存媒體,其中,使用該第一微影模式及該第二微影模式,以計算該印刷指標,涉及:使用該第一微影模式,而計算在該估計點的一第一強度值及一第一閾值;使用該第二微影模式,而計算在該估計點的一第二強度值及一第二閾值;計算在該第一強度值與該第一閾值之間的一第一差值;計算在該第二強度值與該第二閾值之間的一第二差值;若該第一差值大於該第二差值時,設定該印刷指標等於該第一差值;及若該第二差值大於該第一差值時,設定該印刷指標相等於該第二差值。
  16. 根據申請專利範圍第12項之電腦可讀取之儲存媒體,其中,若該估計點既不單獨地位於該第一光罩的一多邊形上,亦不單獨地位於該第二光罩的一多邊形上時,則該估計點位於:在該第一光罩的一多邊形與該第二光罩的一多邊形之間的一重疊區域;或在一開放空間區。
  17. 根據申請專利範圍第11項之電腦可讀取之儲存媒體,其中,該方法進一步包含:接收在該光罩佈局上的一組估計點,其中該組估計點係用於取樣在該光罩佈局中可能含有一微影熱點的一區域;及測定在該組估計點的該印刷指標。
  18. 根據申請專利範圍第17項之電腦可讀取之儲存媒體,其中,該方法進一步包含:使用對該組估計點所計算的該印刷指標,以測定該光罩佈局的一輪廓,該輪廓代表將被印刷於一晶圓上的圖案形狀。
  19. 根據申請專利範圍第11項之電腦可讀取之儲存媒體,其中,在接收該估計點之前,該方法進一步包含:確認在該光罩佈局中較不可能含有微影熱點的區域;及在該經過確認的區域中選定稀疏的估計點。
  20. 根據申請專利範圍第19項之電腦可讀取之儲存媒體,其中,該方法進一步包含:確認在該光罩佈局中可能含有微影熱點的區域;及在該經過確認的區域中選定密集的估計點。
  21. 一種在光罩佈局上進行雙重圖案製程之微影驗證之系統,而不需進行該光罩佈局之完整輪廓模擬,該系統包含:一處理器;一記憶體;一接收機構,配置為接收一第一光罩及一第二光罩,該第一光罩係用於該雙重圖案製程的一第一微影步驟,且該第二光罩係用於該雙重圖案製程的一第二微影步驟,其中該第一光罩及該第二光罩係藉由分割該光罩佈局而取得;其中該接收機構更進一步配置為接收在該光罩佈局上的一估計點;一測定機構,配置為測定該估計點是否單獨地位於該第一光罩的一多邊形上,或單獨地位於該第二光罩的一多邊形上,或位於其他處;及一計算機構,根據該估計點是否單獨地位於該第一光罩的一多邊形上,或單獨地位於該第二光罩的一多邊形上,而配置為計算該光罩佈局在該估計點的一印刷指標。
  22. 根據申請專利範圍第21項之系統,其中,該計算機構係配置為:若該估計點係單獨地位於該第一光罩的一多邊形上時,使用與該第一微影步驟相關聯的一第一微影模式,以計算在該估計點的該印刷指標;若該估計點係單獨地位於該第二光罩的一多邊形上時,使用與該第二微影步驟相關聯的一第二微影模式,以計算在該估計點的該印刷指標;及若該估計點既不單獨地位於該第一光罩的一多邊形上,亦不單獨地位於該第二光罩的一多邊形上時,則使用該第一微影模式以及該第二微影模式,以計算在該估計點的該印刷指標。
  23. 根據申請專利範圍第21項之系統,其中,該接收機構進一步配置為接收在該光罩佈局上的一組估計點,其中該組估計點係用於取樣在該光罩佈局中可能含有一微影熱點的一區域;及其中該測定機構係配置為測定在該組估計點的該印刷指標。
  24. 根據申請專利範圍第23項之系統,其中,該測定機構進一步配置為使用對該組估計點所計算的該印刷指標,以測定該光罩佈局的一輪廓,該輪廓代表將被印刷於一晶圓上的圖案形狀。
TW98126262A 2008-10-31 2009-08-04 進行雙重圖案製程之微影驗證之方法及系統 TWI474204B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/263,278 US8132128B2 (en) 2008-10-31 2008-10-31 Method and system for performing lithography verification for a double-patterning process

Publications (2)

Publication Number Publication Date
TW201022976A TW201022976A (en) 2010-06-16
TWI474204B true TWI474204B (zh) 2015-02-21

Family

ID=42133040

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98126262A TWI474204B (zh) 2008-10-31 2009-08-04 進行雙重圖案製程之微影驗證之方法及系統

Country Status (5)

Country Link
US (1) US8132128B2 (zh)
KR (1) KR101600647B1 (zh)
CN (1) CN101727520B (zh)
TW (1) TWI474204B (zh)
WO (1) WO2010062424A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8327301B2 (en) * 2009-02-03 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Routing method for double patterning design
US8739095B2 (en) * 2010-03-08 2014-05-27 Cadence Design Systems, Inc. Method, system, and program product for interactive checking for double pattern lithography violations
JP5539097B2 (ja) 2010-08-06 2014-07-02 キヤノン株式会社 評価方法、決定方法及びプログラム
US8497568B2 (en) * 2011-04-05 2013-07-30 Nanya Technology Corporation Monitoring pattern, and pattern stitch monitoring method and wafer therewith
US8627244B2 (en) 2011-06-29 2014-01-07 International Business Machines Corporation Frequency domain layout decomposition in double patterning lithography
US8539396B2 (en) * 2011-12-30 2013-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Stitch and trim methods for double patterning compliant standard cell design
US8555215B2 (en) * 2012-02-20 2013-10-08 GlobalFoundries, Inc. Methods for decomposing circuit design layouts and for fabricating semiconductor devices using decomposed patterns
US8802574B2 (en) 2012-03-13 2014-08-12 Globalfoundries Inc. Methods of making jogged layout routings double patterning compliant
US8869075B2 (en) * 2012-12-18 2014-10-21 Globalfoundries Inc. Locally optimized coloring for cleaning lithographic hotspots
US9218448B2 (en) * 2014-01-20 2015-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive capacitance determination method for multiple-patterning-multiple spacer integrated circuit layout
KR102230503B1 (ko) * 2015-04-14 2021-03-22 삼성전자주식회사 레이아웃 디자인 시스템, 이를 이용한 마스크 패턴 제조 시스템 및 방법
DE102017101340B4 (de) 2016-02-08 2020-02-20 Carl Zeiss Smt Gmbh Verfahren zur Simulation eines fotolithographischen Prozesses zur Erzeugung einer Wafer-Struktur
CN117406544A (zh) 2016-10-24 2024-01-16 Asml荷兰有限公司 用于优化图案化装置图案的方法
EP3396458A1 (en) * 2017-04-28 2018-10-31 ASML Netherlands B.V. Method and apparatus for optimization of lithographic process
CN113791526B (zh) * 2021-10-25 2023-09-15 福建省晋华集成电路有限公司 多重图形化的光刻顺序的确定方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070082281A1 (en) * 2005-10-07 2007-04-12 Melvin Lawrence S Iii Compensating for effects of topography variation by using a variable intensity-threshold
US20070220476A1 (en) * 2006-01-10 2007-09-20 International Business Machines Corporation Multilayer OPC for Design Aware Manufacturing
TW200809921A (en) * 2006-08-07 2008-02-16 Taiwan Semiconductor Mfg Method of lithography patterning
US20080104550A1 (en) * 2006-09-29 2008-05-01 Akif Sultan Compensating for layout dimension effects in semiconductor device modeling
TW200826157A (en) * 2006-10-09 2008-06-16 Samsung Electronics Co Ltd Method of manufacturing mask

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7131100B2 (en) 2002-12-10 2006-10-31 Synopsys Inc. Identifying phantom images generated by side-lobes
US7856606B2 (en) 2004-03-31 2010-12-21 Asml Masktools B.V. Apparatus, method and program product for suppressing waviness of features to be printed using photolithographic systems
JP2006294942A (ja) * 2005-04-12 2006-10-26 Toshiba Corp 半導体装置およびその製造方法
US20070212649A1 (en) * 2006-03-07 2007-09-13 Asml Netherlands B.V. Method and system for enhanced lithographic patterning
US8156450B2 (en) * 2006-12-18 2012-04-10 Cadence Design Systems, Inc. Method and system for mask optimization
KR100843236B1 (ko) * 2007-02-06 2008-07-03 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
JP2009053605A (ja) * 2007-08-29 2009-03-12 Renesas Technology Corp 半導体装置の製造方法およびマスク

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070082281A1 (en) * 2005-10-07 2007-04-12 Melvin Lawrence S Iii Compensating for effects of topography variation by using a variable intensity-threshold
US20070220476A1 (en) * 2006-01-10 2007-09-20 International Business Machines Corporation Multilayer OPC for Design Aware Manufacturing
TW200809921A (en) * 2006-08-07 2008-02-16 Taiwan Semiconductor Mfg Method of lithography patterning
US20080104550A1 (en) * 2006-09-29 2008-05-01 Akif Sultan Compensating for layout dimension effects in semiconductor device modeling
TW200826157A (en) * 2006-10-09 2008-06-16 Samsung Electronics Co Ltd Method of manufacturing mask

Also Published As

Publication number Publication date
US8132128B2 (en) 2012-03-06
CN101727520A (zh) 2010-06-09
TW201022976A (en) 2010-06-16
KR20110093774A (ko) 2011-08-18
CN101727520B (zh) 2014-04-16
WO2010062424A1 (en) 2010-06-03
KR101600647B1 (ko) 2016-03-07
US20100115489A1 (en) 2010-05-06

Similar Documents

Publication Publication Date Title
US8132128B2 (en) Method and system for performing lithography verification for a double-patterning process
JP5204753B2 (ja) レチクル・レイアウトに関する計測学的ターゲット構造設計を生成するためのコンピュータ実施方法、キャリア・メディア及びシステム
TWI479348B (zh) 基於聚焦敏感成本協方差域之輔助特徵布局
US7496880B2 (en) Method and apparatus for assessing the quality of a process model
CN100541498C (zh) 用处理灵敏度模型识别布局中制造问题区域的方法和装置
JP5052620B2 (ja) 製造可能性プロセスのための閉ループを設計するための方法、およびコンピュータ・プログラム
JP5306357B2 (ja) マスク角部円形化効果のモデル化によるプロセスモデル精度の向上
US7873504B1 (en) Computer-implemented methods, carrier media, and systems for creating a metrology target structure design for a reticle layout
US7934176B2 (en) Method and apparatus for determining a process model that models the impact of a CAR/PEB on the resist profile
US11120182B2 (en) Methodology of incorporating wafer physical measurement with digital simulation for improving semiconductor device fabrication
US20170004233A1 (en) Method of simultaneous lithography and etch correction flow
JP2007536564A (ja) 集積回路の製造における超解像プロセスのモデル化
TWI442254B (zh) 決定將形貌變化影響模型化之光學微影製程模型之方法及設備
US20060212839A1 (en) Method and apparatus for modifying a layout to improve manufacturing robustness
TWI767340B (zh) 基於缺陷機率分佈和臨界尺寸變異的微影技術改進
US8302068B2 (en) Leakage aware design post-processing
US20090281778A1 (en) Method and system for identifying weak points in an integrated circuit design
US20120198394A1 (en) Method For Improving Circuit Design Robustness
Suresh et al. On lithography aware metal-fill insertion
Wu et al. AF printability check with a full-chip 3D resist profile model
CN105093811B (zh) 预估meef较大图形的方法及系统
Qian et al. Advanced physical models for mask data verification and impacts on physical layout synthesis
Yu et al. Fast predictive post-opc contact/via printability metric and validation
Kahng Lithography and design in partnership: a new roadmap
Kim et al. Application of modified Jog-fill DRC rule on LFD OPC flow