KR101600647B1 - 더블-패턴처리 프로세스용 리소그래피 검증 수행 방법 및 시스템 - Google Patents
더블-패턴처리 프로세스용 리소그래피 검증 수행 방법 및 시스템 Download PDFInfo
- Publication number
- KR101600647B1 KR101600647B1 KR1020117010022A KR20117010022A KR101600647B1 KR 101600647 B1 KR101600647 B1 KR 101600647B1 KR 1020117010022 A KR1020117010022 A KR 1020117010022A KR 20117010022 A KR20117010022 A KR 20117010022A KR 101600647 B1 KR101600647 B1 KR 101600647B1
- Authority
- KR
- South Korea
- Prior art keywords
- mask
- evaluation point
- polygon
- exclusively
- lithography
- Prior art date
Links
- 238000001459 lithography Methods 0.000 title claims abstract description 91
- 238000000034 method Methods 0.000 title claims abstract description 85
- 238000012795 verification Methods 0.000 title claims abstract description 29
- 238000000059 patterning Methods 0.000 title claims abstract description 21
- 238000011156 evaluation Methods 0.000 claims abstract description 110
- 238000004088 simulation Methods 0.000 claims abstract description 13
- 238000000638 solvent extraction Methods 0.000 claims abstract description 7
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 33
- 238000013461 design Methods 0.000 description 21
- 238000012545 processing Methods 0.000 description 14
- 238000013459 approach Methods 0.000 description 6
- 238000000354 decomposition reaction Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000012360 testing method Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 241000588769 Proteus <enterobacteria> Species 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000012938 design process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 231100001261 hazardous Toxicity 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000011045 prefiltration Methods 0.000 description 2
- 241000282326 Felis catus Species 0.000 description 1
- WDVSHHCDHLJJJR-UHFFFAOYSA-N Proflavine Chemical compound C1=CC(N)=CC2=NC3=CC(N)=CC=C3C=C21 WDVSHHCDHLJJJR-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000013440 design planning Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012634 optical imaging Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000013439 planning Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004071 soot Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70653—Metrology techniques
- G03F7/70666—Aerial image, i.e. measuring the image of the patterned exposure light at the image plane of the projection system
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70653—Metrology techniques
- G03F7/70675—Latent image, i.e. measuring the image of the exposed resist prior to development
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
본 발명의 일 실시예는 마스크 레이아웃의 풀 윤곽 시뮬레이션을 수행하지 않으면서 마스크 레이아웃 상의 더블-패턴처리 프로세스에 대한 리소그래피 검증을 수행하는 시스템을 제공한다. 동작 중, 상기 시스템은 더블-패턴처리 프로세스의 제 1 리소그래피 단계에 사용되는 제 1 마스크와, 더블-패턴처리 프로세스의 제 2 리소그래피 단계에 사용되는 제 2 마스크를 수신함으로써 개시된다. 상기 제 1 마스크 및 상기 제 2 마스크는 상기 마스크 레이아웃을 파티셔닝함으로써 얻어진다. 그 다음, 상기 시스템은 상기 마스크 레이아웃 상의 평가 포인트를 수신한다. 그 후, 시스템은 상기 평가 포인트가 상기 제 1 마스크의 다각형 상에 배타적으로 위치하는 지, 또는, 상기 제 2 마스크의 다각형 상에 배타적으로 위치하는 지, 또는 그 이외의 다른 지점(상호형 영역)에 위치하는 지를 결정한다. 그 다음, 시스템은 상기 평가 포인트가 상기 제 1 마스크의 다각형 상에 배타적으로 위치하는 지, 또는, 상기 제 2 마스크의 다각형 상에 배타적으로 위치하는 지에 근거하여, 상기 마스크 레이아웃에 대한 평가 포인트에서의 인쇄 인디케이터를 연산한다.
Description
본 발명은 집적 회로(IC) 설계 및 제작 기술에 관한 것이다. 특히, 본 발명은 더블-패턴처리 프로세스를 위한 리소그래피 검증을 수행하는 기술 및 시스템에 관한 것이다.
IC 제작 기술의 발전으로 IC 칩 상의 최소 특징부 크기들이 감소하고 있다. 실제로, 현재의 최소 특징부 크기는 종래의 광학 이미징 시스템에 사용되는 광의 파장보다 훨씬 작다. 32-nm 노드 기술의 필요성이 제기되고 있으나, 이에 수반되는 고굴절률 물질 또는 극자외선(EUV) 광원이 이러한 작은 노드를 생성하기 위해 가용하지 못한 상태다. 193-nm 수침 리소그래피가 32-mn 노드를 잠재우기 위한 유망한 기술로 고려되고 있으나, 이러한 리소그래피 기술은 0.25의 이론적 임계치 아래의 유효 유전 상수(k1)에서 특징부를 패턴처리하는 것을 일반적으로 요구한다. 그러나, 설계 마스크 레이아웃을 두개의 마스크로 분리함으로써 그리고 두개의 개별 노광으로 이루어지는 시퀀스를 이용하여 마스크를 인쇄(더블-패턴처리 기술: DPT)함으로써 최소 피치 요건이 완화되지 않는 한 이러한 물리적 제한을 넘어서는 것이 가능하지 못할 수 있다.
DPT(Double-Patterning Technique)가 32-nm 및 그보다 작은 하프-피치 설계를 가능하게 하지만, 이 기술은 "리소그래피 룰 검사(LRC: Lithography Rule Checking)"이라 불리는 리소그래피 검증 프로세스에 새로운 문제점을 제시한다. 일반적으로, 도 2에 도시되는, 종래의 싱글-패턴처리 LRC를 수행하는 데 두가지 접근법이 사용된다. 첫번째 접근법은 도 2의 상단에 도시되는 "윤곽-기반" LRC다. 이 접근법은 먼저 풀 디자인 레이아웃에 대한 윤곽(가령, 다각형(204)의 윤곽(202))을 시뮬레이션한 후, 시뮬레이션된 윤곽에 대해 핀칭, 브리징, 및 그외 다른 타입의 리소그래피 검사를 수행한다(가령, 윤곽(202)에 대한 가장 폭좁은 방향을 따라 핀칭 검사(206)).
두번째 LRC 접근법은 "체크-피겨(check-figure)" 기반 LRC로 불린다. 일반적으로 체크-피겨 기반 LRC는 레이아웃을 "프리-필터링"(pre-filtering)하여, 레이아웃 내의 "안전" 영역과, 레이아웃 내의 "위험" 영역을 식별한다. 이어서, 안전 영역에는 성긴 강도 평가 포인트들이 할당된다. 왜냐하면 이 영역들은 문제를 가질 가능성이 적기 때문이다. 위험 영역에는 치밀한 강도 평가 포인트들이 할당된다. 왜냐하면, 이 영역들은 에러가 발생하기 쉬운 영역이기 때문이다. 예를 들어, 도 2는 두 타입의 체크-피겨 기반 핀칭 LRC 검증을 도시하고 있다. 특히, 도2의 중간에서는 한 세트의 게이지 라인(208)을 따라 복수의 샘플링 위치에서 강도를 평가하는 "게이지-기반" LRC를 도시하고 있다. 게이지 라인(208)들은 다각형(204)의 위험 영역(즉, 핀치) 주위로 집중된다는 점에 주목하여야 한다. 다른 한편, 도 2의 하부에서는 "중심-라인" 기반 핀칭 검사를 도시하고 있고, 이때, 강도 연산은 중심 라인(210)(즉, 긴 쇄선)을 따라 강도 프로파일의 최저점(닥 필드 마스크가 사용된다고 가정)에서 단일 게이지를 따라 수행한다. 윤곽-기반 LCR 접근법에 반해, 체크-피겨 기반 LRC는 레이아웃의 풀 윤곽을 연산하지 않으며, 따라서, 연산적으로 효율적임에 주목하여야 한다.
더블-패턴처리 프로세스에 대해 LRC 검증을 수행할 때, 두개의 패턴처리 단계와 관련된 두개의 마스크는, 각 마스크로부터 인쇄되는 패턴이 핀칭 문제를 가지지 않는다는 점과, 두 마스크로부터 조합된 패턴들이 브리징 문제를 가지지 않는다는 점을 보장하기 위해, 함께 검증되어야 한다. 앞서 설명한 두 LRC 접근법들 사이에서, 윤곽-기반 검증이 현재 선호되는 선택이다. 왜냐하면, 두개의 패턴처리 단계가 서로 다른 리소그래피 모델을 이용하여 교정되는 개별적인 두개의 마스크를 포함하기 때문이고, 긔ㄹ고, 두개의 패턴처리 단계들이 그 사이에서 발생되는 에칭 단계로 인한 공통 강도 필드를 공유하지 않기 때문이다. 예를 들어, 일 기술(George E. Bailey et al., "Double pattern EDA solutions for 32nm HP and beyond," Proceedings of SPIE, volume 6521, Design for Manufacturability through Design-Process Integration, March 2007)에서는, 두 마스크의 패턴들의 윤곽들이 먼저 각자의 모델로 시뮬레이션된다. 그 후, 두 마스크에 대한 윤곽들이 함께 OR 연산되며, 조합된 윤곽에 대해 LRC가 수행된다. 불행하게도, 이러한 윤곽 기반 LRC 기술은, 윤곽 시뮬레이션이 전체 마스크 레이아웃에 걸쳐 치밀한 강도 평가를 요하기 때문에 상당히 시간 소모가 클 수 있다.
따라서, DPT 프로세스에 대해 리소그래피 검증을 수행하기 위한 효율적 기술 및 시스템이 필요하다.
본 발명의 일 실시예는 마스크 레이아웃의 풀 윤곽 시뮬레이션을 수행하지 않으면서 마스크 레이아웃 상의 더블-패턴처리 프로세스에 대한 리소그래피 검증을 수행하는 시스템을 제공한다. 동작 중, 상기 시스템은 더블-패턴처리 프로세스의 제 1 리소그래피 단계에 사용되는 제 1 마스크와, 더블-패턴처리 프로세스의 제 2 리소그래피 단계에 사용되는 제 2 마스크를 수신함으로써 개시된다. 상기 제 1 마스크 및 상기 제 2 마스크는 상기 마스크 레이아웃을 파티셔닝함으로써 얻어진다. 그 다음, 상기 시스템은 상기 마스크 레이아웃 상의 평가 포인트를 수신한다. 그 후, 시스템은 상기 평가 포인트가 상기 제 1 마스크의 다각형 상에 배타적으로 위치하는 지, 또는, 상기 제 2 마스크의 다각형 상에 배타적으로 위치하는 지, 또는 그 이외의 다른 지점(상호형 영역)에 위치하는 지를 결정한다. 그 다음, 시스템은 상기 평가 포인트가 상기 제 1 마스크의 다각형 상에 배타적으로 위치하는 지, 또는, 상기 제 2 마스크의 다각형 상에 배타적으로 위치하는 지에 근거하여, 상기 마스크 레이아웃에 대한 평가 포인트에서의 인쇄 인디케이터를 연산한다.
본 실시예의 일 변형에서, 평가 포인트가 상기 제 1 마스크의 다각형 상에 배타적으로 위치할 경우, 시스템은 상기 제 1 리소그래피 단계와 관련된 제 1 리소그래피 모델을 이용하여 상기 평가 포인트에서 인쇄 인디케이터를 연산한다. 평가 포인트가 상기 제 2 마스크의 다각형 상에 배타적으로 위치할 경우, 시스템은 상기 제 2 리소그래피 단계와 관련된 제 2 리소그래피 모델을 이용하여 상기 평가 포인트에서 인쇄 인디케이터를 연산한다. 또는, 상기 평가 포인트가 상기 제 1 마스크의 다각형 상에 배타적으로 위치하지도 않고 상기 제 2 마스크의 다각형 상에 배타적으로 위치하지도 않을 경우, 시스템은 상기 제 1 리소그래피 모델 및 제 2 리소그래피 모델을 모두 이용하여 상기 평가 포인트에서 인쇄 인디케이터를 연산한다.
본 실시예의 다른 변형에서, 상기 시스템은, 1) 상기 제 1 리소그래피 모델을 이용하여 상기 평가 포인트에서 제 1 강도값과 제 1 임계값을 연산함으로써, 그리고, 2) 상기 제 1 강도값과 제 1 임계값 간의 차이를 결정함으로써, 제 1 리소그래피 모델을 이용하여 상기 평가포인트에서 인쇄 인디케이터를 연산한다.
본 실시예의 다른 변형에서, 상기 시스템은, 1) 상기 제 2 리소그래피 모델을 이용하여 상기 평가 포인트에서 제 2 강도값과 제 2 임계값을 연산함으로써, 그리고, 2) 상기 제 2 강도값과 제 2 임계값 간의 차이를 결정함으로써, 제 2 리소그래피 모델을 이용하여 상기 평가 포인트에서 인쇄 인디케이터를 연산한다.
본 실시예의 다른 변형에서, 상기 제 1 리소그래피 모델을 이용하여 상기 평가 포인트에서 제 1 강도값 및 제 1 임계값을 연산함으로써, 그리고, 상기 제 2 리소그래피 모델을 이용하여 상기 평가 포인트에서 제 2 강도값 및 제 2 임계값을 연산함으로써, 제 1 리소그래피 모델 및 제 2 리소그래피 모델을 모두 이용하여 상기 평가 포인트에서 인쇄 인디케이터를 연산한다. 그 후 상기 시스템은, 상기 제 1 강도값과 제 1 임계값 간의 제 1 차이와, 상기 제 2 강도값과 제 2 임계값 간의 제 2 차이를 연산한다. 상기 제 1 차이가 상기 제 2 차이보다 클 경우, 시스템은 상기 인쇄 인디케이터를 상기 제 1 차이와 동일하게 설정하고, 상기 제 2 차이가 상기 제 1 차이보다 클 경우, 시스템은 상기 인쇄 인디케이터를 상기 제 2 차이와 동일하게 설정한다.
본 실시예의 추가적 변형에서, 상기 평가 포인트가 상기 제 1 마스크의 다각형 상에 배타적으로 위치하지도 않고 상기 제 2 마스크의 다각형 상에 배타적으로 위치하지도 않을 경우, 상기 평가 포인트는, 상기 제 1 마스크의 다각형과 상기 제 2 마스크의 다각형 사이의 오버랩 영역에 위치하거나, 오픈 공간 영역에 위치한다.
본 실시예의 일 변형에서, 시스템은 상기 마스크 레이아웃 상의 한 세트의 평가 포인트들을 수신하고, 이때, 상기 한 세트의 평가 포인트는 리소그래피 핫스팟(hotspots)을 지닐 가능성이 높은 마스크 레이아웃 내의 일 영역을 샘플링하는 데 사용된다. 그 후, 시스템은 상기 한 세트의 평가 포인트에서 인쇄 인디케이터를 결정한다.
다른 변형에서, 시스템은 상기 한 세트의 평가 포인트에 대해 연산되는 인쇄 인디케이터를 이용하여, 웨이퍼 상에 인쇄될 것으로 예상되는 패턴 형태들을 나타내는 마스크 레이아웃에 대한 윤곽을 결정한다.
본 실시예의 일 변형에서, 평가 포인트를 수신하기 이전에, 시스템은 리소그래피 핫스팟을 지닐 가능성이 낮은 마스크 레이아웃 내 영역들을 식별하고, 식별된 영역에서 성긴(sparse) 평가 포인트들을 선택한다.
다른 변형에서, 시스템은 리소그래피 핫스팟을 지닐 가능성이 높은 마스크 레이아웃 내의 영역들을 식별하고, 식별된 영역에서 치밀한 평가 포인트들을 선택한다.
도 1은 집적 회로의 설계 및 제작의 여러 단계들의 도면.
도 2는 윤곽 기반 리소그래피 룰 검사(LRC) 기술 및 체크-피겨 기반 LRC 기술의 도면.
도 3A는 본 발명의 일 실시예에 따른, 표적 레이아웃을 대응하는 DPT 마스크1 및 DPT 마스크2로 분해하여, 피치 더블링를 나타내는 도면.
도 3B는 본 발명의 일 실시예에 따른, 표적 레이아웃을 오버래핑 영역을 갖는 대응하는 DPT 마스크1 및 DPT 마스크2로 분해하는 도면.
도 4는 본 발명의 일 실시예에 따른, 조합된 강도 모델의 윤곽-보존 성질을 설명하는 데 사용되는 일례의 DPT 프로세스의 도면.
도 5는 본 발명의 일 실시예에 따른, 조합된 강도 모델을 이용하여 체크-피겨 기반 리소그래피 검증 기법을 수행하는 일례의 프로세스의 도면.
도 6은 본 발명의 일 실시예에 따른, 마스크 레이아웃의 풀 윤곽 시뮬레이션을 수행하지 않으면서, 표적 마스크 레이아웃에 대한 DPT 프로세스의 리소그래피 검증을 수행하는 프로세스의 순서도.
도 2는 윤곽 기반 리소그래피 룰 검사(LRC) 기술 및 체크-피겨 기반 LRC 기술의 도면.
도 3A는 본 발명의 일 실시예에 따른, 표적 레이아웃을 대응하는 DPT 마스크1 및 DPT 마스크2로 분해하여, 피치 더블링를 나타내는 도면.
도 3B는 본 발명의 일 실시예에 따른, 표적 레이아웃을 오버래핑 영역을 갖는 대응하는 DPT 마스크1 및 DPT 마스크2로 분해하는 도면.
도 4는 본 발명의 일 실시예에 따른, 조합된 강도 모델의 윤곽-보존 성질을 설명하는 데 사용되는 일례의 DPT 프로세스의 도면.
도 5는 본 발명의 일 실시예에 따른, 조합된 강도 모델을 이용하여 체크-피겨 기반 리소그래피 검증 기법을 수행하는 일례의 프로세스의 도면.
도 6은 본 발명의 일 실시예에 따른, 마스크 레이아웃의 풀 윤곽 시뮬레이션을 수행하지 않으면서, 표적 마스크 레이아웃에 대한 DPT 프로세스의 리소그래피 검증을 수행하는 프로세스의 순서도.
다음의 설명은, 당 업자가 본 발명을 제작 및 이용할 수 있게 하도록 제시되고, 특정 애플리케이션 및 그 요건들에 비추어 제공된다. 개시되는 실시예들에 대한 다양한 변형예가 당 업자에게 명백할 것이며, 여기서 규정되는 일반적인 원리는 본 발명의 범위 및 사상으로부터 벗어남이 없이 다른 실시예 및 애플리케이션에도 적용될 수 있다. 따라서, 본 발명은 도시되는 실시예에 제한되지 않으며, 청구범위에 대응하는 더 넓은 범위에 따를 것이다.
상세한 설명에서 개시되는 데이터 구조 및 코드는 일반적으로 컴퓨터-판독형 기록 매체에 저장되고, 이러한 매체는 컴퓨터 시스템에 의해 이용하기 위한 코드 및/또는 데이터를 저장할 수 있는 임의의 장치 또는 매체일 수 있다. 이는 휘발성 메모리, 비-휘발성 메모리, 자기 및 광학 저장 장치(가령, 디스크 드라이브, 자기 테이프, CD, DVD, 또는, 현재 알려져 있는 또는 나중에 개발될 컴퓨터 판독형 매체를 저장할 수 있는 기타의 매체)를 포함하며, 이에 제한되지 않는다.
집적 회로 설계 흐름
도 1은 집적 회로의 설계 및 제작의 여러 단계들을 도시한다. 이 프로세스는 제품 아이디어의 발생(단계 100)으로 시작되고, 이는 EDA(Electronic Design Automation) 소프트웨어 설계 프로세스를 이용하여 실현된다(단계 110). 설계가 완료되면, 테이핑 아웃된다(단계 140). 테이핑 아웃 이후, 제작 프로세스가 완성되고(단계 150), 패키징 및 조립 프로세스(단계 160)가 수행되어 궁극적으로 최종 칩을 도출(단계 170)하게 된다.
EDA 소프트웨어 설계 프로세스(단계 110)는, 아래 설명되는 단계(112-130)들을 포함한다. 이러한 설계 흐름 설명은 단지 설명을 위한 것이며, 이러한 설명이 본 발명을 제한하고자 하는 것은 아니다. 예를 들어, 실제 집적 회로 설계에서는 여기서 설명되는 순서와는 다른 순서로 설계자가 설계 단계들을 수행하여야 할 수도 있다. 다음의 설명은 설계 프로세스의 단계들의 추가적인 세부사항을 제시한다.
시스템 설계(단계 112): 설계자는 구현하기 위한 기능들을 설명한다. 설계자들은 또한 가정의 플래닝(what-if planning)을 수행하여 기능을 정련하고 비용을 검사한다. 하드웨어-소프트웨어 구조 파티셔닝이 이 단계에서 이루어질 수 있다. 이 단계에서 사용될 수 있는 SYNOPSYS, INC. 사의 일례의 EDA 소프트웨어 제품은 MODEL ARCHITECT®, SABER®, SYSTEM STUDIO®, 및 DESIGNWARE® 제품을 포함한다.
로직 설계 및 기능 검증(단계 114): 이 단계에서, 시스템 모듈에 대한 VHDL 또는 Verilog 코드가 기록되고, 기능 정확도를 위해 설계가 검사된다. 특히, 정확한 출력의 생성을 보장하기 위해 설계가 검사된다. 이 단계에서 사용될 수 있는 SYNOPSYS, INC. 사의 일례의 EDA 소프트웨어 제품은 VCS®, VERA®, DESIGNWARE®, MAGELLAN®, FORMALITY®, ESP®, 및 LEDA® 제품을 포함한다.
테스트를 위한 합성 및 설계(단계 116): 여기서, VHDL/Verilog가 네트리스트로 변환된다. 네트리스트는 표적 기술에 대해 최적화될 수 있다. 추가적으로, 테스트는 완성된 칩을 검사하기 위해 설계 및 구현될 수 있다. 이 단계에서 사용될 수 있는 SYNOPSYS, INC. 사의 일례의 EDA 소프트웨어 제품은 DESIGN COMPILER®, PHYSICAL COMPILER®, TEST COMPILER®, POWER COMPILER®, FPGA COMPILER®, TETRAMAX®, 및 DESIGNWARE® 제품을 포함한다.
네트리스트 검증(단계 118): 이 단계에서는 타이밍 제약사항과의 순응도에 대해, 그리고, VHDL/Verilog 소스 코드와의 상관관계에 대해 네트이스트가 검사된다. 이 단계에서 사용될 수 있는 SYNOPSYS, INC. 사의 일례의 EDA 소프트웨어 제품은 FORMALITY®, PRIMETIME®, 및 VCS® 제품을 포함한다.
설계 플래닝(단계 120): 여기서, 칩에 대한 전체 플로어 플랜이 구성되어, 타이밍 및 탑-레벨 라투잉에 대해 분석된다. 이 단계에서 사용될 수 있는 SYNOPSYS, INC. 사의 제품은 일례의 EDA 소프트웨어 제품은 ASTRO®, 및 IC COMPILER® 제품을 포함한다.
물리적 구현(단계 122): 배치(회로 요소의 위치설정) 및 라우팅(회로 요소의 연결)이 이 단계에서 이루어진다. 이 단계에서 사용될 수 있는 SYNOPSYS, INC. 사의 일례의 EDA 소프트웨어 제품은 ASTRO®, 및 IC COMPILER® 제품을 포함한다.
분석 및 추출(단계 124): 이 단계에서는 트랜지스터 레벨에서 회로 기능이 검증된다. 이는 가정의 정련(waht-if refinement)을 가능하게 한다. 이 단계에서 사용될 수 있는 SYNOPSYS, INC. 사의 일례의 EDA 소프트웨어 제품은 ASTRORAIL®, PRIMERAILR®, PRIMETIME®, 및 SRAT RC/XT® 제품을 포함한다.
물리적 검증(단계 126): 이 단계에서, 제작, 전기적 문제점, 리소그래피적 문제점, 및 회로에 대한 정확성을 보장하기 위해 설계를 검사한다. 이 단계에서 사용될 수 있는 SYNOPSYS, INC. 사의 일례의 EDA 소프트웨어 제품은 HERCULES® 제품을 포함한다.
분해능 개선 및 리소그래피 룰 검사(LRC)(단계 128): 이 단계는 설계 제작가능성 및 리소그래피 인쇄 능력 검사를 개선시키기 위해 레이아웃의 기하학적 조작을 VHG마한다. 이 단계에서 사용될 수 있는 SYNOPSYS, INC. 사의 일례의 EDA 소프트웨어 제품은 PROTEUS®, PROTEUS®AF, 및 SIVL® 제품을 포함한다.
마스크 데이터 제공(단계 130): 이 단계는 마스크 아웃을 위해 테이핑 아웃된 데이터를 제공하여 완성된 칩을 제공한다. 이 단계에서 사용될 수 있는 SYNOPSYS, INC. 사의 일례의 EDA 소프트웨어 제품은 CATS® 계열의 제품을 포함한다.
본 발명의 실시예들은 상술한 단계들 중 하나 이상의 단계동안 사용될 수 있다. 특히, 본 발명의 일 실시예는 분해능 개선 및 리소그래피 룰 검사 단계(128) 중 사용될 수 있다.
개관
일반적으로, DPT 프로세스는 표적 마스크 레이아웃("원본 마스크 레이아웃"이라고도 함)을 두개의 마스크 1 및 마스크 2로 분해하는 과정을 포함하고, 마스크 1 패턴처리 단계는 에칭 단계에 의해 마스크 2 패턴처리 단계로부터 분리된다. 두 패턴처리 단계들에 관련된 물리적 프로세스들의 차이로 인해, 두개의 패턴처리 단계를 도출하는 강도 필드를 시뮬레이션하기 위해 개별적인 리소그래피 모델이 사용된다. 즉, 마스크 1에 대해 모델 1, 마스크 2에 대해 모델 2가 사용된다. 두 마스크들에 대한 이러한 두 강도 필드는 물리적으로 동시에 존재하지 않는다. 더욱이, 마스크 분해 프로세스로부터 도출되는 잠재적 오버랩 영역 내에서, 두개의 모델이 동일 마스크 위치에서 서로 다른 강도 값들을 발생시킬 수 있다.
본 발명의 실시예들은 DPT 프로세스에 대해 가능한 체크-피겨 기반 LRC 검증을 구현하기 위한 기술을 제공한다. 특히, 본 발명의 일 실시예는 마스크 1에 대해 모델 1 및 마스크 2에 대해 모델 2를 이용하여 개별적으로 연산되는 두개의 강도 필드를 조합함으로써 표적 레이아웃에 대해 통일된 "강도 모델"(또는 "조합된 강도 모델")을 제공한다. 이와 같이 조합된 강도 모델은 두 마스크 모두로부터 패턴들의 외곽 위치를 정확하게 예측할 수 있다('윤곽 보존' 특성이라고 함). 조합된 강도 모델이 표적 레이아웃의 윤곽 위치를 정확하게 결정할 수 있지만, 풀 윤곽의 연산, 심지어, 마스크 레이아웃에 대한 치밀한 그리드 시뮬레이션의 수행을 요구하지는 않는다. 이러한 윤곽 보존 강도 모델은 기존의 체크-피겨 기반 LRC 검증에 대해 몇가지 변화를 요구하지만, DPT 프로세스의 경우 윤곽-기반 LRC 기술에 비해 상당한 가속을 얻을 수 있다.
조합된 강도 모델 결정
일반적으로, 모델-기반 리소그래피 시뮬레이션 툴은 다음의 방식으로 작동한다. 마스크 레이아웃(즉, "레이아웃"), 리소그래피 모델(즉, "모델"), 및 마스크 레이아웃 내 평가 포인트 p(x,y)가 주어졌을 때, 시뮬레이션 API 함수 콜은 강도 및 임계치(이 포인트에서 연산되는 가변 임계치 또는 일정 임계치일 수 있음) 모두를 리턴시킨다.
[수학식 1]
(강도, 임계치) = simulation_api(model, layout, x, y)
그 후, 연산된 강도 및 임계치를 이용하여 리소그래피 에러를 검출하거나, 패턴처리된 레이아웃에 대한 윤곽을 간단히 결정할 수 있다.
위의 리소그래피 시뮬레이션 툴을 DPT 프로세스로 확장하기 위해, 우리는 원본 마스크 레이아웃이 두개의 마스크, 즉, 마스크 1과 마스크 2로 분해되고, 각각의 마스크는 대응하는 리소그래피 모델, 즉, 모델 1과 모델 2에 연계된다고 가정한다. 상술한 바와 같이, 이 두 모델은 DPT 프로세스에서 두개의 개별적인 패턴처리 단계들을 설명한다.
도 3은 본 발명의 일 실시예에 따라 표적 마스크 레이아웃을 두개의 DPT 마스크로 분해하는 프로세스를 도시한다. 특히, 도 3A는 표적 레이아웃(302)을 대응하는 DPT 마스크 1과 DPT 마스크 2로 분해하는 과정을 도시하며, 피치 더블링의 결과를 나타낸다. 도 3A의 DPT 분해 프로세스는 마스크(302)의 p로부터 DPT 마스크 1과 DPT 마스크 2의 2p까지 피치를 효과적으로 더블링한다. 두개의 DPT 마스크 사이에 어떤 오버랩 영역도 없다는 것에 주목하여야 한다. 이와는 별도로, 도 3B는 표적 레이아웃(304)을 대응하는 DPT 마스크 1과 DPT 마스크 2로 분해하는 과정을 도시하며, 오버랩 영역이 나타나게 된다. 도 3B의 DPT 분해 프로세스는 DPT 마스크 1과 DPT 마스크 2 사이에 두개의 오버랩 영역(306)을 생성한다.
본 발명의 일 실시예에서, 원본 마스크 레이아웃이 두개의 DPT 마스크로 분해된 후, 원본 마스크 레이아웃의 각각의 포인트는 세개의 카테고리로 분류될 수 있다.
카테고리 1 - 마스크 1 상에서 배타적인 포인트(가령, 도 3A의 포인트(308) 또는 도 3B의 포인트(310)). 카테고리 1 포인트는 마스크 1 상의 다각형 상에 위치하고 마스크 2 상의 다각형 상에는 위치하지 않는다.
카테고리 2 - 마스크 2 상에서 배타적인 포인트(가령, 도 3A의 포인트(312) 또는 도 3B의 포인트(314)). 카테고리 2 포인트는 마스크 2 상의 다각형 상에 위치하고 마스크 1 상의 다각형 상에는 위치하지 않는다.
카테고리 3 - 나머지(또는 상호형 영역).
이러한 분류에 근거하여, 카테고리 3은 마스크 1과 마스크 2 사이의 오버랩 영역 내의 포인트들(도 3B의 포인트(316))과, 마스크 1과 마스크 2 사이의 공간의 포인트들(가령, 도 3A의 포인트(318), 또는, 도 3B의 포인트(320))을 포함한다.
일부 실시예에서, 일 공간 영역 내의 한 포인트가 배타적 마스크 1 포인트(즉, 비-상호형), 또는 배타적 마스크 2 포인트(비-상호형)로 분류될 수 있다. 그러나, 대부분의 공간 영역들은 레이아웃 분해를 통한 피치-더블링의 속성으로 인해 상호형 영역으로 간주된다.
체크-피겨 기반 LRC가 마스크 레이아웃 내 한 세트의 프리필터링된 평가 포인트들에서 강도 값들을 연산한다는 점을 상기해보자. DPT 프로세스에 대한 리소그래피 검증을 수행하 FeO, 각각의 평가 포인트가 제 1 패턴처리 단계에 의해서만, 또는, 제 2 패턴처리 단계에 의해서만, 또는, 두 패턴처리 모두에 의해서, 영향받을 수 있기 때문에, 복잡도가 상승한다. 본 발명은 두 패턴처리 단계 이후에 윤곽 위치를 정확하게 결정할 수 있는 조합된 강도 및 임계치 모델을 제공한다.
특히, 평가 포인트 p(x,y)가 주어졌을 때, 시스템은 평가 포인트가 상술한 세개의 카테고리 중 어느 카테고리에 속해 있는 지를 우선 결정한다. 이러한 결정은 p(x,y)가 첫번째 두 카테고리 중 하나에 속해 있을 경우(가령, 기하학적 연산을 통해) 직관적이다. 더욱이, 평가 포인트가 제 3 카테고리에 속해 있는 지를 결정하기 위해, 시스템은 p(x,y)가 첫번째 두 카테고리 중 어느 것에도 속하지 않음을 간단하게 결정할 수 있다.
p(x,y)를 세 카테고리 중 하나로 분류한 후, 시스템은 평가 포인트와 마스크 1 및 마스크 2와의 결정된 관계에 근거하여 원본 마스크 레이아웃에 대한 평가 포인트에서 인쇄 인디케이터를 연산한다.
특히, p(x,y)가 카테고리 1에 속할 경우(즉, 해당 포인트가 마스크 1의 다각형 상에 배타적으로 위치할 경우), 시스템은 제 1 DPT 패턴처리 단계와 관련된 리소그래피 모델 1을 이용하여, 평가 포인트 p(x,y)에서 인쇄 인디케이터 Ic(x,y)를 연산한다. 더 구체적으로, i1(x,y)를 모델 1을 이용하여 p(x,y)에서 연산되는 강도라고 하고, T1(x,y)를 모델 1을 이용하여 연산되는 임계치라고 하자. 그후 시스템은 Ic(x,y) = I1(x,y) - T1(x,y)를 이용하여 인쇄 인디케이터를 연산한다. 일 실시예에서, T1(x,y)는 카테고리 1에 속한 모든 p(x,y)에 대해 일정한 임계값 T1을 가진다.
p(x,y)가 카테고리 2에 속할 경우(즉, 해당 포인트가 마스크 2의 다각형 상에 배타적으로 위치할 경우), 시스템은 제 2 DPT 패턴처리 단계와 관련된 리소그래피 모델 2를 이용하여, 평가 포인트 p(x,y)에서 인쇄 인디케이터 Ic(x,y)를 연산한다.
더 구체적으로, i2(x,y)를 모델 2를 이용하여 p(x,y)에서 연산되는 강도라고 하고, T2(x,y)를 모델 2를 이용하여 연산되는 임계치라고 하자. 그후 시스템은 Ic(x,y) = I2(x,y) - T2(x,y)를 이용하여 인쇄 인디케이터를 연산한다. 일 실시예에서, T2(x,y)는 카테고리 2에 속한 모든 p(x,y)에 대해 일정한 임계값 T2를 가진다.
대안으로서, p(x,y)가 카테고리 3에 속할 경우(즉, 마스크 1 상에만 배타적으로 위치하지도 않고 마스크 2 상에만 배타적으로 위치하지도 않을 경우), 시스템은 두개의 인쇄 인디케이터 I1(x,y) - T1(x,y), I2(x,y) - T2(x,y)중 큰 값을 이용함으로써 인쇄 인디케이터를 연산한다. 이러한 경우는 마스크 1 다각형과 마스크 2 다각형 중 어느 곳도 아닌 공간 영역에 있는, 그리고, 마스크 1과 마스크 2 사이의 오버랩 영역 내에 있는 평가 포인트에 적용될 수 있다. 본질적으로, 카테고리 3 포인트에 대한 인쇄 인디케이터는 더 큰 기여도를 가진 두개의 리소그래피 모둘 중 하나에 근거하여 결정된다.
따라서, 시스템은 다음의 조합된 강도 모델을 이용하여 임의의 평가 포인트 p(x,y)에서 조합된 인쇄 인디케이터 Ic(x,y)를 규정한다.
[수학식 2]
p(x,y)가 마스크 1 상에 배타적으로 위치할 경우
Ic(x,y) = I1(x,y) - T1(x,y)
p(x,y)가 마스크 2 상에 배타적으로 위치할 경우,
Ic(x,y) = I2(x,y) - T2(x,y)
위 두 경우에 해당하지 않을 경우,
Ic(x,y) = MAX(I1(x,y) - T1(x,y), I2(x,y) - T2(x,y))
카테고리 3 포인트에서의 두 값 중 큰 값을 이용하는 위의 선택은, DPT 프로세스에 닥 필드 마스크(dark field mask)가 사용된다는 가정에 근거한다. 대신에 브라잇 필드 마스크가 사용될 경우, 위 수식이 이에 따라 수정될 수 있다. 그러나, 각각의 평가 포인트에서, 더 큰 기여도를 제시하는 두개의 리소그래피 모델 중 하나에 근거하여 인쇄 인디케이터가 결정된다는 사실은 그대로 유지된다.
더욱이, 조합된 강도 모델 Ic의 수식이 일정 임계치 Tc = 0을 가진다고 간주될 수 있다. 결과적으로, 일정 임계치 Tc = 0을 가지는 조합된 강도 모델 Ic는, DPT 프로세스의 두 원본 강도 필드들을 원본 마스크 레잉아웃에 대한 단일한 강도 프로파일로 조합한다.
표적 마스크 레이아웃에 대해 조합된 강도 필드를 생성하기 위해, 두개의 마스크에 대해 두개의 강도 필드들을 조합하는 것이 명백하지 않다는 점에 주목하여야 한다. 이는 두개의 강도 필드가 서로 다른 임계치를 가지기에, 따라서, 두개의 강도 필드가 직접 비교할만하거나 조합할만 하지 않기 때문이다. 조합된 강도 모델을 생성하기 위해 본 발명의 실시예들은 서로 다른 임계치들을 대응하는 강도 필드들로부터 뺌으로써 비교가능한 두개의 강도 필드들을 만들고, 이어서, (공통 임계치 Tc=0을 가지는) 두개의 수정된 강도 필드들을 비교가능하게, 그리고 조합가능하게 만든다.
조합된 강도 모델에 대한 대안의 표현에서, 조합된 강도 Ic는 조합된 임계치 Tc로부터 분리된다. 특히, Ic와 Tc가 다음과 같이 규정된다.
[수학식 3]
p(x,y)가 마스크 1 상에 배타적으로 위치할 경우
Ic(x,y) = I1(x,y)
p(x,y)가 마스크 2 상에 배타적으로 위치할 경우,
Ic(x,y) = I2(x,y)
p(x,y)가 상호형 영역 내에 있고 I1(x,y)-T1(x,y) >= I2(x,y)-T2(x,y)이면,
Ic(x,y) = I1(x,y)
p(x,y)가 상호형 영역 내에 있고 I1(x,y)-T1(x,y) < I2(x,y)-T2(x,y)이면,
Ic(x,y) = I2(x,y), 그리고,
p(x,y)가 마스크 1 상에 배타적으로 위치할 경우
Tc(x,y) = T1(x,y)
p(x,y)가 마스크 2 상에 배타적으로 위치할 경우,
Tc(x,y) = T2(x,y)
p(x,y)가 상호형 영역 내에 있고 I1(x,y)-T1(x,y) >= I2(x,y)-T2(x,y)이면,
Tc(x,y) = T1(x,y)
p(x,y)가 상호형 영역 내에 있고 I1(x,y)-T1(x,y) < I2(x,y)-T2(x,y)이면,
Tc(x,y) = T2(x,y)
수학식 3이 가변적인 임계치를 가지지만, 두개의 수학식 2와 3은 본질적으로 동등하다.
이와같이 조합된 강도 모델은 두개의 패턴처리 단계들의 두개의 원본 모델에 걸쳐 구성된다. 실제로, 이 모델은 Synopsys 사의 SiVL 및 IC Workbench와 같은 모델-기반 시뮬레이션을 요구하는 다운스트림 툴, 또는, Synopsys 사의 ProGen과 같은 모델-구축 툴로 구현될 수 있다. 실제로, 조합된 강도 모델은 수학식 1로 표현되는 모델-기반 시뮬레이션 툴에 통합될 수 있다. 특히, 수학식 1은 다음과 같이 변형될 수 있다.
(강도, 임계치) = simulation_api(model, layout, x, y, location)
이때, "위치"는 평가 포인트 p(x,y)가 마스크 1 상에 배타적으로 위치하는 지, 마스크 2 상에 배타적으로 위치하는 지, 또는, 상호형 영역에 위치하는 지를 표시하는 파라미터다. 일 실시예에서, 이 파라미터는 기하학적 연산에 의해 쉽게 결정될 수 있고, "강도" 및 "임계치"는 Ic 및 Tc에 대한 값들을 리턴시킨다.
종래의 기술에서는 마스크 1 및 마스크 2에 대해 개별적으로 윤곽이 연산되며, 두 윤곽을 OR 연산함으로써 원본 마스크 레이아웃에 대한 윤곽을 얻는다는 점을 상기해보자. 수학식 2의 조합된 강도 모델은 두 마스크 중 어느 것의 윤곽을 연산할 필요없이 원본 마스크 레이아웃에 대한 윤곽 위치를 정확하게 예측할 수 있다. 도 4는 본 발명의 일 실시예에 따라 조합된 강도 모델의 윤곽-보존 특성을 설명하는 데 사용되는 일례의 DPT 프로세스를 도시한다.
특히, 도 4의 좌측부는 분해된 DPT 레이아웃의 일부분을 도시하고, 이 부분은 마스크 1의 다각형(402)과 마스크 2의 다각형(404)과, 다각형(402, 404) 간의 오버랩 영역(406)을 포함한다. 도 4의 우측부는 마스크 1의 다각형(402)에 대응하는 시뮬레이션된 윤곽(408)과, 마스크 2의 다각형(404)에 대응하는 윤곽(410)을 도시한다. 윤곽(408) 및 윤곽(410)은 원본 마스크 레이아웃의 오버랩 영역(406)에 대응하는 영역(412)에서 오버랩된다. 논-오버랩 영역(414, 416)에서는 조합된 강도 모델과 관련된 윤곽이 단순히 각각 윤곽(408, 410)이다.
오버랩 영역(412)의 윤곽 위치를 결정하기 위해, 마스크 2 윤곽(410) 상의 평가 포인트(418)를 고려해보자. 수학식 2에 기초하여, 포인트(418)에서 I2-T2 = 0이다. 왜냐하면, 이 포인트는 마스크 2의 윤곽(410) 상에 위치하기 때문이다. 반면, I1-T1 > 0 이다. 왜냐하면, 포인트(418)가 마스크 1의 윤곽(408) 내부에 위치하기 때문이다. 마스크 1 패턴이 포인트(418)에서 더 큰 기여도를 가지기 때문에, I1-T1은 I2-T2 대신에 조합된 모델에 사용된다. 동일한 방식으로, 윤곽(410) 내부에 위치한 윤곽(408)의 해당 부분(즉, 윤곽(408)의 경량부(lightweight portions))과, 윤곽(408) 내부에 위치한 윤곽(410) 부분(즉, 윤곽(410)의 경량부)은 조합된 모델로부터 배제된다.
그후, 윤곽(408) 상의 포인트(420)를 고려해보자. 수학식 2에 근거하여, 포인트(420)에서, I1-T1 = 0이다. 왜냐하면, 이 포인트가 마스크 1의 윤곽 상에 있기 때문이다. 반면, I2-T2 < 0 이다. 왜냐하면, 포인트(420)가 마스크 2의 윤곽 외부에 위치하기 때문이다. 따라서, 조합된 모델(즉, 윤곽(408) 자체)의 경우 포인트(420)에서, I2-T2 대신에 I1-T1이 사용된다. 동일한 방식으로, 오버랩 영역(4120 내의 조합된 강도 모델의 윤곽은, 오버랩되는 윤곽들의 외측 경계를 구획하는 윤곽(408, 410)의 중량부(heavyweight portions)들에 의해 결정된다. 결과적으로, 조합된 강도 모델에 대한 윤곽 프로파일이 중량급 외형(outline)으로 나타난다. 우리는 수학식 2에 근거하여 이러한 윤곽 프로파일을 도출하였고, 그 결과는 윤곽(408) 및 윤곽(410)을 OR 연산함으로써 얻어지는 윤곽과 일관된다. 따라서, 조합된 강도 모델은 윤곽 위치를 보존한다.
본 발명의 일 실시예에서, 조합된 강도 모델의 개념은 프로세스 윈도와 관련된 리소그래피 프로세스 모델로 확장될 수 있다. 특히, 프로세스 파라미터는 이상적인 프로세스 조건과 관련된 공칭값과, 프로세스 변화와 관련된 하나 이상의 값을 일반적으로 포함한다. 예를 들어, 리소그래피 프로세스는 인-포커스 공칭 조건 및 디포커스 조건들과 일반적으로 관련되며, 이러한 디포커스 조건들은 윤곽 프로파일 변화를 야기하는 경우가 자주 있을 수 있다. 일반적으로, 수학식 2는 가장 나쁜 경우의 시나리오를 수용하도록 변형될 수 있다.
예를 들어, 인쇄 라인 특징부에서의 핀칭 문제점을 검출하기 위해, 윤곽 상의 가장 좁은 위치가, 핀칭 문제점을 가지기 가장 쉽다. 예를 들어, 세개의 디포커스 값 defoc_0, defoc_n, defoc_p 가 주어졌을 때, 수학식 2는 다음과 같이 변형된다.
조합된 강도 모델은 다음과 같이 규정된다.
(x,y)가 마스크 1 상에 배타적으로 위치할 경우
Ic(x,y) = F1(x,y)
(x,y)가 마스크 2 상에 배타적으로 위치할 경우,
Ic(x,y) = F2(x,y)
위 두 경우에 해당하지 않을 경우,
Ic(x,y) = MAX(F1(x,y), F2(x,y))
위 수식 역시 닥 필드 마스크가 사용되는 경우를 가정한다. 이러한 수식은 세개보다 많은, 또는 세개보다 적은 디포커스 값들에 대해, 그리고, 복수의 노출 도즈 값들에 대해, 용이하게 변형될 수 있다. 더욱이, 브리지-에러 검사(bridging-error checking)의 경우, 위 수식은 "MIN"을 "MAX"로, 그리고, "MAX"를 "MIN"으로 바꿈으로써 변형된다.
도 5는 본 발명의 일 실시예에 따라 조합된 강도 모델을 이용하여 체크-피겨 기반 리소그래피 검증을 수행하는 일례의 프로세스를 도시한다.
도 5의 좌측부에 도시되는 바와 같이, 오버랩 윤곽(502, 504)은 마스크 1 다각형 및 마스크 2 다각형과 각각 관련된다. 두 윤곽들이 수평 방향으로 약간 오프셋되기 때문에, 두 윤곽 사이의 오버랩 영역(506)(빗금친 영역)은 도 4에 도시되는 오버랩 영역(412)보다 폭이 좁다. 오버랩 영역(506) 주위로 어떤 핀칭도 발생하지 않음을 보장하기 위해, 체크-피겨 기반 리소그래피 검증이 수행될 수 있다. 체크-피겨 기반 검증은 전체 마스크를 검사하지 않는다. 상술한 바와 같이, 체크-피겨 기반 검증은 일반적으로 프리-필터링 프로세스를 이용하여, 문제점이 있을 것 같은 위치들을 선택한다. 도 5의 경우에, 프리-필터링 프로세스는 오버랩 영역(506)의 위치를 결정할 수 있고, 이어서, 오버랩 영역(506)의 중심 포인트(508)를 결정할 수 있다. 도 5의 우측부는 오버랩 영역(506) 주위로 체크-피겨 기반 검증을 수행하는 실시예를 도시한다.
특히, 중심 포인트(508)를 통과하는 한 세트의 게이지(510)가 서로 다른 각도로 그린다. 그후, 각각의 게이지(510)에서 다수의 평가 포인트들이 배치될 수 있고, 조합된 강도 모델을 적용하여 각 평가 포인트에서 인쇄 인디케이터를 평가할 수 있다. 각각의 게이지(510)에 대해, 한 쌍의 윤곽 포인트들이 배치될 수 있다(조합된 윤곽 프로파일(512) 상에 도시된다). 연산되는 윤곽 포인트들에 기초하여, 윤곽 프로파일(512)의 가장 좁은 부분(즉, 임계 치수(CD))이 결정될 수 있고, 이는 이어서, 핀칭 문제점이 존재하는 지를 결정하는 데 사용된다. 그러나, 레이아웃의 실제 윤곽(512)은, 설명을 위한 용도로 제시되는 것이지만, 검증 프로세스 중 연산되지 않는다.
도 6은 본 발명의 일 실시예에 따라, 마스크 레이아웃의 풀 윤곽 시뮬레이션을 수행하지 않으면서, 표적 마스크 레이아웃에 대해 DPT 프로세스에 대한 리소그래피 검증을 수행하는 프로세스를 설명하는 순서도를 제시한다.
동작 중, 시스템은 DPT 프로세스의 제 1 리소그래피 단계에 사용되는 제 1 마스크와, DPT 프로세스의 제 2 리소그래피 단계에 사용되는 제 2 마스크를 수신한다(단계 602). 제 1 마스크와 제 2 마스크는 표적 마스크 레이아웃을 파티셔닝함으로써 획득된다. 그후 시스템은 마스크 레이아웃의 평가 포인트를 수신한다(단계 604).
일부 실시예에서, 평가 포인트를 수신하기 이전에, 시스템은 표적 마스크 레이아웃을 프리-필터링하여, 레이아웃 상의 한 세트의 평가 포인트를 구축한다. 특히, 리소그래피 에러나 핫스팟들을 가지지 않을 것같은 레이아웃 내의 영역들에는 평가 포인트가 할당되지 않거나, 성긴 평가 포인트들이 할당된다. 반면에, (가령, 잠재적 핫스팟과 같이) 리소그래피 에러가 발생할 가능성이 높은 레이아웃 내의 영역에는 치밀한 평가 포인트들이 할당된다.
그후, 시스템은 평가 포인트가 제 1 마스크의 다각형 상에 배타적으로 위치하는 지, 제 2 마스크의 다각형 상에 배타적으로 위치하는 지, 또는, 그외 다른 곳에 위치하는 지를 결정한다(단계 606).
평가 포인트가 제 1 마스크의 다각형 상에 배타적으로 위치한다고 시스템이 결정하면, 시스템은 제 1 리소그래피 단계와 관련된 제 1 리소그래피 모델을 이용하여, 평가 포인트에서 인쇄 인디케이터를 연산한다(단계 608). 평가 포인트가 제 2 마스크의 다각형 상에 배타적으로 위치한다고 시스템이 결정하면, 시스템은 제 2 리소그래피 단계와 관련된 제 2 리소그래피 모델을 이용하여, 평가 포인트에서 인쇄 인디케이터를 연산한다(단계 610).
평가 포인트가 제 1 마스크의 다각형 상에 배타적으로 위치하는 것도 아니고, 제 2 마스크의 다각형 상에 배타적으로 위치하는 것도 아니라고 시스템이 결정할 경우, 시스템은 제 1 리소그래피 모델 및 제 2 리소그래피 모델을 모두 이용하여, 평가 포인트에서 인쇄 인디케이터를 연산한다(단계 612). 특히, 시스템은 평가 포인트에서 더 높은 기여도를 제시하는 두개의 리소그래피 모델 중 하나를 이용하여, 평가 포인트에서 인쇄 인디케이터를 연산한다.
본 발명의 실시예들에 대한 상술한 설명은 이해를 돕기 위해 제시된 것이며, 본 발명을 개시된 형태만으로 제한하고자 하는 것이 아니다. 따라서, 당 업자에게 여러가지 변형예가 가능할 것이다. 추가적으로, 위 개시 내용은 본 발명을 제한하고자 하는 것이 아니다. 본 발명의 범위는 첨부된 청구범위에 의해 규정된다.
Claims (24)
- 마스크 레이아웃의 풀 윤곽 시뮬레이션을 수행하지 않으면서 마스크 레이아웃 상의 더블-패턴처리 프로세스에 대한 리소그래피 검증을 수행하는 방법에 있어서,
더블-패턴처리 프로세스의 제 1 리소그래피 단계에 사용되는 제 1 마스크와, 더블-패턴처리 프로세스의 제 2 리소그래피 단계에 사용되는 제 2 마스크를 수신하는 단계로서, 상기 제 1 마스크 및 상기 제 2 마스크는 상기 마스크 레이아웃을 파티셔닝함으로써 얻어지는, 단계와,
상기 마스크 레이아웃 상의 평가 포인트를 수신하는 단계와,
상기 평가 포인트가 상기 제 1 마스크의 다각형 상에 배타적으로 위치하는 지, 또는, 상기 제 2 마스크의 다각형 상에 배타적으로 위치하는 지, 또는 그 이외의 다른 지점에 위치하는 지를 결정하는 단계와,
상기 평가 포인트가 상기 제 1 마스크의 다각형 상에 배타적으로 위치하는 지, 또는, 상기 제 2 마스크의 다각형 상에 배타적으로 위치하는 지, 또는 그 이외의 다른 지점에 위치하는 지에 근거하여, 상기 마스크 레이아웃에 대한 평가 포인트에서의 인쇄 인디케이터를 연산하는 단계
를 포함하는 리소그래피 검증 수행 방법. - 제 1 항에 있어서, 마스크 레이아웃에 대한 평가 포인트에서의 인쇄 인디케이터를 연산하는 단계는,
평가 포인트가 상기 제 1 마스크의 다각형 상에 배타적으로 위치할 경우, 상기 제 1 리소그래피 단계와 관련된 제 1 리소그래피 모델을 이용하여 상기 평가 포인트에서 인쇄 인디케이터를 연산하는 단계와,
평가 포인트가 상기 제 2 마스크의 다각형 상에 배타적으로 위치할 경우, 상기 제 2 리소그래피 단계와 관련된 제 2 리소그래피 모델을 이용하여 상기 평가 포인트에서 인쇄 인디케이터를 연산하는 단계와,
상기 평가 포인트가 상기 제 1 마스크의 다각형 상에 배타적으로 위치하지도 않고 상기 제 2 마스크의 다각형 상에 배타적으로 위치하지도 않을 경우, 상기 제 1 리소그래피 모델 및 제 2 리소그래피 모델을 모두 이용하여 상기 평가 포인트에서 인쇄 인디케이터를 연산하는 단계
를 포함하는 리소그래피 검증 수행 방법. - 제 2 항에 있어서, 제 1 리소그래피 모델을 이용하여 상기 평가 포인트에서 인쇄 인디케이터를 연산하는 단계는,
상기 제 1 리소그래피 모델을 이용하여 상기 평가 포인트에서 제 1 강도값과 제 1 임계값을 연산하는 단계와,
상기 제 1 강도값과 제 1 임계값 간의 차이를 결정함으로써 상기 인쇄 인디케이터를 연산하는 단계
를 포함하는 리소그래피 검증 수행 방법. - 제 2 항에 있어서, 제 2 리소그래피 모델을 이용하여 상기 평가 포인트에서 인쇄 인디케이터를 연산하는 단계는,
상기 제 2 리소그래피 모델을 이용하여 상기 평가 포인트에서 제 2 강도값과 제 2 임계값을 연산하는 단계와,
상기 제 2 강도값과 제 2 임계값 간의 차이를 결정함으로써 상기 인쇄 인디케이터를 연산하는 단계
를 포함하는 리소그래피 검증 수행 방법. - 제 2 항에 있어서, 제 1 리소그래피 모델 및 제 2 리소그래피 모델을 모두 이용하여 상기 평가 포인트에서 인쇄 인디케이터를 연산하는 단계는,
상기 제 1 리소그래피 모델을 이용하여 상기 평가 포인트에서 제 1 강도값 및 제 1 임계값을 연산하는 단계와,
상기 제 2 리소그래피 모델을 이용하여 상기 평가 포인트에서 제 2 강도값 및 제 2 임계값을 연산하는 단계와,
상기 제 1 강도값과 제 1 임계값 간의 제 1 차이를 연산하는 단계와,
상기 제 2 강도값과 제 2 임계값 간의 제 2 차이를 연산하는 단계와,
상기 제 1 차이가 상기 제 2 차이보다 클 경우, 상기 인쇄 인디케이터를 상기 제 1 차이와 동일하게 설정하는 단계와,
상기 제 2 차이가 상기 제 1 차이보다 클 경우, 상기 인쇄 인디케이터를 상기 제 2 차이와 동일하게 설정하는 단계
를 포함하는 리소그래피 검증 수행 방법. - 제 2 항에 있어서, 상기 평가 포인트가 상기 제 1 마스크의 다각형 상에 배타적으로 위치하지도 않고 상기 제 2 마스크의 다각형 상에 배타적으로 위치하지도 않을 경우, 상기 평가 포인트는,
상기 제 1 마스크의 다각형과 상기 제 2 마스크의 다각형 사이의 오버랩 영역에 위치하거나,
오픈 공간 영역에 위치하는
리소그래피 검증 수행 방법. - 삭제
- 삭제
- 삭제
- 삭제
- 마스크 레이아웃의 풀 윤곽 시뮬레이션을 수행하지 않으면서 마스크 레이아웃 상의 더블-패턴처리 프로세스에 대한 리소그래피 검증을 수행하는 방법을 컴퓨터로 하여금 실행하게 하는 명령들을 기록한 컴퓨터-판독형 기록 매체에 있어서, 상기 방법은,
더블-패턴처리 프로세스의 제 1 리소그래피 단계에 사용되는 제 1 마스크와, 더블-패턴처리 프로세스의 제 2 리소그래피 단계에 사용되는 제 2 마스크를 수신하는 단계로서, 상기 제 1 마스크 및 상기 제 2 마스크는 상기 마스크 레이아웃을 파티셔닝함으로써 얻어지는, 단계와,
상기 마스크 레이아웃 상의 평가 포인트를 수신하는 단계와,
상기 평가 포인트가 상기 제 1 마스크의 다각형 상에 배타적으로 위치하는 지, 또는, 상기 제 2 마스크의 다각형 상에 배타적으로 위치하는 지, 또는 그 이외의 다른 지점에 위치하는 지를 결정하는 단계와,
상기 평가 포인트가 상기 제 1 마스크의 다각형 상에 배타적으로 위치하는 지, 또는, 상기 제 2 마스크의 다각형 상에 배타적으로 위치하는 지에 근거하여, 상기 마스크 레이아웃에 대한 평가 포인트에서의 인쇄 인디케이터를 연산하는 단계
를 포함하는 리소그래피 검증 수행 방법. - 제 11 항에 있어서, 마스크 레이아웃에 대한 평가 포인트에서의 인쇄 인디케이터를 연산하는 단계는,
평가 포인트가 상기 제 1 마스크의 다각형 상에 배타적으로 위치할 경우, 상기 제 1 리소그래피 단계와 관련된 제 1 리소그래피 모델을 이용하여 상기 평가 포인트에서 인쇄 인디케이터를 연산하는 단계와,
평가 포인트가 상기 제 2 마스크의 다각형 상에 배타적으로 위치할 경우, 상기 제 2 리소그래피 단계와 관련된 제 2 리소그래피 모델을 이용하여 상기 평가 포인트에서 인쇄 인디케이터를 연산하는 단계와,
상기 평가 포인트가 상기 제 1 마스크의 다각형 상에 배타적으로 위치하지도 않고 상기 제 2 마스크의 다각형 상에 배타적으로 위치하지도 않을 경우, 상기 제 1 리소그래피 모델 및 제 2 리소그래피 모델을 모두 이용하여 상기 평가 포인트에서 인쇄 인디케이터를 연산하는 단계
를 포함하는 컴퓨터-판독형 기록 매체 - 제 12 항에 있어서, 제 1 리소그래피 모델을 이용하여 상기 평가 포인트에서 인쇄 인디케이터를 연산하는 단계는,
상기 제 1 리소그래피 모델을 이용하여 상기 평가 포인트에서 제 1 강도값과 제 1 임계값을 연산하는 단계와,
상기 제 1 강도값과 제 1 임계값 간의 차이를 결정함으로써 상기 인쇄 인디케이터를 연산하는 단계
를 포함하는 컴퓨터-판독형 기록 매체 - 제 12 항에 있어서, 제 2 리소그래피 모델을 이용하여 상기 평가 포인트에서 인쇄 인디케이터를 연산하는 단계는,
상기 제 2 리소그래피 모델을 이용하여 상기 평가 포인트에서 제 2 강도값과 제 2 임계값을 연산하는 단계와,
상기 제 2 강도값과 제 2 임계값 간의 차이를 결정함으로써 상기 인쇄 인디케이터를 연산하는 단계
를 포함하는 컴퓨터-판독형 기록 매체 - 제 12 항에 있어서, 제 1 리소그래피 모델 및 제 2 리소그래피 모델을 모두 이용하여 상기 평가 포인트에서 인쇄 인디케이터를 연산하는 단계는,
상기 제 1 리소그래피 모델을 이용하여 상기 평가 포인트에서 제 1 강도값 및 제 1 임계값을 연산하는 단계와,
상기 제 2 리소그래피 모델을 이용하여 상기 평가 포인트에서 제 2 강도값 및 제 2 임계값을 연산하는 단계와,
상기 제 1 강도값과 제 1 임계값 간의 제 1 차이를 연산하는 단계와,
상기 제 2 강도값과 제 2 임계값 간의 제 2 차이를 연산하는 단계와,
상기 제 1 차이가 상기 제 2 차이보다 클 경우, 상기 인쇄 인디케이터를 상기 제 1 차이와 동일하게 설정하는 단계와,
상기 제 2 차이가 상기 제 1 차이보다 클 경우, 상기 인쇄 인디케이터를 상기 제 2 차이와 동일하게 설정하는 단계
를 포함하는 컴퓨터-판독형 기록 매체 - 제 12 항에 있어서, 상기 평가 포인트가 상기 제 1 마스크의 다각형 상에 배타적으로 위치하지도 않고 상기 제 2 마스크의 다각형 상에 배타적으로 위치하지도 않을 경우, 상기 평가 포인트는,
상기 제 1 마스크의 다각형과 상기 제 2 마스크의 다각형 사이의 오버랩 영역에 위치하거나,
오픈 공간 영역에 위치하는
컴퓨터-판독형 기록 매체 - 삭제
- 삭제
- 삭제
- 삭제
- 마스크 레이아웃의 풀 윤곽 시뮬레이션을 수행하지 않으면서 마스크 레이아웃 상의 더블-패턴처리 프로세스에 대한 리소그래피 검증을 수행하는 시스템에 있어서,
프로세서와,
메모리와,
더블-패턴처리 프로세스의 제 1 리소그래피 단계에 사용되는 제 1 마스크와, 더블-패턴처리 프로세스의 제 2 리소그래피 단계에 사용되는 제 2 마스크를 수신하도록 구성되는 수신 수단으로서, 상기 제 1 마스크 및 상기 제 2 마스크는 상기 마스크 레이아웃을 파티셔닝함으로써 얻어지고, 상기 마스크 레이아웃 상의 평가 포인트를 또한 수식하도록 구성되는, 상기 수신 수단과,
상기 평가 포인트가 상기 제 1 마스크의 다각형 상에 배타적으로 위치하는 지, 또는, 상기 제 2 마스크의 다각형 상에 배타적으로 위치하는 지, 또는 그 이외의 다른 지점에 위치하는 지를 결정하도록 구성되는 결정 수단과,
상기 평가 포인트가 상기 제 1 마스크의 다각형 상에 배타적으로 위치하는 지, 또는, 상기 제 2 마스크의 다각형 상에 배타적으로 위치하는 지에 근거하여, 상기 마스크 레이아웃에 대한 평가 포인트에서의 인쇄 인디케이터를 연산하도록 구성되는 연산 수단
을 포함하는 리소그래피 검증 수행 시스템. - 제 21 항에 있어서, 상기 연산 수단은,
평가 포인트가 상기 제 1 마스크의 다각형 상에 배타적으로 위치할 경우, 상기 제 1 리소그래피 단계와 관련된 제 1 리소그래피 모델을 이용하여 상기 평가 포인트에서 인쇄 인디케이터를 연산하고,
평가 포인트가 상기 제 2 마스크의 다각형 상에 배타적으로 위치할 경우, 상기 제 2 리소그래피 단계와 관련된 제 2 리소그래피 모델을 이용하여 상기 평가 포인트에서 인쇄 인디케이터를 연산하며,
상기 평가 포인트가 상기 제 1 마스크의 다각형 상에 배타적으로 위치하지도 않고 상기 제 2 마스크의 다각형 상에 배타적으로 위치하지도 않을 경우, 상기 제 1 리소그래피 모델 및 제 2 리소그래피 모델을 모두 이용하여 상기 평가 포인트에서 인쇄 인디케이터를 연산하는, 리소그래피 검증 수행 시스템. - 삭제
- 삭제
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/263,278 US8132128B2 (en) | 2008-10-31 | 2008-10-31 | Method and system for performing lithography verification for a double-patterning process |
| US12/263,278 | 2008-10-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110093774A KR20110093774A (ko) | 2011-08-18 |
| KR101600647B1 true KR101600647B1 (ko) | 2016-03-07 |
Family
ID=42133040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020117010022A KR101600647B1 (ko) | 2008-10-31 | 2009-08-13 | 더블-패턴처리 프로세스용 리소그래피 검증 수행 방법 및 시스템 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8132128B2 (ko) |
| KR (1) | KR101600647B1 (ko) |
| CN (1) | CN101727520B (ko) |
| TW (1) | TWI474204B (ko) |
| WO (1) | WO2010062424A1 (ko) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8327301B2 (en) * | 2009-02-03 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Routing method for double patterning design |
| US8739095B2 (en) * | 2010-03-08 | 2014-05-27 | Cadence Design Systems, Inc. | Method, system, and program product for interactive checking for double pattern lithography violations |
| JP5539097B2 (ja) | 2010-08-06 | 2014-07-02 | キヤノン株式会社 | 評価方法、決定方法及びプログラム |
| US8497568B2 (en) * | 2011-04-05 | 2013-07-30 | Nanya Technology Corporation | Monitoring pattern, and pattern stitch monitoring method and wafer therewith |
| US8627244B2 (en) | 2011-06-29 | 2014-01-07 | International Business Machines Corporation | Frequency domain layout decomposition in double patterning lithography |
| US8539396B2 (en) * | 2011-12-30 | 2013-09-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Stitch and trim methods for double patterning compliant standard cell design |
| US8555215B2 (en) * | 2012-02-20 | 2013-10-08 | GlobalFoundries, Inc. | Methods for decomposing circuit design layouts and for fabricating semiconductor devices using decomposed patterns |
| US8802574B2 (en) | 2012-03-13 | 2014-08-12 | Globalfoundries Inc. | Methods of making jogged layout routings double patterning compliant |
| US8869075B2 (en) * | 2012-12-18 | 2014-10-21 | Globalfoundries Inc. | Locally optimized coloring for cleaning lithographic hotspots |
| US9218448B2 (en) | 2014-01-20 | 2015-12-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistive capacitance determination method for multiple-patterning-multiple spacer integrated circuit layout |
| KR102230503B1 (ko) * | 2015-04-14 | 2021-03-22 | 삼성전자주식회사 | 레이아웃 디자인 시스템, 이를 이용한 마스크 패턴 제조 시스템 및 방법 |
| DE102017101340B4 (de) * | 2016-02-08 | 2020-02-20 | Carl Zeiss Smt Gmbh | Verfahren zur Simulation eines fotolithographischen Prozesses zur Erzeugung einer Wafer-Struktur |
| WO2018077787A1 (en) | 2016-10-24 | 2018-05-03 | Asml Netherlands B.V. | Method for optimizing a patterning device pattern |
| EP3396458A1 (en) * | 2017-04-28 | 2018-10-31 | ASML Netherlands B.V. | Method and apparatus for optimization of lithographic process |
| CN113791526B (zh) * | 2021-10-25 | 2023-09-15 | 福建省晋华集成电路有限公司 | 多重图形化的光刻顺序的确定方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005316486A (ja) | 2004-03-31 | 2005-11-10 | Asml Masktools Bv | フォトリソグラフィ・システムを使用して印刷されるフィーチャのうねりを抑制するための、装置、方法、及びプログラム製品 |
| JP2006294942A (ja) | 2005-04-12 | 2006-10-26 | Toshiba Corp | 半導体装置およびその製造方法 |
| US20070220476A1 (en) | 2006-01-10 | 2007-09-20 | International Business Machines Corporation | Multilayer OPC for Design Aware Manufacturing |
| US20080148216A1 (en) | 2006-12-18 | 2008-06-19 | Cadence Design Systems, Inc. | Method and system for mask optimization |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7131100B2 (en) | 2002-12-10 | 2006-10-31 | Synopsys Inc. | Identifying phantom images generated by side-lobes |
| US7491479B2 (en) | 2005-10-07 | 2009-02-17 | Synopsys, Inc. | Compensating for effects of topography variation by using a variable intensity-threshold |
| US20070212649A1 (en) * | 2006-03-07 | 2007-09-13 | Asml Netherlands B.V. | Method and system for enhanced lithographic patterning |
| US7759253B2 (en) * | 2006-08-07 | 2010-07-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and material for forming a double exposure lithography pattern |
| US7793240B2 (en) * | 2006-09-29 | 2010-09-07 | Advanced Micro Devices, Inc. | Compensating for layout dimension effects in semiconductor device modeling |
| KR100818999B1 (ko) * | 2006-10-09 | 2008-04-02 | 삼성전자주식회사 | 마스크 제작 방법 |
| KR100843236B1 (ko) * | 2007-02-06 | 2008-07-03 | 삼성전자주식회사 | 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법 |
| JP2009053605A (ja) * | 2007-08-29 | 2009-03-12 | Renesas Technology Corp | 半導体装置の製造方法およびマスク |
-
2008
- 2008-10-31 US US12/263,278 patent/US8132128B2/en active Active
-
2009
- 2009-08-04 TW TW98126262A patent/TWI474204B/zh active
- 2009-08-13 WO PCT/US2009/053686 patent/WO2010062424A1/en active Application Filing
- 2009-08-13 KR KR1020117010022A patent/KR101600647B1/ko active IP Right Grant
- 2009-10-28 CN CN200910207632.4A patent/CN101727520B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005316486A (ja) | 2004-03-31 | 2005-11-10 | Asml Masktools Bv | フォトリソグラフィ・システムを使用して印刷されるフィーチャのうねりを抑制するための、装置、方法、及びプログラム製品 |
| JP2006294942A (ja) | 2005-04-12 | 2006-10-26 | Toshiba Corp | 半導体装置およびその製造方法 |
| US20070220476A1 (en) | 2006-01-10 | 2007-09-20 | International Business Machines Corporation | Multilayer OPC for Design Aware Manufacturing |
| US20080148216A1 (en) | 2006-12-18 | 2008-06-19 | Cadence Design Systems, Inc. | Method and system for mask optimization |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100115489A1 (en) | 2010-05-06 |
| KR20110093774A (ko) | 2011-08-18 |
| US8132128B2 (en) | 2012-03-06 |
| CN101727520A (zh) | 2010-06-09 |
| CN101727520B (zh) | 2014-04-16 |
| TW201022976A (en) | 2010-06-16 |
| TWI474204B (zh) | 2015-02-21 |
| WO2010062424A1 (en) | 2010-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101600647B1 (ko) | 더블-패턴처리 프로세스용 리소그래피 검증 수행 방법 및 시스템 | |
| US7496880B2 (en) | Method and apparatus for assessing the quality of a process model | |
| JP4938242B2 (ja) | 較正固有分解モデルを使用した製造信頼性検査及びリソグラフィ・プロセス検証方法 | |
| TWI479348B (zh) | 基於聚焦敏感成本協方差域之輔助特徵布局 | |
| US8601419B1 (en) | Accurate process hotspot detection using critical design rule extraction | |
| US11120182B2 (en) | Methodology of incorporating wafer physical measurement with digital simulation for improving semiconductor device fabrication | |
| US20080003510A1 (en) | Correction method and correction system for design data or mask data, validation method and validation system for design data or mask data, yield estimation method for semiconductor integrated circuit, method for imporving design rule, mask production method, and semiconductor integrated circuit production method | |
| JP2007536564A (ja) | 集積回路の製造における超解像プロセスのモデル化 | |
| KR20090085651A (ko) | 점진적 모델링 정밀도에 의한 인쇄적성 검증 | |
| US9508138B2 (en) | Method of detecting photolithographic hotspots | |
| US20210357566A1 (en) | Methods for generating characteristic pattern and training machine learning model | |
| US7018746B2 (en) | Method of verifying the placement of sub-resolution assist features in a photomask layout | |
| US8302068B2 (en) | Leakage aware design post-processing | |
| Tabery et al. | SEM image contouring for OPC model calibration and verification | |
| Fan et al. | 3D resist profile modeling for OPC applications | |
| Kahng et al. | Fast dual-graph-based hotspot filtering | |
| Park et al. | Systematic approach to correct critical patterns induced by the lithography process at the full-chip level | |
| Ban et al. | A fast lithography verification framework for litho-friendly layout design | |
| Wu et al. | AF printability check with a full-chip 3D resist profile model | |
| US7739645B2 (en) | Method and apparatus for determining a process model using a 2-D-pattern detecting kernel | |
| Shim et al. | Physical simulation for verification and OPC on full chip level | |
| Brist et al. | Model-assisted placement of subresolution assist features: Experimental results | |
| TWI482039B (zh) | 用以決定光學臨限值及抗蝕劑偏差的方法，設備及電腦可讀取儲存媒體 | |
| Li et al. | Binary modeling method to check the sub-resolution assist features (SRAFs) printability | |
| Qian et al. | Advanced physical models for mask data verification and impacts on physical layout synthesis |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| FPAY | Annual fee payment |
Payment date: 20190129 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20200129 Year of fee payment: 5 |