JP2009514189A - 低いｋ誘電性フィルムの製造方法 - Google Patents

低いｋ誘電性フィルムの製造方法 Download PDF

Info

Publication number
JP2009514189A
JP2009514189A JP2006518193A JP2006518193A JP2009514189A JP 2009514189 A JP2009514189 A JP 2009514189A JP 2006518193 A JP2006518193 A JP 2006518193A JP 2006518193 A JP2006518193 A JP 2006518193A JP 2009514189 A JP2009514189 A JP 2009514189A
Authority
JP
Japan
Prior art keywords
type
substituents
low
dielectric film
alkoxy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006518193A
Other languages
English (en)
Other versions
JP4518421B2 (ja
Inventor
キューンレ アドルフ
ヨースト カルステン
ラウレーダー ハルトヴィッヒ
レントロプ コルネ
ファン ダム ルーラント
ティマー クラース
フィッシャー ハルトムート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Evonik Operations GmbH
Original Assignee
Evonik Degussa GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Evonik Degussa GmbH filed Critical Evonik Degussa GmbH
Publication of JP2009514189A publication Critical patent/JP2009514189A/ja
Application granted granted Critical
Publication of JP4518421B2 publication Critical patent/JP4518421B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/04—Polysiloxanes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Wood Science & Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Silicon Polymers (AREA)

Abstract

本発明は半導体または電気回路での低いｋ誘電性フィルムの製造方法に関し、前記方法は、一般式［（ＲａＸｂＳｉＯ１．５）ｍ（ＲｃＹｄＳｉＯ）ｎ］（式中、ａ、ｂは０〜１であり、ｃ、ｄは１であり、ｍ＋ｎは３以上であり、ａ＋ｂは１であり、ｎ、ｍは１以上であり、Ｒは水素原子またはアルキル、シクロアルキル、アルケニル、シクロアルケニル、アルキニル、シクロアルキニル、アリールまたはヘテロアリール基であり、それぞれ置換されているかまたは置換されてなく、Ｘはオキシ、ヒドロキシル、アルコキシ、カルボキシル、シリル、シリルオキシ、ハロゲン、エポキシ。エステル、フルオロアルキル、イソシアネート、アクリレート、メタクリレート、ニトリル、アミノまたはホスフィン基であり、またはタイプＸの少なくとも１つの前記基を有するタイプＲの置換基であり、Ｙはヒドロキシル、アルコキシまたはタイプＯ−ＳｉＺ１Ｚ２Ｚ３の置換基であり、Ｚ１、Ｚ２およびＺ３はフルオロアルキル、アルコキシ、シリルオキシ、エポキシ、エステル、アクリレート、メタクリレートまたはニトリル基であり、またはタイプＲの置換基であり、同じかまたは異なり、タイプＲの置換基が同じかまたは異なるだけでなく、タイプＸおよびＹの置換基もそれぞれ同じかまたは異なり、タイプＹの置換基として少なくとも１個のヒドロキシル基を有する）の不完全に縮合した多面体のオリゴマーシルセスキオキサンをフィルムの製造のために使用することを特徴とし、更にこの方法により製造される低いｋ誘電性フィルムに関する。

Description

本発明は半導体または電気回路での低いｋ誘電性フィルムの製造方法および前記方法により製造された低いｋ誘電性フィルムに関する。
半導体技術の進歩は高まる小型化とともに低いｋ誘電性フィルムと呼ばれる３.０より低いｋ値を有する誘電性フィルムの高まる要求を生じている。ｋ値は材料の電気的誘電率の尺度である。誘電性フィルムは金属導体を絶縁するために使用され、ＲＣ時間の遅れ、従って信号伝達速度の増加に寄与する。ＲＣ時間の遅れは導体トラックでの信号伝達の大きさの尺度であり、例えば隣接する導体との相互作用の結果として、導体トラックの環境により遅くなり、これがクロストーク（ｃｒｏｓｓｔａｌｋ）と呼ばれる。絶縁層が少ないほど、好ましくないクロストークが大きい。導体材料として銅に切り換えることにより抵抗Ｒを低下する他に、低いｋ値を有する絶縁層の使用により容量Ｃを低下することがプロセッサーの性能を高める他の１つの手段である。低いｋ誘電性フィルムの使用により、ＲＣ時間の遅れ、従って隣接する導体トラックの間のクロストークを減少することが可能である。
低いｋ誘電性フィルムは、低いｋ値のほかに、チップを製造する成分として有用であるために他の特性を有しなければならない。例えば低いｋ誘電性フィルムは高い温度で低い熱膨張のみを示さなければならない。前記フィルムは付加的に金属、金属酸化物および／または金属窒化物への有効な付着を示すべきである。更に前記フィルムは高い機械的安定性を特徴とし、平坦化（ＣＭＰ）およびエッチングの作業に適しているべきである。
現在まで二酸化珪素（ＳｉＯ２）が誘電性フィルムの製造に選択される材料である。ＳｉＯ２フィルムは酸化環境でＣＶＤ（化学蒸着）法によりシランまたはシロキサン前駆物質を堆積することにより製造する。この手段により得られる低いｋ誘電性フィルムは４.０より高いかなり高いｋ値を有する。
２.６〜３.５のｋ値を有する低いｋ誘電性フィルムに関して半導体工業は多くの材料、有機、無機および複合材料を製造した。これらの低いｋ誘電性フィルムはＣＶＤ法によりまたはＳＯＤ（スピン・オン・デポジション）法により堆積できる。フルオロ珪酸ガラスまたは炭素ドープＳｉＯ２のような低いｋ誘電性フィルムに関する新しい材料がＣＶＤ法により堆積できる。ポリイミド、ポリアリールエーテル、またはポリシルセスキオキサン（ＨＳＱ）から製造した低いｋ誘電性フィルムはＳＯＤ法により製造できる。
米国特許２００２／０１９２９８０号はＣＶＤ法により低いｋ誘電性フィルムを製造するための完全に縮合したオリゴマーのシルセスキオキサンの使用を記載する。官能化された多面体オリゴマーシルセスキオキサンを架橋剤と反応させ、２.６以下のｋ値を有するフィルム構造を生じる。使用される架橋剤は有利にシランまたはシロキサンである。架橋はシリル基またはペルオキシ基により開始されるラジカル重合により行われる。
Ｌｅｒｃｈｅｒ等、（Ａｄｖ.Ｍａｔｅｒ.１４（２００２）１３６９−７３）はオリゴマーシルセスキオキサンまたはスフェロシリケートと適当な架橋剤の反応による低いｋ誘電性フィルムの製造を記載する。１つの場合は、ヒドロシリル化を使用してＳｉ−Ｈ−置換された完全に縮合した立方体のシルセスキオキサンまたはスフェロシリケートを１，５−ヘキサジエンと反応させる。他の場合は加水分解縮合を使用してＳｉ（ＯＥｔ）３置換された完全に縮合した立方体シルセスキオキサンまたはスフェロシリケートを水と反応させ、三次元ネットワークを形成する。ＳＯＤ法により被覆される層は２.１〜２.７のｋ値を有する。欧州特許第１０３６８０８号により同様のアプローチが追及され、ここでＳｉ−Ｈ−置換された立方体シルセスキオキサンをジビニル末端同時反応物質でヒドロシリル化することにより所望の低いｋ誘電性フィルムが得られる。
特開平１３−１８９１０９号はポリベンゾオキサゾールまたはその前駆物質および官能化された立方体オリゴマーシルセスキオキサンから２.５のｋ値を有する低いｋ誘電性フィルムの製造を記載する。
米国特許第６３９４９０号は低いｋ誘電性フィルムを製造するためのフッ素化されたアルキル基を有する完全に縮合したオリゴマーシルセスキオキサンの使用を記載する。
ＣＶＤ法によるフルオロシルセスキオキサンフィルムの堆積はＷＯ０１／２９１４１号により記載される。これらのフィルムは前駆物質混合物として水素および／またはフッ素置換基を有するシルセスキオキサンを使用して製造される。
低いｋ誘電性フィルムを製造するためのＨ８Ｓｉ８Ｏ１２のタイプのオリゴマーシルセスキオキサンの使用は欧州特許第０９６２９６５号に記載される。
本発明の課題は技術水準の方法より好ましい価格のまたは容易に得られるシルセスキオキサン原料を使用することができる低いｋ誘電性フィルムの製造方法を提供することであった。特にほぼ同じ特性の低いｋ誘電性フィルムを低い原料費用で製造できる方法を提供することであった。
意想外にも、容易に入手できる、より好ましい価格の、不完全に縮合された多面体のオリゴマーシルセスキオキサンの使用により、８８０ｋＨｚの周波数で測定した２.５以下のｋ値を有する低いｋ誘電性フィルムを製造できることが見出された。課題の解決は更に意想外なことであり、それというのも不完全に縮合した多面体のオリゴマーシルセスキオキサンとアルコキシシランの反応において三次元構造が形成され、この構造が引き続く焼成で理想的な絶縁成分を形成するからである。
従って本発明は半導体または電気回路での低いｋ誘電性フィルムの製造方法を提供し、前記方法は、一般式
［（ＲａＸｂＳｉＯ１．５）ｍ（ＲｃＹｄＳｉＯ）ｎ］
（式中、
ａ、ｂは０〜１であり、ｃ、ｄは１であり、ｍ＋ｎは３以上であり、ａ＋ｂは１であり、ｎ、ｍは１以上であり、
Ｒは水素原子またはアルキル、シクロアルキル、アルケニル、シクロアルケニル、アルキニル、シクロアルキニル、アリールまたはヘテロアリール基であり、それぞれ置換されているかまたは置換されてなく、
Ｘはオキシ、ヒドロキシル、アルコキシ、カルボキシル、シリル、シリルオキシ、ハロゲン、エポキシ。エステル、フルオロアルキル、イソシアネート、アクリレート、メタクリレート、ニトリル、アミノまたはホスフィン基であり、またはタイプＸの少なくとも１つの前記基を有するタイプＲの置換基であり、
Ｙはヒドロキシル、アルコキシまたはタイプＯ−ＳｉＺ１Ｚ２Ｚ３の置換基であり、Ｚ１、Ｚ２およびＺ３はフルオロアルキル、アルコキシ、シリルオキシ、エポキシ、エステル、アクリレート、メタクリレートまたはニトリル基であり、またはタイプＲの置換基であり、同じかまたは異なり、
タイプＲの置換基が同じかまたは異なるだけでなく、タイプＸおよびＹの置換基もそれぞれ同じかまたは異なり、タイプＹの置換基として少なくとも１個のヒドロキシル基を有する）の不完全に縮合した多面体のオリゴマーシルセスキオキサンをフィルムの製造のために使用することからなる。
本発明は更に本発明の方法により製造された低いｋ誘電性フィルムを提供する。
本発明は、不完全に縮合された多面体のオリゴマーシルセスキオキサン、好ましい価格の、容易に入手できる反応物質を使用して、これにより製造方法の経済性が明らかに高まるという、技術水準の方法より優れた利点を有する。技術水準による低いｋ誘電性フィルムを製造する前記方法は費用のかかる多面体のオリゴマーシルセスキオキサンの使用により特徴付けられ、この物質は大部分の場合にわずかしか入手できず、複雑なやり方で多くの工程の合成により製造しなければならない。不完全に縮合した構造式１のシルセスキオキサンは反対に一工程の合成でトリアルコキシシランＲＳｉ（ＯＲ′）３の加水分解縮合によりきわめて良好な収率で製造することができる。構造式１の化合物の簡単なモノシリル化により構造式２の不完全に縮合した多面体のオリゴマー、シルセスキオキサンを生じる。従って構造式１および２の不完全に縮合した多面体のオリゴマー、シスセスキオキサンはオリゴマーのシルセスキオキサンの物質種類の容易に入手できる、好ましい価格の代表である。これらの不完全に縮合した多面体のオリゴマーシルセスキオキサンを加水分解縮合可能な他の同時反応物質（例えばアルコキシシラン）と反応させることにより、多孔質の低いｋ誘電性フィルムとして直接または焼成の後に適当な新しい種類の三次元ネットワーク構造を得ることができる。
Figure 2009514189
本発明の方法の他の利点は不完全に縮合した多面体のオリゴマーシルセスキオキサンおよび加水分解縮合できる同時反応物質の選択により、多孔性、従って低いｋ誘電性フィルムのｋ値を調節することが可能である。熱機械的強度、硬度、弾性率、熱安定性および表面粗さが同様に使用される前駆物質に依存する。
半導体または電気回路での低いｋ誘電性フィルムを製造する本発明の方法は、一般式
［（ＲａＸｂＳｉＯ１．５）ｍ（ＲｃＹｄＳｉＯ）ｎ］
（式中、
ａ、ｂは０〜１であり、ｃ、ｄは１であり、ｍ＋ｎは３以上であり、ａ＋ｂは１であり、ｎ、ｍは１以上であり、
Ｒは水素原子またはアルキル、シクロアルキル、アルケニル、シクロアルケニル、アルキニル、シクロアルキニル、アリールまたはヘテロアリール基であり、それぞれ置換されているかまたは置換されてなく、
Ｘはオキシ、ヒドロキシル、アルコキシ、カルボキシル、シリル、シリルオキシ、ハロゲン、エポキシ。エステル、フルオロアルキル、イソシアネート、アクリレート、メタクリレート、ニトリル、アミノまたはホスフィン基であり、またはタイプＸの少なくとも１つの前記基を有するタイプＲの置換基であり、
Ｙはヒドロキシル、アルコキシまたはタイプＯ−ＳｉＺ１Ｚ２Ｚ３の置換基であり、Ｚ１、Ｚ２およびＺ３はフルオロアルキル、アルコキシ、シリルオキシ、エポキシ、エステル、アクリレート、メタクリレートまたはニトリル基であり、またはタイプＲの置換基であり、同じかまたは異なり、
タイプＲの置換基が同じかまたは異なるだけでなく、タイプＸおよびＹの置換基もそれぞれ同じかまたは異なり、タイプＹの置換基として少なくとも１個のヒドロキシル基を有する）の不完全に縮合した多面体のオリゴマーシルセスキオキサンをフィルムの製造のために使用することにより特徴付けられる。
本発明の方法において、タイプＹの置換基として３個以下のヒドロキシル基を有する不完全に縮合した多面体のオリゴマーシルセスキオキサンを使用することが有利である。本発明の方法において、特に一般式
［（ＲａＳｉＯ１．５）ｍ（ＲｃＹｄＳｉＯ）ｎ］
（式中、
ａ、ｃ、ｄは１であり、ｍ＋ｎは３以上であり、ｎ、ｍは１以上であり、
Ｒは水素原子またはアルキル、シクロアルキル、アルケニル、シクロアルケニル、アルキニル、シクロアルキニル、アリールまたはヘテロアリール基であり、それぞれ置換されているかまたは置換されてなく、
Ｙはヒドロキシル、アルコキシまたはタイプＯ−ＳｉＺ１Ｚ２Ｚ３の置換基であり、Ｚ１、Ｚ２およびＺ３はフルオロアルキル、アルコキシ、シリルオキシ、エポキシ、エステル、アクリレート、メタクリレートまたはニトリル基であり、またはタイプＲの置換基であり、同じかまたは異なり、
タイプＲの置換基が同じかまたは異なるだけでなく、タイプＹの置換基もそれぞれ同じかまたは異なり、タイプＹの置換基として少なくとも１個のヒドロキシル基を有する）の不完全に縮合した多面体のオリゴマーシルセスキオキサンを使用する。
しかし有利には、構造式１または２の不完全に縮合した多面体のオリゴマーシルセスキオキサンを使用する。
Figure 2009514189
特に有利に本発明の方法に使用される不完全に縮合した多面体のオリゴマーシルセスキオキサンはタイプＲの置換基として水素原子またはアルキル基、シクロアルキル基またはアルケニル基を含有する。きわめて有利には使用される不完全に縮合した多面体のオリゴマーシルセスキオキサンはタイプＲの置換基としてアルキル基、特にメチル基、エチル基、プロピル基、イソブチル基、ｎ−オクチル基またはイソオクチル基または２，２，４−トリメチルペンチル基を含有する。本発明の方法の１つの特別な構成において、使用される不完全に縮合した多面体のオリゴマーシルセスキオキサンはタイプＲの置換基としてフェニル、シクロペンチルまたはシクロヘキシル基を含有する。タイプＲの置換基は、不完全に縮合した多面体のオリゴマーシルセスキオキサンがタイプＲの異なる置換基を有することができるにもかかわらず、すべて同じであってもよい。
本発明の方法により、不完全に縮合した多面体のオリゴマーシルセスキオキサンはそれ自体物質としてまたは溶液で使用することができる。適当な溶剤は有利に水のほかに有機溶剤、有利にアルコール、ケトン、エーテル、アルカン、シクロアルカン、アレーン、ニトリル、アミン、硫化物、エステル、カルボン酸、アミドまたは不飽和炭化水素、ハロゲン化炭化水素が含まれる。特に適した溶剤はアルコールであり、１−メトキシ−２−プロパノールがきわめて適している。
本発明の方法の１つの特別な構成において、不完全に縮合した多面体のオリゴマーシルセスキオキサンを加水分解縮合できる同時反応物質、有利にアルコキシラン、より有利にテトラアルコキシシラン、きわめて有利にテトラエトキシシランと一緒に反応させる。この反応において、不完全に縮合した多面体のオリゴマーのシルセスキオキサンと加水分解縮合できる同時反応物質とのモル比は有利に１：１００〜１００：１、より有利に１：１０〜１０：１、きわめて有利に１：２である。
本発明の方法の１つのきわめて有利な構成において、加水分解縮合できる同時反応物質を不完全に縮合した多面体のオリゴマーシルセスキオキサンとの反応の前に予め加水分解するかまたは部分的に加水分解する。加水分解縮合できる同時反応物質のこの予めのまたは部分的加水分解は酸性溶液中でまたは中性溶液中で行うことができ、有利に酸性溶液中で行う。この目的のために加水分解縮合できる同時反応物質を有利に水と反応させる。１つの特別な構成において、この予めまたは部分的加水分解のために、加水分解縮合できる同時反応物質の完全な加水分解に計算により必要な水の５０％のモル量を添加する。
本発明の方法の他の構成において、皮膜形成剤、有利に飽和炭化水素、より有利に１０、１１、１２、１３、１４、１５、１６、１７、１８，１９または２０個の炭素原子を有する飽和炭化水素、きわめて有利にヘキサデカンを不完全に縮合した多面体のオリゴマーシルセスキオキサンに添加する。本発明の方法の１つの特別な構成において、気泡形成剤を使用することができる。
半導体または回路であってもよい支持体上の出発物質の堆積は有利に湿式化学被覆法により、より有利にスピンコーティングにより、きわめて有利に室温で行う。１つの特別な構成において、堆積を浸漬被覆により行うことができる。これに続いて特に４００〜５００℃で有利に焼成する。
本発明は更に本発明の方法により製造される低いｋ誘電性フィルムを提供する。本発明の低いｋ誘電性フィルムは８８０ｋＨｚの周波数で測定して有利に２.５以下、より有利に２.３以下、きわめて有利に２.１以下のｋ値、誘電率を有する。ｋ値はＡ.Ｒ.Ｂｌｙｔｈｅ、Ｅｌｅｃｔｒｉｃａｌ Ｐｒｏｐｅｒｔｉｅｓ ｏｆ Ｐｏｌｙｍｅｒｓ、Ｃａｍｂｒｉｄｇｅ Ｕｎｉｖｅｒｓｉｔｙ Ｐｒｅｓｓ ＩＳＢＮ０５２１２９８２５３の方法に類似の方法により決定する。
以下の例は本発明の方法を説明することを目的とし、本発明がこの実施例に限定されることを意図するものでない。
１.加水分解縮合できる同時反応物質の予備加水分解
テトラエトキシシランの予備加水分解のために、テトラエトキシシランと水を１：２のモル比で（テトラエトキシシラン５０ｇおよび水８.６５ｇ）、ｐＨ２で反応させ、前記ｐＨは塩酸の添加により調節する。この反応のために、反応混合物を室温で、透明な溶液が形成されるまで約１日間攪拌する。
２.出発物質混合物の製造
不完全に縮合した多面体のオリゴマーシルセスキオキサン２０質量％を１−メトキシ−２−プロパノールに溶解する。引き続きヘキサデカン１０質量％をこの溶液に添加する。他の工程で工程１からの予備加水分解生成物を室温で不完全に縮合した多面体のオリゴマーシルセスキオキサンの溶液に添加し、テトラエトキシシランと不完全に縮合した多面体のオリゴマーシルセスキオキサンのモル比は２：１である。
表１：出発物質混合物の製造に関する実験パラメーター
Figure 2009514189
 １.）Ｓｉｇｍａ−Ａｌｄｒｉｃｈから入手した
２.）トリメチルシリルクロリドおよび構造式１の不完全に縮合した多面体のオリゴマーシルセスキオキサンを使用するシリル化により製造した。
３.出発物質混合物の堆積
工程２からの出発物質混合物それぞれ０.５ｍｌをスピンコーティングにより表面積６.４５ｃｍ２を有する支持体に１２００ｒｐｍの速度で２分経過して回転させて堆積する。引き続き被覆した支持体を最初に室温で乾燥し、その後４５０℃で空気雰囲気で１時間経過して焼成する。
Figure 2009514189
４.本発明の低いｋ誘電性フィルムの特性化
例３.１および３.２により製造した低いｋ誘電性フィルムは良好な透明性および湿りを示す。例３.３により製造した低いｋ誘電性フィルムは厚さ５５０ｎｍを有する。被膜を焼成した後に、層厚さ１００〜５００ｎｍを有する金電極を物理的蒸着によりその上に堆積する。引き続き精密ＬＣＲメーターＨＰ４２８４Ａを使用して室温での周波数の関数としてアドミッタンスを測定する。８８０ｋＨｚの周波数でｋ値は２.３である。

Claims (12)

  1. 半導体または電気回路での低いｋ誘電性フィルムの製造方法において、前記方法は、一般式
    ［（ＲａＸｂＳｉＯ１．５）ｍ（ＲｃＹｄＳｉＯ）ｎ］
    （式中、
    ａ、ｂは０〜１であり、ｃ、ｄは１であり、ｍ＋ｎは３以上であり、ａ＋ｂは１であり、ｎ、ｍは１以上であり、
    Ｒは水素原子またはアルキル、シクロアルキル、アルケニル、シクロアルケニル、アルキニル、シクロアルキニル、アリールまたはヘテロアリール基であり、それぞれ置換されているかまたは置換されてなく、
    Ｘはオキシ、ヒドロキシル、アルコキシ、カルボキシル、シリル、シリルオキシ、ハロゲン、エポキシ。エステル、フルオロアルキル、イソシアネート、アクリレート、メタクリレート、ニトリル、アミノまたはホスフィン基であり、またはタイプＸの少なくとも１つの前記基を有するタイプＲの置換基であり、
    Ｙはヒドロキシル、アルコキシまたはタイプＯ−ＳｉＺ１Ｚ２Ｚ３の置換基であり、Ｚ１、Ｚ２およびＺ３はフルオロアルキル、アルコキシ、シリルオキシ、エポキシ、エステル、アクリレート、メタクリレートまたはニトリル基であり、またはタイプＲの置換基であり、同じかまたは異なり、
    タイプＲの置換基が同じかまたは異なるだけでなく、タイプＸおよびＹの置換基もそれぞれ同じかまたは異なり、タイプＹの置換基として少なくとも１個のヒドロキシル基を有する）の不完全に縮合した多面体のオリゴマーシルセスキオキサンをフィルムの製造のために使用することを特徴とする、低いｋ誘電性フィルムの製造方法。
  2. 一般式
    ［（ＲａＳｉＯ１．５）ｍ（ＲｃＹｄＳｉＯ）ｎ］
    （式中、
    ａ、ｃ、ｄは１であり、ｍ＋ｎは３以上であり、ｎ、ｍは１以上であり、
    Ｒは水素原子またはアルキル、シクロアルキル、アルケニル、シクロアルケニル、アルキニル、シクロアルキニル、アリールまたはヘテロアリール基であり、それぞれ置換されているかまたは置換されてなく、
    Ｙはヒドロキシル、アルコキシまたはタイプＯ−ＳｉＺ１Ｚ２Ｚ３の置換基であり、Ｚ１、Ｚ２およびＺ３はフルオロアルキル、アルコキシ、シリルオキシ、エポキシ、エステル、アクリレート、メタクリレートまたはニトリル基であり、またはタイプＲの置換基であり、同じかまたは異なり、
    タイプＲの置換基が同じかまたは異なるだけでなく、タイプＹの置換基もそれぞれ同じかまたは異なり、タイプＹの置換基として少なくとも１個のヒドロキシル基を有する）の不完全に縮合した多面体のオリゴマーシルセスキオキサンを使用する請求項１記載の方法。
  3. タイプＹの置換基として３個以下のヒドロキシル基を有する不完全に縮合した多面体のオリゴマーシルセスキオキサンを使用する請求項１または２記載の方法。
  4. 構造式１または２
    Figure 2009514189
     の不完全に縮合した多面体のオリゴマーシルセスキオキサンを使用する請求項１から３までのいずれか１項記載の方法。
  5. 不完全に縮合した多面体のオリゴマーシルセスキオキサンをアルコキシシランと反応させる請求項１から４までのいずれか１項記載の方法。
  6. 不完全に縮合した多面体のオリゴマーシルセスキオキサンをテトラアルコキシシランと反応させる請求項５記載の方法。
  7. 不完全に縮合した多面体のオリゴマーシルセスキオキサンと加水分解縮合できる同時反応物質のモル比が１：１０〜１０：１である請求項１から６までのいずれか１項記載の方法。
  8. 不完全に縮合した多面体のオリゴマーシルセスキオキサンと加水分解縮合できる同時反応物質のモル比が２：１である請求項７記載の方法。
  9. 湿式化学被覆法により低いｋ誘電性フィルムを製造する請求項１から８までのいずれか１項記載の方法。
  10. スピンコーティングおよび引き続く焼成により低いｋ誘電性フィルムを製造する請求項９記載の方法。
  11. 請求項１から１０までのいずれか１項記載の方法により製造される低いｋ誘電性フィルム。
  12. ８８０ｋＨｚの周波数で測定した２.３以下のｋ値を有する請求項１１記載の低いｋ誘電性フィルム。
JP2006518193A 2003-07-03 2004-06-02 低いｋ誘電性フィルムの製造方法 Expired - Fee Related JP4518421B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10330022A DE10330022A1 (de) 2003-07-03 2003-07-03 Verfahren zur Herstellung von Iow-k dielektrischen Filmen
PCT/EP2004/050989 WO2005004220A1 (en) 2003-07-03 2004-06-02 Process for producing low-k dielectric films

Publications (2)

Publication Number Publication Date
JP2009514189A true JP2009514189A (ja) 2009-04-02
JP4518421B2 JP4518421B2 (ja) 2010-08-04

Family

ID=33521300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006518193A Expired - Fee Related JP4518421B2 (ja) 2003-07-03 2004-06-02 低いｋ誘電性フィルムの製造方法

Country Status (9)

Country Link
US (1) US7410914B2 (ja)
EP (1) EP1642329B1 (ja)
JP (1) JP4518421B2 (ja)
KR (1) KR101030244B1 (ja)
CN (1) CN100530560C (ja)
AT (1) ATE527685T1 (ja)
DE (1) DE10330022A1 (ja)
ES (1) ES2373721T3 (ja)
WO (1) WO2005004220A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004114732A1 (en) 2003-06-19 2004-12-29 World Properties, Inc. Material including a liquid crystalline polymer and a polyhedral oligomeric silsesquioxane (poss) filler
DE10357091A1 (de) * 2003-12-06 2005-07-07 Degussa Ag Vorrichtung und Verfahren zur Abscheidung feinster Partikel aus der Gasphase
US7549220B2 (en) 2003-12-17 2009-06-23 World Properties, Inc. Method for making a multilayer circuit
JP2007525803A (ja) * 2004-01-20 2007-09-06 ワールド・プロパティーズ・インコーポレイテッド 回路材料、回路、多層回路、およびそれらの製造方法
DE102004010055A1 (de) * 2004-03-02 2005-09-22 Degussa Ag Verfahren zur Herstellung von Silicium
DE102004037675A1 (de) * 2004-08-04 2006-03-16 Degussa Ag Verfahren und Vorrichtung zur Reinigung von Wasserstoffverbindungen enthaltendem Siliciumtetrachlorid oder Germaniumtetrachlorid
RU2415881C2 (ru) * 2005-03-24 2011-04-10 Бриджстоун Корпорейшн Составление резиновой смеси, армированной диоксидом кремния, с низким уровнем выделения летучих органических соединений (лос)
DE102005041137A1 (de) * 2005-08-30 2007-03-01 Degussa Ag Reaktor, Anlage und großtechnisches Verfahren zur kontinuierlichen Herstellung von hochreinem Siliciumtetrachlorid oder hochreinem Germaniumtetrachlorid
DE102006003464A1 (de) * 2006-01-25 2007-07-26 Degussa Gmbh Verfahren zur Erzeugung einer Siliciumschicht auf einer Substratoberfläche durch Gasphasenabscheidung
DE102007007874A1 (de) * 2007-02-14 2008-08-21 Evonik Degussa Gmbh Verfahren zur Herstellung höherer Silane
DE102007014107A1 (de) 2007-03-21 2008-09-25 Evonik Degussa Gmbh Aufarbeitung borhaltiger Chlorsilanströme
DE102007048937A1 (de) * 2007-10-12 2009-04-16 Evonik Degussa Gmbh Entfernung von polaren organischen Verbindungen und Fremdmetallen aus Organosilanen
DE102007050199A1 (de) * 2007-10-20 2009-04-23 Evonik Degussa Gmbh Entfernung von Fremdmetallen aus anorganischen Silanen
DE102007050573A1 (de) * 2007-10-23 2009-04-30 Evonik Degussa Gmbh Großgebinde zur Handhabung und für den Transport von hochreinen und ultra hochreinen Chemikalien
DE102007059170A1 (de) * 2007-12-06 2009-06-10 Evonik Degussa Gmbh Katalysator und Verfahren zur Dismutierung von Wasserstoff enthaltenden Halogensilanen
US8299185B2 (en) * 2007-12-27 2012-10-30 Nippon Steel Chemical Co., Ltd. Curable cage-type silicone copolymer and process for production thereof and curable resin composition comprising curable cage-type silicone copolymer and cured product thereof
DE102008004396A1 (de) * 2008-01-14 2009-07-16 Evonik Degussa Gmbh Anlage und Verfahren zur Verminderung des Gehaltes von Elementen, wie Bor, in Halogensilanen
US8414970B2 (en) * 2008-02-15 2013-04-09 Guardian Industries Corp. Organosiloxane inclusive precursors having ring and/or cage-like structures for use in combustion deposition
DE102008002537A1 (de) * 2008-06-19 2009-12-24 Evonik Degussa Gmbh Verfahren zur Entfernung von Bor enthaltenden Verunreinigungen aus Halogensilanen sowie Anlage zur Durchführung des Verfahrens
KR101041145B1 (ko) * 2008-07-09 2011-06-13 삼성모바일디스플레이주식회사 폴리실세스퀴옥산 공중합체, 그의 제조방법, 이를 이용하는폴리실세스퀴옥산 공중합체 박막, 및 이를 이용하는유기전계발광표시장치
DE102008054537A1 (de) * 2008-12-11 2010-06-17 Evonik Degussa Gmbh Entfernung von Fremdmetallen aus Siliciumverbindungen durch Adsorption und/oder Filtration
US8431670B2 (en) * 2009-08-31 2013-04-30 International Business Machines Corporation Photo-patternable dielectric materials and formulations and methods of use
US8623447B2 (en) 2010-12-01 2014-01-07 Xerox Corporation Method for coating dielectric composition for fabricating thin-film transistors
CN109233294B (zh) * 2018-08-28 2020-04-24 淮阴工学院 有机硅介微孔超低介电薄膜及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003024870A1 (fr) * 2001-09-18 2003-03-27 Chisso Corporation Derives silsesquioxane et procede de fabrication
WO2003042223A1 (de) * 2001-11-17 2003-05-22 Creavis Gesellschaft Für Technologie Und Innovation Mbh Verfahren zur herstellung funktionalisierter oligomerer silasesquioxane sowie deren verwendung

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4349609A (en) 1979-06-21 1982-09-14 Fujitsu Limited Electronic device having multilayer wiring structure
US5152834A (en) 1990-09-14 1992-10-06 Ncr Corporation Spin-on glass composition
US6015457A (en) 1997-04-21 2000-01-18 Alliedsignal Inc. Stable inorganic polymers
US6417115B1 (en) 1998-05-26 2002-07-09 Axeclis Technologies, Inc. Treatment of dielectric materials
US6231989B1 (en) * 1998-11-20 2001-05-15 Dow Corning Corporation Method of forming coatings
US6252030B1 (en) 1999-03-17 2001-06-26 Dow Corning Asia, Ltd. Hydrogenated octasilsesquioxane-vinyl group-containing copolymer and method for manufacture
KR100722731B1 (ko) 1999-03-31 2007-05-29 미쓰비시 마테리알 가부시키가이샤 다면체 유기규소 화합물 및 그의 제조방법
US6440550B1 (en) 1999-10-18 2002-08-27 Honeywell International Inc. Deposition of fluorosilsesquioxane films
JP2001189109A (ja) 2000-01-05 2001-07-10 Sumitomo Bakelite Co Ltd 絶縁材用樹脂組成物およびこれを用いた絶縁材
TW588072B (en) * 2000-10-10 2004-05-21 Shipley Co Llc Antireflective porogens
DE10060775A1 (de) 2000-12-07 2002-06-13 Creavis Tech & Innovation Gmbh Oligomere Silasesquioxane und Verfahren zur Herstellung von oligomeren Silasesquioxanen
DE10060776A1 (de) 2000-12-07 2002-06-13 Creavis Tech & Innovation Gmbh Katalysatorsystem auf Basis von Silasesequioxan-Metallkomplexe aufweisenden Polymerverbindungen
DE10100384A1 (de) 2001-01-05 2002-07-11 Degussa Verfahren zur Modifizierung der Funktionalität von organofunktionellen Substratoberflächen
US6936537B2 (en) 2001-06-19 2005-08-30 The Boc Group, Inc. Methods for forming low-k dielectric films
WO2003064490A2 (en) * 2001-06-27 2003-08-07 Hybrid Plastics Llp Process for the functionalization of polyhedral oligomeric silsesquioxanes
DE10141687A1 (de) 2001-08-25 2003-03-06 Degussa Siliciumverbindungen enthaltendes Mittel zur Beschichtung von Oberflächen

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003024870A1 (fr) * 2001-09-18 2003-03-27 Chisso Corporation Derives silsesquioxane et procede de fabrication
WO2003042223A1 (de) * 2001-11-17 2003-05-22 Creavis Gesellschaft Für Technologie Und Innovation Mbh Verfahren zur herstellung funktionalisierter oligomerer silasesquioxane sowie deren verwendung

Also Published As

Publication number Publication date
EP1642329A1 (en) 2006-04-05
KR20060031678A (ko) 2006-04-12
CN1816902A (zh) 2006-08-09
JP4518421B2 (ja) 2010-08-04
EP1642329B1 (en) 2011-10-05
WO2005004220A1 (en) 2005-01-13
US7410914B2 (en) 2008-08-12
CN100530560C (zh) 2009-08-19
KR101030244B1 (ko) 2011-04-25
US20070166456A1 (en) 2007-07-19
DE10330022A1 (de) 2005-01-20
ES2373721T3 (es) 2012-02-08
ATE527685T1 (de) 2011-10-15

Similar Documents

Publication Publication Date Title
JP4518421B2 (ja) 低いｋ誘電性フィルムの製造方法
JP4070828B2 (ja) シリカ質セラミックス形成用組成物、同セラミックスの形成方法及び同セラミックス膜
US7294584B2 (en) Siloxane-based resin and a semiconductor interlayer insulating film using the same
JP5010098B2 (ja) 分子多面体型シルセスキオキサンを用いた半導体層間絶縁膜の形成方法
WO1998047945A1 (en) Organohydridosiloxane resins with low organic content
KR100451044B1 (ko) 유기실리케이트 중합체의 제조방법, 및 이를 이용한절연막의 제조방법
JPH11246662A (ja) ポリオルガノシロキサンの製造方法
JP2014508709A (ja) ポリシランシロキサンコポリマー、及び二酸化ケイ素に変換する方法
JP4473352B2 (ja) 低比誘電率シリカ系被膜、それを形成するための塗布液、その塗布液の調製方法
JP3919862B2 (ja) 低誘電率シリカ質膜の形成方法及び同シリカ質膜
WO2004044972A1 (ja) 多孔質膜形成用組成物、多孔質膜とその製造方法、層間絶縁膜及び半導体装置
US7514709B2 (en) Organo-silsesquioxane polymers for forming low-k dielectrics
JP3939408B2 (ja) 低誘電率シリカ質膜
JP5133475B2 (ja) 良好な溶解性と安定性を有するシリコーン樹脂組成物
JPH11105187A (ja) 高純度シリカ質膜の形成方法及び高純度シリカ質膜
JPH05214296A (ja) 酸化物被膜形成用塗布液および酸化物被膜の製造法
JP2004051899A (ja) 多孔質シリカフィルム形成用塗布液の製造方法、該方法により得られた塗布液、並びに撥水性に優れる多孔質シリカフィルム
KR101023916B1 (ko) 분자 다면체형 실세스퀴옥산을 이용한 반도체 층간절연막의 형성방법
KR100516205B1 (ko) 다이메틸실록산기가 균일하게 도입된폴리메틸실세스퀴옥산 공중합체의 제조방법
JP3881420B2 (ja) 低誘電率材料、層間絶縁膜及びｉｃ基板
JP2000212508A (ja) シリカ系被膜形成用塗布液、シリカ系被膜の製造法、シリカ系被膜およびそれを用いた半導体装置
KR100508902B1 (ko) 유기실리케이트 중합체 및 이를 함유하는 절연막
JPH1036769A (ja) 酸化物被膜形成用塗布液、酸化物被膜の製造法、酸化物被膜及び半導体装置
JPH0673339A (ja) 酸化物被膜形成用塗布液および酸化物被膜の製造法
JPH1112540A (ja) シリカ系被膜形成用塗布液、シリカ系被膜及びそれを用いた半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100415

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100513

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees