KR20060031678A - 저유전율 절연막의 제조방법 - Google Patents

저유전율 절연막의 제조방법 Download PDF

Info

Publication number
KR20060031678A
KR20060031678A KR1020067000137A KR20067000137A KR20060031678A KR 20060031678 A KR20060031678 A KR 20060031678A KR 1020067000137 A KR1020067000137 A KR 1020067000137A KR 20067000137 A KR20067000137 A KR 20067000137A KR 20060031678 A KR20060031678 A KR 20060031678A
Authority
KR
South Korea
Prior art keywords
type
substituents
polyhedral oligomeric
incompletely condensed
dielectric constant
Prior art date
Application number
KR1020067000137A
Other languages
English (en)
Other versions
KR101030244B1 (ko
Inventor
아돌프 퀸레
카르슈텐 요스트
하르트비히 라울레더
코르네 렌트롭
담 로엘란트 반
클라스 팀머
하르트무트 피셔
Original Assignee
데구사 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데구사 악티엔게젤샤프트 filed Critical 데구사 악티엔게젤샤프트
Publication of KR20060031678A publication Critical patent/KR20060031678A/ko
Application granted granted Critical
Publication of KR101030244B1 publication Critical patent/KR101030244B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09DCOATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/04Polysiloxanes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695Deposition of porous oxides or porous glassy oxides or oxide based porous glass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Silicon Polymers (AREA)

Abstract

본 발명은 막 제조를 위해 다음 화학식의 불완전하게 축합된 다면체 올리고머 실세스퀴녹산의 사용을 포함하는, 반도체 또는 전기 회로 상의 저유전율 절연막의 제조방법 및 당해 방법으로 제조된 저유전율 절연막에 관한 것이다.
[(RaXbSiOl.5)m(RcYdSiO)n]
위의 화학식에서,
a 및 b는 0 내지 1이고, c 및 d는 1이고, m과 n의 합은 3 이상이고, a와 b의 합은 1이고, n 및 m은 1 이상이고,
R은 수소 원자, 또는 알킬, 사이클로알킬, 알케닐, 사이클로알케닐, 알키닐, 사이클로알키닐, 아릴 또는 헤테로아릴 그룹이고, 각각 치환되거나 비치환되고,
X는 옥시, 하이드록실, 알콕시, 카복실, 실릴, 실릴옥시, 할로겐, 에폭시, 에스테르, 플루오로알킬, 이소시아네이트, 아크릴레이트, 메타크릴레이트, 니트릴, 아미노 또는 포스핀 그룹, 또는 타입 X의 이러한 그룹을 하나 이상 함유하는 타입 R의 치환체이고,
Y는 하이드록실, 알콕시 또는 타입 0-SiZ1Z2Z3의 치환체이고, 여기서, Z1, Z2 및 Z3은 플루오로알킬, 알콕시, 실릴옥시, 에폭시, 에스테르, 아크릴레이트, 메타크릴레이트 또는 니트릴 그룹, 또는 타입 R의 치환체이고, 동일하거나 상이하고,
타입 R의 치환체는 동일하거나 상이할 뿐만 아니라, 타입 X 및 Y의 치환체도 각각 동일하거나 상이하고, 타입 Y의 치환체로서 하나 이상의 하이드록실 그룹을 포함한다.
반도체, 저유전율 절연막, 올리고머 실세스퀴녹산

Description

저유전율 절연막의 제조방법{Process for producing low-k dielectric films}
본 발명은 전기 회로용 반도체 상의 저유전율 절연막(low-k dielectric film)의 제조방법 및 상기 방법에 의해 제조된 저유전율 절연막에 관한 것이다.
소형화가 증가하고 있는 직렬식 반도체 기술에서의 진행은 저유전율 절연막으로 언급되는 k 값이 3.0 미만인 절연막에 대한 요구를 증가시킨다. k 값은 물질의 전기 유전율 척도이다. 유전막은 금속 도체를 절연하는데 사용되고 RC 시간 지연에 기여하여 신호 전달 속도를 증가시키는데 기여한다. RC 시간 지연은 도체 트랙의 환경에 의해 느려지고, 그 결과, 예를 들면, 누화로 언급되는 도체 트랙 부근의 상호 작용을 야기하는 신호 전달의 확장의 척도가 된다. 절연 층이 불량할수록 목적하지 않는 누화는 더 커진다. 도체 물질로서 구리를 사용하여 저항 R을 낮추는 것 이외에, 낮은 k 값의 절연층을 사용하여 용량 C를 감소시키는 것이 처리기 성능을 증가시키는 추가의 수단이다. 저유전율 절연막의 사용을 통해 이와 같이 RC 시간 지연을 감소시켜 인접한 도체 트랙 사이의 누화를 감소시키는 것이 가능하다.
낮은 k 값 이외에, 저유전율 절연막은 칩(chip) 가공용 성분으로서 유용하기 위해 반드시 추가의 성질을 가져야 한다. 예를 들면, 저유전율 절연막은 승온에서 반드시 낮은 열 확장을 나타내야 한다. 이들은 추가로 금속, 금속 산화물 및/또는 금속 질화물에의 효과적인 부착을 나타내어야 한다. 또한, 이들은 높은 기계적 안정성을 특징으로 하고, 평탄화 공정(CMP) 및 에칭(etching)에 적합하여야 한다.
현재까지, 이산화실리콘(Si02)이 유전막 제조에 선택되는 물질이었다. Si02 막은 CVD(화학적 증착) 공정에 의해 산화 환경에서 실란 또는 실록산 전구체를 증착함으로써 제조된다. 이 방법으로 수득될 수 있는 저유전율 절연막은 4.0을 초과하는 상대적으로 높은 k 값을 갖는다.
2.6 내지 3.5의 k 값을 갖는 저유전율 절연막을 위해, 반도체 산업은 다수의 물질, 유기, 무기 및 천연 이종혼성물을 개발해 왔다. 이들 저유전율 절연막은 CVD 공정 또는 SOD(스핀-상 침착) 공정에 의해 증착될 수 있다. 저유전율 절연막을 위한 더 신규한 물질, 예를 들면, 플루오로실리케이트 또는 탄소-첨가된 Si02이 CVD 공정에 의해 증착될 수 있다. 폴리이미드, 폴리아릴 에테르 또는 폴리실세스퀴녹산(HSQ)로 만들어진 저유전율 절연막이 SOD 공정에 의해 제조될 수 있다.
미국 특허원 제2002/0192980호에는 CVD 공정에 의한 저유전율 절연막 제조를 위한 완전하게 축합된 올리고머 실세스퀴녹산의 사용이 기재되어 있다. 관능화된 다면체 올리고머 실세스퀴녹산을 가교결합제와 반응시켜 k 값이 2.6 이하인 막 구조를 제조한다. 사용된 가교결합제는 바람직하게는 실란 또는 실록산이다. 가교결합은 실릴 또는 퍼옥시 라디칼에 의해 개시되는 유리-라디칼 중합에 의해 발생한다.
문헌[참조: Lercher et al., Adv. Mater. 14 (2002), 1369-73]에는 올리고머 실세스퀴녹산 또는 스피로실리케이트와 적합한 가교결합 시약의 반응에 의한 저유전율 절연막의 제조가 기재되어 있다. 하나의 예에서, Si-H-치환된, 완전하게 축합된 입방형 실세스퀴녹산 또는 스피로실리케이트와 1,5-헥사디엔을 반응시키는 하이드로실릴화가 사용되었다. 또다른 예에서, Si(OEt)3-치환된, 완전하게 축합된, 입방형 실세스퀴녹산 또는 스피로실리케이트와 물을 반응시켜 삼차원 네트워크를 형성하는 가수분해 축합이 사용되었다. SOD 공정에 의해 적용되는 층들은 2.1 내지 2.7의 k 값을 갖는다. 목적하는 저유전율 절연막을 Si-H-치환된 입방형 실세스퀴녹산과 디비닐-말단화된 공반응물로 하이드로실릴화하여 수득하는 유사한 접근이 유럽 특허원 제1 036 808호에 의해 추구된다.
JP 제2001189109호에는 폴리벤족사졸 또는 이의 전구체 및 관능화된 입방형 올리고머 실세스퀴녹산으로부터 k 값이 2.5인 저유전율 절연막의 제조가 기재되어 있다.
미국 특허 제6,329,490호에는 저유전율 절연막 제조를 위한 플루오르화된 알킬 라디칼을 갖는 완전하게 축합된 올리고머 실세스퀴녹산의 사용이 기재되어 있다.
CVD 공정에 의한 플루오로실세스퀴녹산 막의 증착이 국제 공개공보 WO 제01/29141호에 기재되어 있다. 이들 막은 수소 및/또는 플루오르 치환체를 포함하는 실세스퀴녹산의 전구체 혼합물을 사용하여 제조된다.
저유전율 절연막을 제조하기 위한 H8Si8Ol2 타입의 올리고머 실세스퀴녹산의 용도가 유럽 특허원 제0 962 965호에 기재되어 있다.
본 발명의 목적은 선행 기술의 방법보다 바람직한 가격이고, 용이하게 이용할 수 있는 실세스퀴녹산 원료를 허용하는 저유전율 절연막의 제조방법을 제공하는 것이다. 특히, 본 발명의 목적은 사실상 동일한 질의 저유전율 절연막을 더 낮은 원료 비용으로 제조할 수 있는 방법을 제공하는 것이다.
놀랍게도, 용이하게 이용할 수 있는, 보다 바람직한 가격의, 불완전하게 축합된 다면체 올리고머 실세스퀴녹산의 사용을 통해 880kHz의 주파수에서 측정된 k 값이 2.5 이하인 저유전율 절연막을 제조할 수 있음이 밝혀졌다. 목적의 달성은 불완전하게 축합된 다면체 올리고머 실세스퀴녹산과 알콕시실란의 반응에서 삼차원 구조가 형성된 후 하소화가 이상적인 절연체를 구성함을 밝혔기 때문에 보다 모두 놀라운 것이다.
본 발명은 막 제조를 위해 다음 화학식의 불완전하게 축합된 다면체 올리고머 실세스퀴녹산의 사용을 포함하는, 반도체 또는 전기 회로 상의 저유전율 절연막의 제조방법을 제공한다.
[(RaXbSiOl.5)m(RcYdSiO)n]
위의 화학식에서,
a 및 b는 0 내지 1이고, c 및 d는 1이고, m과 n의 합은 3 이상이고, a와 b의 합은 1이고, n 및 m은 1 이상이고,
R은 수소 원자, 또는 알킬, 사이클로알킬, 알케닐, 사이클로알케닐, 알키닐, 사이클로알키닐, 아릴 또는 헤테로아릴 그룹이고, 각각 치환되거나 비치환되고,
X는 옥시, 하이드록실, 알콕시, 카복실, 실릴, 실릴옥시, 할로겐, 에폭시, 에스테르, 플루오로알킬, 이소시아네이트, 아크릴레이트, 메타크릴레이트, 니트릴, 아미노 또는 포스핀 그룹, 또는 타입 X의 이러한 그룹을 하나 이상 함유하는 타입 R의 치환체이고,
Y는 하이드록실, 알콕시 또는 타입 0-SiZ1Z2Z3의 치환체이고, 여기서, Z1, Z2 및 Z3은 플루오로알킬, 알콕시, 실릴옥시, 에폭시, 에스테르, 아크릴레이트, 메타크릴레이트 또는 니트릴 그룹, 또는 타입 R의 치환체이고, 동일하거나 상이하고,
타입 R의 치환체는 동일하거나 상이할 뿐만 아니라, 타입 X 및 Y의 치환체도 각각 동일하거나 상이하고, 타입 Y의 치환체로서 하나 이상의 하이드록실 그룹을 포함한다.
본 발명은 추가로 본 발명의 방법에 의해 제조되는 저유전율 절연막을 제공한다.
본 발명은 선행 기술에 비해 제조방법의 경제성을 뛰어나게 증강시키는, 바람직한 가격의, 용이하게 이용할 수 있는 시약인 불완전하게 축합된 다면체 올리고머 실세스퀴녹산을 사용하는 이점을 갖는다. 당해 분야 기술에 따른 저유전율 절연막의 상기 기재된 제조방법은, 대부분의 경우 이용할 수가 없고 다단계 합성법에 의해 착물 형태로 제조되어야 하는 과량의 다면체 올리고머 실세스퀴녹산의 사용에 의해 특징지어진다. 구조 1의 불완전하게 축합된 실세스퀴녹산은, 반대로, 트리알콕시실란 RSi(OR')3의 가수분해 축합에 의해 1-단계 합성으로 매우 우수한 수율로 제조될 수 있다. 구조 1의 화합물의 단순한 모노실릴화는 구조 2의 불완전하게 축합된 다면체 올리고머 실세스퀴녹산을 생산한다.
따라서, 구조 1 및 2의 불완전하게 축합된 다면체 올리고머 실세스퀴녹산은 올리고머 실세스퀴녹산의 물질 부류의 용이하게 이용할 수 있는, 바람직한 가격의 대표물이다. 이들 불완전하게 축합된 다면체 올리고머 실세스퀴녹산을 가수분해 축합이 가능한 추가의 공반응물(예를 들면, 알콕시실란)과 반응시킴으로써, 직접적으로 또는 소성반응 후 다공성 저유전율 절연막으로서 적합한 3차원 네트워크 구조의 신규한 종을 수득할 수 있다.
구조 1
Figure 112006000263911-PCT00001
구조 2
Figure 112006000263911-PCT00002
본 발명의 방법의 추가의 이점은 불완전하게 축합된 다면체 올리고머 실세스퀴녹산과 가수분해 축합이 가능한 공반응물의 선택을 통해 다공율을 조절할 수 있 고, 따라서 저유전율 절연막의 k 값도 조절할 수 있다는 것이다. 마찬가지로 열기계적 강도, 경도, 모둘리(moduli), 열 안정성 및 표면 조도는 사용되는 전구체에 따라 좌우된다.
본 발명의 반도체 또는 전기 회로 상의 저유전율 절연막 제조방법은 막 제조를 위해 다음 화학식의 불완전하게 축합된 다면체 올리고머 실세스퀴녹산을 사용하는 것이 바람직하다.
[(RaXbSiOl.5)m(RcYdSiO)n]
여기서,
a 및 b는 0 내지 1이고, c 및 d는 1이고, m과 n의 합은 3 이상이고, a와 b의 합은 1이고, n 및 m은 1 이상이고,
R은 수소 원자, 또는 알킬, 사이클로알킬, 알케닐, 사이클로알케닐, 알키닐, 사이클로알키닐, 아릴 또는 헤테로아릴 그룹이고, 각각 치환되거나 비치환되고,
X는 옥시, 하이드록실, 알콕시, 카복실, 실릴, 실릴옥시, 할로겐, 에폭시, 에스테르, 플루오로알킬, 이소시아네이트, 아크릴레이트, 메타크릴레이트, 니트릴, 아미노 또는 포스핀 그룹, 또는 타입 X의 이러한 그룹을 하나 이상 함유하는 타입 R의 치환체이고,
Y는 하이드록실, 알콕시 또는 타입 0-SiZ1Z2Z3의 치환체이고, 여기서, Z1, Z2 및 Z3은 플루오로알킬, 알콕시, 실릴옥시, 에폭시, 에스테르, 아크릴레이트, 메타크릴레이트 또는 니트릴 그룹, 또는 타입 R의 치환체이고, 동일하거나 상이하고,
타입 R의 치환체는 동일하거나 상이할 뿐만 아니라, 타입 X 및 Y의 치환체도 각각 동일하거나 상이하고, 타입 Y의 치환체로서 하나 이상의 하이드록실 그룹을 포함한다.
본 발명의 방법에서, 타입 Y 치환체로서 하이드록실 그룹을 3개 이하로 함유하는 불완전하게 축합된 다면체 올리고머 실세스퀴녹산을 사용하는 것이 바람직하다. 본 발명의 방법에서, 특히 다음 화학식의 불완전하게 축합된 다면체 올리고머 실세스퀴녹산이 사용된다.
[(RaSiOl.5)m(RcYdSiO)n]
위의 화학식에서,
a, c 및 d는 1이고, m과 n의 합은 3 이상이고, n 및 m은 1 이상이고,
R은 수소 원자, 또는 알킬, 사이클로알킬, 알케닐, 사이클로알케닐, 알키닐, 사이클로알키닐, 아릴 또는 헤테로아릴 그룹이고, 각각은 치환되거나 비치환되고,
Y는 하이드록실, 알콕시 또는 타입 0-SiZ1Z2Z3의 치환체이고, 여기서, Z1, Z2 및 Z3은 플루오로알킬, 알콕시, 실릴옥시, 에폭시, 에스테르, 아크릴레이트, 메타크릴레이트 또는 니트릴 그룹, 또는 타입 R의 치환체이고, 동일하거나 상이하고,
타입 R의 치환체는 동일하거나 상이할 뿐만 아니라, 타입 Y의 치환체도 동일하거나 상이하고, 타입 Y의 치환체로서 하나 이상의 하이드록실 그룹을 포함한다.
그러나, 바람직하게는, 구조 1 또는 2의 불완전하게 축합된 다면체 올리고머 실세스퀴녹산이 사용된다.
구조 1
Figure 112006000263911-PCT00003
구조 2
Figure 112006000263911-PCT00004
본 발명의 방법에서 사용되는 불완전하게 축합된 다면체 올리고머 실세스퀴녹산은 타입 R 치환체로서 수소 원자 또는 알킬, 사이클로알킬 또는 알케닐 그룹을 함유하는 것이 특히 바람직하다. 사용되는 불완전하게 축합된 다면체 올리고머 실세스퀴녹산이 타입 R의 치환체로서 알킬 그룹, 특히 메틸, 에틸, 프로필, 이소부틸, n-옥틸 또는 이소옥틸 또는 2,2,4-트리메틸펜틸 그룹을 포함하는 것이 특히 바람직하다. 본 발명의 방법의 하나의 특정한 양태에서, 사용되는 불완전하게 축합된 다면체 올리고머 실세스퀴녹산은 타입 R의 치환체로서 페닐, 사이클로펜틸 또는 사이클로헥실 그룹을 포함한다. 타입 R의 치환체는 모두 동일할 수 있음에도 불구하고, 또한 불완전하게 축합된 다면체 올리고머 실세스퀴녹산이 상이한 타입 R의 치환체를 포함하는 것이 가능하다.
본 발명의 방법에 따라, 불완전하게 축합된 다면체 올리고머 실세스퀴녹산은 원 위치에서 또는 용액 중에서 물질로서 사용될 수 있다. 적합한 용매는 바람직하 게는 물 이외에, 유기 용매, 특히 알코올, 케톤, 에테르, 알칸, 사이클로알칸, 아렌, 니트릴, 아민, 설파이드, 에스테르, 카복실산, 아미드 또는 불포화 및 할로겐화된 탄화수소를 포함한다. 특히 적합한 용매는 알코올, 매우 특히 안정한 l-메톡시-2-프로판올이다.
본 발명의 하나의 특정한 양태에서, 불완전하게 축합된 다면체 올리고머 실세스퀴녹산는 가수분해 축합이 가능한 공반응물, 바람직하게는 알콕시실란, 보다 바람직하게는 테트라알콕시실란, 매우 바람직하게는 테트라에톡시실란과 함께 반응한다. 이 반응에서, 불완전하게 축합된 다면체 올리고머 실세스퀴녹산 대 가수분해 축합이 가능한 공반응물의 몰 비는 바람직하게는 1:100 내지 100:1, 보다 바람직하게는 1:10 내지 10:1, 매우 바람직하게는 1:2이다.
본 발명의 방법의 하나의 매우 특별한 양태에서, 가수분해 축합이 가능한 공반응물은 불완전하게 축합된 다면체 올리고머 실세스퀴녹산과의 반응 전에 예비-가수분해되거나 부분-가수분해된다. 가수분해 축합이 가능한 공반응물의 이러한 예비 또는 부분 가수분해는 산성 용액 또는 중성 용액에서 일어날 수 있고, 바람직하게는 산성 용액에서 일어난다. 이러한 목적을 위해, 가수분해 축합이 가능한 공반응물은 바람직하게는 물과 반응한다. 하나의 특정한 양태에서, 이러한 예비 또는 부분 가수분해를 위해, 가수분해 축합이 가능한 공반응물의 완전한 가수분해를 위해 산술적으로 필요한 몰 양의 50%를 가한다.
본 발명의 방법의 또다른 양태에서, 막 형성제, 바람직하게는 포화 탄화수소, 보다 바람직하게는 탄소수가 10, 11, 12, 13, 14, 15, 16, 17, 18, 19 또는 20 인 포화 탄화수소, 매우 바람직하게는 헥사데칸을 불완전하게 축합된 다면체 올리고머 실세스퀴녹산에 가한다. 본 발명의 방법의 하나의 특별한 양태에서, 기공 형성제를 사용할 수 있다.
반도체 또는 전기 회로일 수 있는 기판 상의 출발 물질 증착은 바람직하게는 습윤-화학적 코팅 방법, 보다 바람직하게는 스핀 코팅, 매우 바람직하게는 실온에서 일어난다. 하나의 특정한 양태에서, 증착은 또한 침지코팅에 의해 일어날 수 있다. 이 후, 바람직하게는, 특히 400 내지 500℃에서 소성반응시킨다.
본 발명은 추가로, 본 발명의 방법에 의해 제조된 저유전율 절연막을 제공한다. 본 발명의 저유전율 절연막은 바람직하게는 880kHz의 주파수에서 측정시 k 값(유전율)이 2.5 이하, 보다 바람직하게는 2.3 이하, 매우 바람직하게는 2.1 이하이다. k 값은 문헌[참조: A. R. Blythe, Electrical Properties of Polymers, Cambridge University Press, ISBN 0 521 29825 3]과 동일한 방법에 의해 측정된다.
하기 실시예는 본 발명의 방법을 설명하기 위한 것이고, 본 발명을 이 양태로 제한함을 의도하지는 않는다.
1. 가수분해 축합이 가능한 공반응물의 예비가수분해
테트라에톡시실란의 예비가수분해를 위해, 염산을 가해 설정한 pH 2에서 테트라에톡시실란 및 물을 1:2의 몰 비(테트라에톡시실란 50g 및 물 8.65g)로 반응시킨다. 이 반응을 위해, 반응 혼합물을 실온에서 투명 용액이 형성될 때까지 약 1 일 동안 교반한다.
2. 출발 물질 혼합물의 제조
불완전하게 축합된 다면체 올리고머 실세스퀴녹산 20중량%를 1-메톡시-2-프로판올에 용해시킨다. 그 후, 헥사데칸 10중량%를 이 용액에 가한다. 추가의 단계에서, 단계 1의 예비가수분해 생성물을 실온에서 불완전하게 축합된 다면체 올리고머 실세스퀴녹산 용액에 가하고, 여기서, 테트라에톡시실란 대 불완전하게 축합된 다면체 올리고머 실세스퀴녹산의 몰 비는 2:1이다.
표 1: 출발 물질 혼합물의 제조에 관한 실험 매개변수
실시예 구조에 따른 불완전하게 축합된 다면체 올리고머 실세스퀴녹산
2.1 R이 이소부틸인 구조 11.)
2.2 R이 이소부틸인 구조 22.)
1.) 제조사: 시그마 알드리히(Sigma-Aldrich)
2.) 트리메틸실릴 클로라이드 및 구조 1의 불완전하게 축합된 다면체 올리고머 실세스퀴녹산을 사용하는 실릴화로 제조.
3. 출발 물질 혼합물의 침착
단계 2의 출발 물질 혼합물의 각각 0.5㎖를 표면적이 6.45cm2인 기판 상에 스핀 코팅으로 침착시키고 2분 동안 1200rpm의 속도로 회전시킨다. 그 후, 코팅된 기판을 실온에서 초기 건조시킨 후, 1시간 동안에 걸친 공기 대기에서 450℃에서 하소화시킨다.
실시예 출발 물질 혼합물 기판
3.1 2.1 유리
3.2 2.2 유리
3.3 2.2 표면 저항이 10ohms인, 산화주석인듐(ITO)으로 코팅된 전도성 유리
4. 본 발명의 저유전율 절연막의 특성
실시예 3.1 및 3.2에 따라 제조된 저유전율 절연막은 우수한 투명성 및 습윤성을 나타낸다. 실시예 3.3에 따라 제조된 저유전율 절연막의 두께는 550nm이다. 코팅이 소성된 후, 층 두께가 100 내지 500nm인 금 전극을 물리적 증착으로 그 위에 증착시킨다. 그 후, 실온에서 주파수 기능으로서 어드미턴스(admittance)로, 정밀 LCR 계량기 HP 4284A를 사용하여 측정된다. 주파수 880kHz에서 k 값은 2.3이다.

Claims (12)

  1. 막 제조를 위해 다음 화학식의 불완전하게 축합된 다면체 올리고머 실세스퀴녹산의 사용을 포함하는, 반도체 또는 전기 회로 상의 저유전율 절연막의 제조방법.
    [(RaXbSiOl.5)m(RcYdSiO)n]
    위의 화학식에서,
    a 및 b는 0 내지 1이고, c 및 d는 1이고, m과 n의 합은 3 이상이고, a와 b의 합은 1이고, n 및 m은 1 이상이고,
    R은 수소 원자, 또는 알킬, 사이클로알킬, 알케닐, 사이클로알케닐, 알키닐, 사이클로알키닐, 아릴 또는 헤테로아릴 그룹이고, 각각 치환되거나 비치환되고,
    X는 옥시, 하이드록실, 알콕시, 카복실, 실릴, 실릴옥시, 할로겐, 에폭시, 에스테르, 플루오로알킬, 이소시아네이트, 아크릴레이트, 메타크릴레이트, 니트릴, 아미노 또는 포스핀 그룹, 또는 타입 X의 이러한 그룹을 하나 이상 함유하는 타입 R의 치환체이고,
    Y는 하이드록실, 알콕시 또는 타입 0-SiZ1Z2Z3의 치환체이고, 여기서, Z1, Z2 및 Z3은 플루오로알킬, 알콕시, 실릴옥시, 에폭시, 에스테르, 아크릴레이트, 메타크릴레이트 또는 니트릴 그룹, 또는 타입 R의 치환체이고, 동일하거나 상이하고,
    타입 R의 치환체는 동일하거나 상이할 뿐만 아니라, 타입 X 및 Y의 치환체도 각각 동일하거나 상이하고, 타입 Y의 치환체로서 하나 이상의 하이드록실 그룹을 포함한다.
  2. 제1항에 있어서, 다음 화학식의 불완전하게 축합된 다면체 올리고머 실세스퀴녹산이 사용되는 방법.
    [(RaSiOl.5)m(RcYdSiO)n]
    위의 화학식에서,
    a, c 및 d는 1이고, m과 n의 합은 3 이상이고, n 및 m은 1 이상이고,
    R은 수소 원자, 또는 알킬, 사이클로알킬, 알케닐, 사이클로알케닐, 알키닐, 사이클로알키닐, 아릴 또는 헤테로아릴 그룹이고, 각각은 치환되거나 비치환되고,
    Y는 하이드록실, 알콕시 또는 타입 0-SiZ1Z2Z3의 치환체이고, 여기서, Z1, Z2 및 Z3은 플루오로알킬, 알콕시, 실릴옥시, 에폭시, 에스테르, 아크릴레이트, 메타크릴레이트 또는 니트릴 그룹, 또는 타입 R의 치환체이고, 동일하거나 상이하고,
    타입 R의 치환체는 동일하거나 상이할 뿐만 아니라, 타입 Y의 치환체도 동일하거나 상이하고, 타입 Y의 치환체로서 하나 이상의 하이드록실 그룹을 포함한다.
  3. 제1항 또는 제2항에 있어서, 타입 Y 치환체로서 하이드록실 그룹을 3개 이하로 함유하는 불완전하게 축합된 다면체 올리고머 실세스퀴녹산이 사용되는 방법.
  4. 제1항 내지 제3항 중의 어느 한 항에 있어서, 구조 1 또는 2의 불완전하게 축합된 다면체 올리고머 실세스퀴녹산이 사용되는 방법.
    구조 1
    Figure 112006000263911-PCT00005
    구조 2
    Figure 112006000263911-PCT00006
  5. 제1항 내지 제4항 중의 어느 한 항에 있어서, 불완전하게 축합된 다면체 올리고머 실세스퀴녹산이 알콕시실란과 반응하는 방법.
  6. 제5항에 있어서, 불완전하게 축합된 다면체 올리고머 실세스퀴녹산이 테트라알콕시실란과 반응하는 방법.
  7. 제1항 내지 제6항 중의 어느 한 항에 있어서, 불완전하게 축합된 다면체 올리고머 실세스퀴녹산 대 가수분해 축합이 가능한 공반응물의 몰 비가 1:10 내지 10:1인 방법.
  8. 제7항에 있어서, 불완전하게 축합된 다면체 올리고머 실세스퀴녹산 대 가수분해 축합이 가능한 공반응물의 몰 비가 2:1인 방법.
  9. 제1항 내지 제8항 중의 어느 한 항에 있어서, 저유전율 절연막이 습윤-화학 코팅 방법에 의해 제조되는 방법.
  10. 제9항에 있어서, 저유전율 절연막이 스핀 코팅 후 하소화에 의해 제조되는 방법.
  11. 제1항 내지 제10항 중의 어느 한 항에 따라 제조된 저유전율 절연막.
  12. 제11항에 있어서, 880kHz의 주파수에서 측정된 k 값이 2.3 이하인 저유전율 절연막.
KR1020067000137A 2003-07-03 2004-06-02 저유전율 절연막의 제조방법 KR101030244B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10330022A DE10330022A1 (de) 2003-07-03 2003-07-03 Verfahren zur Herstellung von Iow-k dielektrischen Filmen
DE10330022.8 2003-07-03

Publications (2)

Publication Number Publication Date
KR20060031678A true KR20060031678A (ko) 2006-04-12
KR101030244B1 KR101030244B1 (ko) 2011-04-25

Family

ID=33521300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067000137A KR101030244B1 (ko) 2003-07-03 2004-06-02 저유전율 절연막의 제조방법

Country Status (9)

Country Link
US (1) US7410914B2 (ko)
EP (1) EP1642329B1 (ko)
JP (1) JP4518421B2 (ko)
KR (1) KR101030244B1 (ko)
CN (1) CN100530560C (ko)
AT (1) ATE527685T1 (ko)
DE (1) DE10330022A1 (ko)
ES (1) ES2373721T3 (ko)
WO (1) WO2005004220A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180172B2 (en) 2003-06-19 2007-02-20 World Properties, Inc. Circuits, multi-layer circuits, and methods of manufacture thereof
DE10357091A1 (de) * 2003-12-06 2005-07-07 Degussa Ag Vorrichtung und Verfahren zur Abscheidung feinster Partikel aus der Gasphase
US7549220B2 (en) 2003-12-17 2009-06-23 World Properties, Inc. Method for making a multilayer circuit
WO2005072031A2 (en) * 2004-01-20 2005-08-04 World Properties, Inc. Circuit materials, circuits, multi-layer circuits, and methods of manufacture thereof
DE102004010055A1 (de) * 2004-03-02 2005-09-22 Degussa Ag Verfahren zur Herstellung von Silicium
DE102004037675A1 (de) * 2004-08-04 2006-03-16 Degussa Ag Verfahren und Vorrichtung zur Reinigung von Wasserstoffverbindungen enthaltendem Siliciumtetrachlorid oder Germaniumtetrachlorid
ES2626229T3 (es) * 2005-03-24 2017-07-24 Bridgestone Corporation Compuesto de caucho reforzado con sílice con baja emisión de compuestos orgánicos volátiles (COV)
DE102005041137A1 (de) * 2005-08-30 2007-03-01 Degussa Ag Reaktor, Anlage und großtechnisches Verfahren zur kontinuierlichen Herstellung von hochreinem Siliciumtetrachlorid oder hochreinem Germaniumtetrachlorid
DE102006003464A1 (de) * 2006-01-25 2007-07-26 Degussa Gmbh Verfahren zur Erzeugung einer Siliciumschicht auf einer Substratoberfläche durch Gasphasenabscheidung
DE102007007874A1 (de) 2007-02-14 2008-08-21 Evonik Degussa Gmbh Verfahren zur Herstellung höherer Silane
DE102007014107A1 (de) 2007-03-21 2008-09-25 Evonik Degussa Gmbh Aufarbeitung borhaltiger Chlorsilanströme
DE102007048937A1 (de) * 2007-10-12 2009-04-16 Evonik Degussa Gmbh Entfernung von polaren organischen Verbindungen und Fremdmetallen aus Organosilanen
DE102007050199A1 (de) * 2007-10-20 2009-04-23 Evonik Degussa Gmbh Entfernung von Fremdmetallen aus anorganischen Silanen
DE102007050573A1 (de) * 2007-10-23 2009-04-30 Evonik Degussa Gmbh Großgebinde zur Handhabung und für den Transport von hochreinen und ultra hochreinen Chemikalien
DE102007059170A1 (de) * 2007-12-06 2009-06-10 Evonik Degussa Gmbh Katalysator und Verfahren zur Dismutierung von Wasserstoff enthaltenden Halogensilanen
KR101504308B1 (ko) * 2007-12-27 2015-03-19 신닛테츠 수미킨 가가쿠 가부시키가이샤 케이지구조 함유 경화성 실리콘 공중합체 및 그 제조방법 그리고 케이지구조 함유 경화성 실리콘 공중합체를 사용한 경화성 수지 조성물 및 그 경화물
DE102008004396A1 (de) * 2008-01-14 2009-07-16 Evonik Degussa Gmbh Anlage und Verfahren zur Verminderung des Gehaltes von Elementen, wie Bor, in Halogensilanen
US8414970B2 (en) * 2008-02-15 2013-04-09 Guardian Industries Corp. Organosiloxane inclusive precursors having ring and/or cage-like structures for use in combustion deposition
DE102008002537A1 (de) * 2008-06-19 2009-12-24 Evonik Degussa Gmbh Verfahren zur Entfernung von Bor enthaltenden Verunreinigungen aus Halogensilanen sowie Anlage zur Durchführung des Verfahrens
KR101041145B1 (ko) * 2008-07-09 2011-06-13 삼성모바일디스플레이주식회사 폴리실세스퀴옥산 공중합체, 그의 제조방법, 이를 이용하는폴리실세스퀴옥산 공중합체 박막, 및 이를 이용하는유기전계발광표시장치
DE102008054537A1 (de) * 2008-12-11 2010-06-17 Evonik Degussa Gmbh Entfernung von Fremdmetallen aus Siliciumverbindungen durch Adsorption und/oder Filtration
US8431670B2 (en) * 2009-08-31 2013-04-30 International Business Machines Corporation Photo-patternable dielectric materials and formulations and methods of use
US8623447B2 (en) * 2010-12-01 2014-01-07 Xerox Corporation Method for coating dielectric composition for fabricating thin-film transistors
CN109233294B (zh) * 2018-08-28 2020-04-24 淮阴工学院 有机硅介微孔超低介电薄膜及其制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4349609A (en) * 1979-06-21 1982-09-14 Fujitsu Limited Electronic device having multilayer wiring structure
US5152834A (en) * 1990-09-14 1992-10-06 Ncr Corporation Spin-on glass composition
US6015457A (en) * 1997-04-21 2000-01-18 Alliedsignal Inc. Stable inorganic polymers
US6417115B1 (en) 1998-05-26 2002-07-09 Axeclis Technologies, Inc. Treatment of dielectric materials
US6231989B1 (en) * 1998-11-20 2001-05-15 Dow Corning Corporation Method of forming coatings
US6252030B1 (en) 1999-03-17 2001-06-26 Dow Corning Asia, Ltd. Hydrogenated octasilsesquioxane-vinyl group-containing copolymer and method for manufacture
KR100722731B1 (ko) 1999-03-31 2007-05-29 미쓰비시 마테리알 가부시키가이샤 다면체 유기규소 화합물 및 그의 제조방법
US6440550B1 (en) 1999-10-18 2002-08-27 Honeywell International Inc. Deposition of fluorosilsesquioxane films
JP2001189109A (ja) 2000-01-05 2001-07-10 Sumitomo Bakelite Co Ltd 絶縁材用樹脂組成物およびこれを用いた絶縁材
TW588072B (en) * 2000-10-10 2004-05-21 Shipley Co Llc Antireflective porogens
DE10060775A1 (de) 2000-12-07 2002-06-13 Creavis Tech & Innovation Gmbh Oligomere Silasesquioxane und Verfahren zur Herstellung von oligomeren Silasesquioxanen
DE10060776A1 (de) 2000-12-07 2002-06-13 Creavis Tech & Innovation Gmbh Katalysatorsystem auf Basis von Silasesequioxan-Metallkomplexe aufweisenden Polymerverbindungen
DE10100384A1 (de) 2001-01-05 2002-07-11 Degussa Verfahren zur Modifizierung der Funktionalität von organofunktionellen Substratoberflächen
US6936537B2 (en) * 2001-06-19 2005-08-30 The Boc Group, Inc. Methods for forming low-k dielectric films
WO2003064490A2 (en) * 2001-06-27 2003-08-07 Hybrid Plastics Llp Process for the functionalization of polyhedral oligomeric silsesquioxanes
DE10141687A1 (de) 2001-08-25 2003-03-06 Degussa Siliciumverbindungen enthaltendes Mittel zur Beschichtung von Oberflächen
WO2003024870A1 (fr) * 2001-09-18 2003-03-27 Chisso Corporation Derives silsesquioxane et procede de fabrication
DE10156619A1 (de) * 2001-11-17 2003-05-28 Creavis Tech & Innovation Gmbh Verfahren zur Herstellung funktionalisierter oligomerer Silasesquioxane sowie deren Verwendung

Also Published As

Publication number Publication date
JP4518421B2 (ja) 2010-08-04
DE10330022A1 (de) 2005-01-20
US7410914B2 (en) 2008-08-12
ATE527685T1 (de) 2011-10-15
EP1642329B1 (en) 2011-10-05
WO2005004220A1 (en) 2005-01-13
JP2009514189A (ja) 2009-04-02
EP1642329A1 (en) 2006-04-05
CN1816902A (zh) 2006-08-09
KR101030244B1 (ko) 2011-04-25
ES2373721T3 (es) 2012-02-08
US20070166456A1 (en) 2007-07-19
CN100530560C (zh) 2009-08-19

Similar Documents

Publication Publication Date Title
KR101030244B1 (ko) 저유전율 절연막의 제조방법
KR100985272B1 (ko) 집적 회로에 적용하기 위한 혼성 유기-무기 유전체를 위한폴리(유기실록산) 물질 및 방법
KR100802349B1 (ko) 유전율이 낮은 다공질 실리카질 막, 이의 제조방법 및 이를 포함하는 반도체 장치
KR101970860B1 (ko) 실리카질막의 형성 방법 및 동 방법으로 형성된 실리카질막
JP5010098B2 (ja) 分子多面体型シルセスキオキサンを用いた半導体層間絶縁膜の形成方法
KR100451044B1 (ko) 유기실리케이트 중합체의 제조방법, 및 이를 이용한절연막의 제조방법
CN100422241C (zh) 硅氧烷基的树脂和使用其制造的半导体器件的层间绝缘膜
JP3919862B2 (ja) 低誘電率シリカ質膜の形成方法及び同シリカ質膜
JP3015104B2 (ja) 半導体装置およびその製造方法
US7514709B2 (en) Organo-silsesquioxane polymers for forming low-k dielectrics
JP3939408B2 (ja) 低誘電率シリカ質膜
JPH05214296A (ja) 酸化物被膜形成用塗布液および酸化物被膜の製造法
JPH11105187A (ja) 高純度シリカ質膜の形成方法及び高純度シリカ質膜
KR100422916B1 (ko) 유기실리케이트 중합체 및 이를 함유하는 저유전 절연막
JP2000336312A (ja) シリカ系被膜形成用塗布液、シリカ系被膜の製造法及び半導体装置
KR101023916B1 (ko) 분자 다면체형 실세스퀴옥산을 이용한 반도체 층간절연막의 형성방법
KR100450257B1 (ko) 유기실리케이트 중합체 및 이를 함유하는 저유전 절연막
KR100516205B1 (ko) 다이메틸실록산기가 균일하게 도입된폴리메틸실세스퀴옥산 공중합체의 제조방법
KR20030082693A (ko) 유기실리케이트 중합체 및 이를 함유하는 절연막
JP3881420B2 (ja) 低誘電率材料、層間絶縁膜及びic基板
JP2000212508A (ja) シリカ系被膜形成用塗布液、シリカ系被膜の製造法、シリカ系被膜およびそれを用いた半導体装置
KR100508902B1 (ko) 유기실리케이트 중합체 및 이를 함유하는 절연막
JPH0834957A (ja) 酸化物被膜形成用塗布液、酸化物被膜の製造法および半導体装置
JPH11236531A (ja) シリカ系被膜形成用塗布液およびシリカ系被膜

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee