JP2009505428A - 有機電界効果トランジスタの製造方法 - Google Patents

有機電界効果トランジスタの製造方法 Download PDF

Info

Publication number
JP2009505428A
JP2009505428A JP2008527042A JP2008527042A JP2009505428A JP 2009505428 A JP2009505428 A JP 2009505428A JP 2008527042 A JP2008527042 A JP 2008527042A JP 2008527042 A JP2008527042 A JP 2008527042A JP 2009505428 A JP2009505428 A JP 2009505428A
Authority
JP
Japan
Prior art keywords
thickness
dielectric
transistor
organic
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008527042A
Other languages
English (en)
Inventor
ディムラー、クラウス
ロッツォル、ロバート、アール.
Original Assignee
オーガニックアイディー インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オーガニックアイディー インコーポレイテッド filed Critical オーガニックアイディー インコーポレイテッド
Publication of JP2009505428A publication Critical patent/JP2009505428A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Abstract

有機電界効果トランジスタの製造において少なくとも2つの厚みを有する誘電体が形成される。
トランジスタのアクティブ領域に形成される1つの厚みにより、デバイスの所望の閾値が調整される。
トランジスタのフィールド領域に第2の厚みが堆積されることにより、トランジスタを電気的に絶縁し、リーク電流および容量を減少させる。第1の厚みより厚く、第2の厚みよりは薄い第3の誘電体厚を用いることにより、第2の閾値電圧を有するトランジスタが定義され得る。誘電体の複数の厚みは、グラビア印刷を用いるときは、グラビアロールの複数のセルサイズ、フレキソ印刷を用いるときは、anoloxロールにおける複数のセルサイズ、インクジェット印刷を用いるときは、複数のノズルサイズおよびチャンバ圧により生じ、あるいは、単一の厚みの誘電体の連続層を印刷することにより生じる。方法は、トップゲート型、ボトムゲートトップコンタクト型、また、ボトムゲートボトムコンタクト型有機トランジスタ構造において用いられ得る。
【選択図】なし

Description

関連出願
本発明は、2005年8月16日に出願された米国特許番号第11/204,725号の優先権を主張し、参照によりそのすべてが本願明細書中に組み込まれる。
本発明は、有機トランジスタに関連し、より詳しくは、少なくとも2つの誘電体厚を有する有機電界効果トランジスタの製造方法に関する。
有機電界効果トランジスタ(oFET)は、ディスプレイ、電子バーコード、および、センサなど多くの用途に提案されている。様々な用途でoFETが重宝とされるのは、製造コストが安く、回路規模が大きく、有機材料の化学的活性性質による。これらの使途の多くは、フレキソ印刷およびグラビア印刷などの印刷技術を利用した製造方法に依存する。
有機MOSトランジスタの動作は、シリコン金属酸化膜半導体トランジスタと同様である。主な構成の違いは、より一般的な無機シリコンMOSデバイスではシリコン層が用いられるのとは対照的に、半導体有機MOSトランジスタは、半導体有機高分子膜の薄膜層を利用してデバイスの半導体として機能することである。
図1は、トップゲートボトムコンタクト有機MOSトランジスタ100の断面図である。金属領域122は、有機MOSデバイス100のゲート122を形成する絶縁基板112に堆積される。薄い誘電体領域120がゲート領域122の上部に配置され、他の層から電気的に絶縁するMOSゲート絶縁体として機能する。ゲート金属122の一部を覆う導体116および118間にギャップ124ができるようにゲート領域122上の誘電体領域120に金属導体118および116が形成される。ギャップ124は、トランジトリ100のチャネル領域として知られる。有機半導体材料114の薄膜は、誘電体領域120上に金属導体116および118の少なくとも一部を覆うように堆積される。ゲート122およびソース118間に印加される電圧は、半導体領域124と誘電体120との界面近傍におけるギャップ領域124内の有機半導体膜114の抵抗を変える。これが「電界効果」である。ソース118およびドレイン116間に別の電圧が印加されると、ドレイン・ソース間には、ゲートからドレイン、および、ドレインから電源電圧の両方に基づく値を有する電流が流れる。
完全な回路を実現するには、ゲート金属とソース/ドレイン金属との間に電気的接続を設けることが必要である。この電気的接続は、ソース/ドレイン金属が堆積される前に誘電体を貫通する開口をパターン化することにより実現できる。その結果、ソース/ドレイン金属領域とゲート金属領域とを接続する開口が生じる。
有機トランジスタ200もまた、図2に示されるようなトップゲートトップコンタクト構造として構築されることができる。導体層222は、基板212上に堆積されてパターニングされる。誘電層220は、導体層222上に堆積される。半導体材料214は、誘電層220上に堆積される。導電性薄膜が有機半導体214の上部に堆積されてパターン化されることにより、ゲート金属層224と重なるギャップ224が生じるように導電性ソース/ドレイン領域216および218が形成される。ギャップ224は、トランジスタ200のチャネル領域として知られる。電界効果により、ゲート導体222とソース218との間に印加される電圧は、半導体領域224および誘電体220との間の界面近傍におけるギャップ領域224における有機半導体214の抵抗を変える。ソース218とドレイン216との間に別の電圧が印加される場合、ドレインとソースとの間には、ゲート・ソース間、および、ドレイン・ソース電圧間両方に基づく値を伴う電流が流れる。
また、完全なプロセスでは、ゲート金属とソース/ドレイン金属間の接続は、ソース/ドレインが堆積される前に誘電体および有機半導体を貫通する開口をパターニングすることにより実現する。その結果、ソース/ドレイン金属領域とゲート金属領域とを接続する開口が生じる。
有機トランジスタ300は、図3に示すようなトップゲート構造として構築される。導電性薄膜が絶縁基板312に堆積されてパターン化されることにより、導電性領域318および316が形成される。これら導電性領域の1つは、ソース318として知られ、その他は、ドレイン316として知られる。それらの間のギャップ324は、チャネル領域300として知られる。薄い有機半導体層は、ギャップ324全体と、導電性領域ソース318およびドレイン316の少なくとも一部がカバーされるよう、導電性領域ソース318およびドレイン316の上部に堆積される。誘電層320は、半導体層320の上部に堆積される。導体層322は、ギャップ324と、ソース316およびドレイン316の少なくとも一部が覆われるよう、堆積されてパターン化される。電界効果により、ゲート320とソース318との間に電圧が印加されるにつれ、半導体320と誘電体320との界面近傍におけるギャップ324の内側の有機半導体320の抵抗は減少する。ソース318とドレイン316との間に別の電圧が印加されると、ソース318とドレイン316との間にゲート300とソース318との間の電圧に基づく値を有する電流が流れる。
同様に、完全な回路を生成するためには、ゲート金属とソース/ドレイン金属との間に電気的接続を確立する必要がある。この電気的接続は、ゲート金属が堆積される前に誘電体を貫通する開口をパターン化することにより得られる。結果としてソース/ドレイン金属領域とゲート金属領域とを接続する開口が生じる。
これらの構造のすべてにおいて、すべての層は、ゲート導体がチャネル領域のギャップ、および、ソース/ドレインの少なくとも一部と重なり、有機半導体、および、誘電体が配置される限りパターン化されるので、ゲート導体およびソース/ドレイン導体は、電気的に絶縁される。
有機半導体材料は、ポリマー、低分子量、あるいは、ハイブリッドとしてしばしば分類される。ペンタセン、ヘキシチオフェン、TPD、および、PBDは、低重量分子の例である。ポリチオフェン、パラセニレン、ビニレン、および、ポリフェニレン、エチレンは、高分子半導体の例である。ポリビニルカルバゾールは、ハイブリッド材料の一例である。これらの材料は、絶縁体または導体として分類されない。有機半導体の動作は、無機半導体におけるバンド理論と類似するといえよう。しかしながら、有機半導体に電荷キャリアを生じさせる実際の仕組みは、無機半導体とは実質的に異なる。シリコンなどの無機半導体では、異なる原子値の原子をホスト結晶格子に導入することによりキャリアが生成され、その量は、伝導帯に印加されるキャリア数によって表され、その動作は、波数ベクトルkにより表され得る。有機半導体では、炭素分子のハイブリダイゼーションにより、特定の材料内にキャリアが生成され、Π電子と呼ばれる結合の弱い電子が非局在化するようになり、元々はその電子を生じた原子から比較的遠くへと移動する。この効果は、共役分子またはベンゼンリング構造を含む材料内で顕著に見られる。非局在化により、これらΠ電子は、伝導帯にあるときのような状態になると、おおざっぱに言うことができる。この仕組みは、電荷の移動性を低下させ、ある尺度は、これらの電荷が半導体を介して移動する速度を示し、無機半導体に比べ、有機半導体の電流特性は著しく低くなる。
移動性の低下の他に、キャリア生成の化学作用は、有機MOSトランジスタと無機半導体との動作間に別の重要な相違をもたらす。無機半導体の典型的な動作では、チャネル領域の抵抗は、半導体内に少数存在するタイプの電荷で形成される電荷キャリアからなる逆転層により変更される。導通のために用いられるものと逆のタイプのキャリアがシリコンバルクにドーピングされる。例えば、p型無機半導体は、n型半導体で形成され、n型半導体ホールとも呼ばれるp型キャリアを用いてソース/ドレイン間に電流を導く。しかしながら、有機半導体の典型的な動作において、チャネル領域の抵抗は、半導体内に多数存在するタイプの電荷で形成される電荷キャリアからなる「蓄積層」により変更される。例えば、PMOS有機トランジスタの典型的な動作では、p型半導体、およびpキャリアあるいはホールを用いて電流を生じる。
シリコンなどの無機半導体の処理では、しばしばフィールド酸化物層と呼ばれるトランジスタ間の誘電体を用いて互いに絶縁される。このフィールド酸化物層を形成する1つの一般的な方法は、LOCOSと呼ばれるプロセスによるもので、トランジスタのチャネル、ソース/ドレイン領域が窒化シリコンによりマスクされ、該シリコンは、その後高温の酸素または水蒸気にさらされる。そして酸素または水蒸気にさらされたシリコンが酸化して二酸化ケイ素が形成され、一方、窒化シリコンマスクにより保護されているシリコンは、酸化しない。この酸化物を形成する他の方法は、トレンチアイソレーションプロセスと呼ばれ、フィールド領域内のシリコンへのエッチング、誘電体の堆積、および、表面の平坦化を含む。フィールド酸化物層は、また、アイソレーションをもたらすばかりでなく、フィールド酸化物層(第1の金属層)の下の金属相互接続がフィールド酸化物層(第2の金属層)の上の金属相互接続と重なるときに上昇する寄生容量を引き下げる。さらに、第1の金属層および金属の第2の金属層から誘電体を通じてのリークも減少する。フィールド酸化物層が厚いほど、誘電体を通じての寄生容量およびリークは望ましく減少する。
有機半導体処理では、トランジスタ間のアイソレーションは一般的に、フィールド領域内に半導体を堆積せずにもたらされるこのような処理では、誘電体の厚みは、トランジスタの閾値を最適化するよう選択され、アクティブおよびフィールド領域の両方に堆積される。フィールド領域内に半導体は存在しないので、キャリアは、キャリアチャネルを形成せず、よって所望のアイソレーションが実現する。しかしながら、この策は、誘電体を通じてのリークを大きくするばかりでなく、金属の第1の層と第2の層との間の容量も大きくしてしまう。
この従来技術の他の制限は、いくつかの印刷技術を用いる場合に、フィールド領域内に全く半導体が堆積しないとは言い切れないことである。例えば、グラビア印刷では、印刷ローラの非画像領域は、非画像領域内のインクを掻き落とすドクターブレードブレードに潤滑性を与えるべく、故意に少量のインクを取り込むよう設計されている。非画像領域にクロスハッチが刻み込まれることにより、過剰なインクを取り除くドクターブレードが磨耗したり、あるいは、ガタついたりしなくなる。グラビアがビジュアルプリントに用いられる場合は、この少量のインクは取るに足りないものだが、この少量のインクから生じる電気的性質は、非常に有害なものとなり得る。この場合、半導体インクの薄いコーティングが基板上に堆積されることもあり、トランジスタのフィールド領域内に、個々のトランジスタ間の望ましくないクロストークの原因となる電荷キャリアを生じ得る。
したがって、有機統合プロセスにおけるトランジスタの実用的な絶縁方法が望まれる。
本発明の一実施形態によれば、少なくとも2つの厚みを有する誘電体が有機電界効果トランジスタの製造において形成される。トランジスタのアクティブ領域が一の厚みを有することにより、デバイスの所望の閾値を調整する手段が提供される。トランジスタのフィールド領域が第2の厚みを有することにより、トランジスタを電気的に絶縁する手段が提供される。また、誘電体のこの第2の厚みは、誘電体の下の第1の金属層と誘電体の上の第2の金属層との間のリーク電流、および、容量を減少させる役割を果たす。本発明の他の実施形態では、第1の厚みより厚く、第2の厚みよりは薄い第3の厚みが用いられることにより、第2の閾値電圧を有するトランジスタを定義し得る。誘電体のこれら複数の厚みは、グラビア印刷を用いるときは、グラビアロールの複数のセルサイズ、フレキソ印刷を用いるときは、anoloxロールにおける複数のセルサイズ、インクジェット印刷を用いるときは、複数のノズルサイズおよびチャンバ圧により生じ、あるいは、単一の厚みの誘電体の連続層を印刷することにより生じる。この方法は、トップゲート、ボトムゲートトップコンタクト、および、ボトムゲートボトムコンタクト構造において用いられ得る。
本発明を添付の図面により例示するがこれに限定されない。図面における同様の参照符号は、同様の構成要素を示す。
従来技術に従う絶縁基板、有機高分子膜、誘電層、および、導電ゲートを含む無機MOSトランジスタの断面図である。
トップゲート有機FET構造への応用として開示される発明の一実施形態を示す。
異なる誘電体厚を有する複数の閾値のトランジスタへの応用として開示される発明の一実施形態を示す。
画像領域内に複数の深さのセルを有するグラビアロール表面への応用として開示される発明の一実施形態を示す。
画像領域内に複数の深さのセルを有するグラビアロール表面への応用として開示される発明の一実施形態を示す。ここでは、画像領域内のセルは、ロール表面より低い表面と接合する。
画像領域が単一のキャビティにより定義されるグラビアロール表面への応用として開示される発明の一実施形態を示す。
フレキソ印刷プレートにおけるインク量を変化させるべく異なるセル深さを有するanoloxロールへの応用として開示される発明の一実施形態を示す。
インクジェットノズルへの適用として開示される発明の一実施形態を示す。ここでは、異なるサイズのインク滴がインクジェット制御パラメータにより表面に滴下され、それによって誘電層の厚みに変化が生じる。
誘電体の連続的な堆積により、基板上の誘電体全体の厚みが変化するとして開示される発明の一実施形態を示す。
ボトムゲートトップコンタクト型有機FET構造への応用として開示される発明の一実施形態を示す。
ボトムゲートボトムコンタクト有機FET構造への応用として開示される発明の一実施形態を示す。
図4を参照すると、トップゲート構造への本発明の一実施形態が示される。有機FETの製造プロセスは、従来技術において知られる技術から始まる。ソース418およびドレイン電極416が絶縁基板412上に堆積される。絶縁基板は、ガラス、二酸化ケイ素を含むシリコン、あるいは、ポリエステル、ポリカーボネート、ポリオレフィン、ポリイミド、PEN(ポリエチレンナフタレート)、PET(ポリエチレンテレフタラート)、PETG(ポリエチレンテレフタレート共重合体)、ポリカーボネート、または、カプトンなどのフレキシブル基板を含む。ソース418およびドレイン416電極は、パターン化された導体により形成される。パターン化された導体の材料は、金、銀、ニッケル、銅、あるいは、PEDOTなどの導電性ポリマー、および、導電性ポリチオフェンを含む。堆積方法は、蒸着、スピニング、または、印刷を含む。パターニング方法は、レーザアブレーション、化学エッチング、ドライエッチングなどの実質的技術と、印刷、インクジェット、表面修飾を含む付加的技術を含む。
その後、有機半導体424は、ヘキシチオフェン、ペンタセン、ペリレン、TPDなどの低分子重量材料、あるいは、ポリチオフェン、ポリ(パラフェニレン・ビニレン)、PPV、MEH−PPVなどの高分子有機半導体、あるいは、ポリ(ビニルカルバゾール)(PVK)などのハイブリッド材料を含む材料でできたパターン化されたソース/ドレイン層上に堆積される。
従来技術では、単一の厚さの誘電材料が有機半導体424上に堆積される。このシステムでは、金属相互接続で2つのトランジスタを接続すると、その相互接続の下の半導体内に電荷キャリアが生じ得る。そして、これらのキャリアが2つのトランジスタ間に望ましくないリーク電流を生じる可能性がある。本願明細書中に開示される本発明の一実施形態では、誘電体420は、少なくとも2つの厚みをもって堆積される。薄い誘電層423は、ソース/ドレイン間の領域、および、ソース/ドレインの少なくとも一部として定義されるトランジスタのアクティブ領域に配置される。厚い誘電体421および425は、アクティブ領域ではないフィールド領域と呼ばれるすべての領域に配置される。この厚みのある誘電体は、十分厚いため、最大電圧が相互接続金属に印加される場合、相互接続金属下ではキャリアが発生せず、それによって、トランジスタ間のリーク電流は、著しく減少する。したがって、このフィールド誘電体421および425は、トランジスタのアクティブ領域を電気的に絶縁し、第1の金属層と金属の第2の金属層との間の容量を減らす役割を果たす。フィールド誘電体は、図4に示される様に、誘電体セクション420内のソース418またはドレイン416の一部の上、あるいは、基板412に直接堆積されてもよい。あるいは、フィールド酸化物層は、図4に示されるように、誘電体セクション425における有機半導体424上に堆積されてもよい。
アクティブ領域における薄い誘電体の垂直次元は、トランジスタが有効電流を導き始めるゲート・ソース間の電圧として定義されるトランジスタの閾値電圧を定義する。
図5は、2つのトランジスタ501および503を絶縁する役割を果たす均一な厚みの誘電体を有する領域502により隔てられた、トランジスタ501がトランジスタ503より厚い誘電体521を有する他の実施形態を示す。トランジスタにおける厚い誘電体は、薄い誘電体より高い閾値電圧を生じる。したがって、このような処理は、都合がよいことに、回路設計において異なる閾値を有するトランジスタの使用を可能にできる。
この誘電体は、スピンオンガラスなどの無機前駆物質、あるいは、架橋ポリビニルフェノール(PVP)、ポリプロピレン、CYTOP、ポリビニルアルコール、ポリイソブチレン、PMMA、ポリエチレンテレフタレート(PET)、ポリ(P−キシレン)、および、CYMMなどの高分子誘電体を含む材料など、印刷可能な材料が望ましい。グラビア印刷、フレキソ印刷、または、インクジェット印刷によりパターン化することができる。これら印刷方法のそれぞれにおける単一のプロセスにおいて様々な厚さにすることができる。
グラビア印刷では、堆積したインクの厚みは、ローラのセルサイズに依存するところが大きい。グラビアローラの画像領域は、セル、と呼ばれるローラの小さいくぼみからなり、それぞれのくぼみは、一定量のインクを取り込むように設計されている。次に、ローラが基板に押し付けられることにより、インクが基板へと移される。Electrical Static Assist Printing、ESAグラビア印刷と呼ばれる特殊な形式のグラビア印刷では、ローラと、基板の他の側との間の電界を利用して、基板における各セルの中身をすべて空にしてしまう。その後インクが基板上に流れ、連続したフィルムを形成する。様々な画像領域において堆積した誘電体の厚みは、誘電体が厚く堆積した領域内により深いセルを形成し、誘電体が薄く堆積している領域内にはより浅いセルを形成することにより制御される。
図6は、前述の原理を示す。領域601は、非画像領域602により隔てられた画像領域603と比べ比較的深いセルを有する画像領域である。したがって、領域603よりも領域601に対応する基板に多くのインクが移動することにより、誘電体は、領域601により厚く堆積するようになる。
堆積しているインクがセルから同時に流れるとき、均一な画像領域が形成され、それによって、セル同士が接続して1つの均一な画像領域を形成する。
図7は、画像領域内のセルが非画像領域706の表面準位より低い表面準位705と接続することにより、画像領域内のセルがさらに簡単に結合できる他の実施形態を示す。これによって、所定量のインクでより均一な層が生成され得る。より小さいセルの表面準位703は、非画像領域706の表面準位より低い。
図8は、本発明の原理の他の実施形態を示し、個別のセルからなる1つの領域というよりむしろ1つの均一な領域である画像領域を示している。画像領域801は、非画像領域802により隔てられる画像領域803より深い。この方法は、画像領域がキャビティ内のインクを適切に保持するのに十分な小ささであるならば機能する。
フレキソ印刷では、画像が非画像領域の上に隆起している印刷プレートにインクが移動する。移動するインク量は、インクを取り込むセルを有するanoloxロールに依存する。従来技術では、anoloxロールは、所定の密度およびサイズのセルからなり、同じ量のインクを印刷基板のすべての隆起した表面に移動させる。本特許に開示される発明の一実施形態では、anoloxロールは、厚い誘電体の領域における深いセルと、薄い誘電体の領域における浅いセルとによりパターン化されることにより、適切な量のインクが印刷プレートへと移される。
図9は、上述の原理を示す。図9において、anoloxロール910の表面は、印刷プレート920の2つの隆起した表面に異なる量のインクを移動させる。深いセル911は、セル912より多くのインクを保持し、したがって、より多くのインクが印刷プレート表面921および922にそれぞれ移動する。その後、印刷プレートが基板上で回転することにより、これらのインク量がそれぞれ基板へと移動する。このプロセスにより、セル912ではなくセル911に対応する基板表面に誘電インクの厚い層が形成される。
インクジェット技術では、インクジェットノズルのサイズ、および、インクジェットヘッドチャンバ内のインクにかけられる圧力によりインク量を制御することができる。厚い誘電体が必要とされる領域には、薄い誘電体が必要とされる領域より多くのインクが堆積される。
図10は、上記の原理を示す。インクジェット1001は、制御パラメータ1004により制御されて所望の液滴サイズを生じる。小さい液滴サイズ1002は、大きい液滴サイズ1003より薄い誘電層を生じる。
また、図11に示すような多数の印刷段階により誘電体の厚みを変えてもよい。まず、薄い誘電層1105が誘電層を収容するすべての領域内に堆積されることにより、低閾値トランジスタ1103が生成される。誘電体1106の第2の層が、厚い誘電層が必要とされる領域内に堆積されることにより、例えば第2の閾値電圧レベルを有するトランジスタ1101を生成する。第3の誘電層1107は、例えば回路のフィールド領域1102など、誘電体のさらに厚い層が必要とされるところに堆積され得る。当業者であれば、図11の構造は、図では1つしか示されていないが、トランジスタ1101および1103など複数のトランジスタの製造にまで拡張できると理解するであろう。
再び図4を参照すると、第2の金属層のゲート金属422が誘電体420内に堆積されている。トランジスタのアクティブ領域の上にある誘電体領域423は、それらの領域に金属インクが流れ込むようにすることにより、該インクの配置をより明確にすべく用いられるウェルを表面上に有する。さらに、金属426も相互接続をもたらす手段としてフィールド酸化物層の上でパターン化されてよい。この金属は、また、バイアと呼ばれる誘電体420内のホールを介して流されることにより、誘電体の下の第1金属層と接続する。このような構造は、所望の回路で要求されるような第1の金属層と第2の金属層との間の電気的接続をもたらす。
図12の構造1200は、ボトムゲート/トップコンタクトデバイスを超えた原理の応用を示す。本構造では、第1の金属層1222は、トランジスタのゲートとして用いられ、絶縁基板1212上に堆積される。多数の厚みを有する誘電体1220は、第1の金属層の上部に形成される。少なくとも1つの厚みを有する薄い誘電体がトランジスタのアクティブ領域内に堆積される。アクティブ領域は、ソースの少なくとも一部、ドレインの少なくとも一部、および、ソース/ドレイン間の空間からなる領域として定義される。フィールド領域は、少なくとも第2の厚みを有する誘電材料1220を有する。
なお図12を参照すると、有機半導体1224が堆積されている。フィールド酸化物層の壁の間に形成される領域は、有機半導体溶液を導く役割を果たす。その後、第2の金属層が形成され、パターン化されて、ソース1218およびドレイン1214を形成する。ソースおよびドレインは、ソース1218に示されるように有機半導体上に完全に配置されることができるか、または、ドレイン1214に示されるように、フィールド誘電体上に一部配置されてよい。
図13の構造1300は、ボトムゲート/ボトムコンタクトデバイスにおける本願明細書中に開示される原理の応用を示す。この構造では、第1の金属層1322がトランジスタのゲートとして利用され、絶縁基板1312上に堆積される。複数の厚みを有する誘電体1320は、第1の金属層1312の上部に形成される。少なくとも1つの厚みを有する薄い誘電体がトランジスタのアクティブ領域に堆積される。アクティブ領域は、ソースの少なくとも一部、ドレインの少なくとも一部、および、ソース/ドレイン間の空間からなる領域として定義される。フィールド領域は、少なくとも第2の厚みを有する誘電材料1320を含む。
図13を参照すると、第2の金属層金属が堆積され、ソース1318およびドレイン1316を形成している。フィールド誘電体間のトラフは、インクをソース/ドレインの一端に導くよう用いられることができる。ソース/ドレイン間の空間は、レーザアブレーション、エッチング、または、表面エネルギー修正などの減殺法、あるいは、グラビア、フレキソ印刷、または、コンタクトプリンティングなどの加算法により設けることができる。半導体1324は、第2の金属層金属の上部に配置され、半導体インクは、フィールド誘電体間のトラフにより導かれる。
誘電体厚の変化を利用してトランジスタの閾値を変化させることができる。厚い誘電体を用いて上記のトランジスタを絶縁させるのはその特殊なケースである。金属の相互接続が2つのトランジスタ間(例えば、第1のトランジスタのソースと第2のトランジスタのドレイン)を走る場合、寄生トランジスタが生成されることがあり、その場合、相互接続はゲートとして機能し、ソースは、第1のトランジスタのソースであり、ドレインは、第2のトランジスタのドレインである。相互接続に電圧が印加される場合、寄生トランジスタの「相互接続ゲート」の下にキャリアが生成され、第1のトランジスタと第2のトランジスタとの間にリーク電流を生じる。第1および第2のトランジスタアクティブ領域間に配置される誘電体が十分な厚さであれば、たとえ相互接続に最大動作電圧が印加されたとしても寄生トランジスタはオンにされないだろう。したがって、リーク電流の観点から、電気的絶縁は目覚しく向上する。
これまで実施形態を例示して本発明を詳細に説明してきたが、当業者であれば、本発明の趣旨および範囲を逸脱せずに様々な変更が成され得ることは明らかであろう。したがって、例えば、上記構造は、最適化された印刷特徴のための所望の表面エネルギー、および、接触角を得る自己組織化単層膜(SAM)、コロナ処理、または、他の表面処理を含み得る。金属層は、粘着力を強化すべく、印刷されると同時にソース/ドレインまたはゲート層と表面との間に他の導電層を含んでよい。それによって印刷表面の濡れ方を加減できる。金属層が金浸漬法、または、チオール処理を施されることにより、酸化を緩和し、金属の有効仕事関数を向上させ、半導体ポリマーと結晶構造との所望の位置合わせを促進する。各堆積工程、あるいは、全体のプロセス終了時のいずれにおける様々な硬化工程も含まれ得る。

Claims (22)

  1. 一の有機トランジスタデバイス構造を形成する方法であって、
    一の絶縁基板層を形成することと、
    一の有機半導体層を形成することと、
    ソース、ドレイン、および、ゲート領域を形成することと、
    少なくとも一の第1の厚みおよび一の第2の厚みを有する一の誘電層を形成することと、
    を含む方法。
  2. 一の第1の誘電体厚は、一の第1の閾値電圧を有する一の第1の有機トランジスタで用いられ、第2の誘電体厚は、前記有機トランジスタデバイス構造における前記第1の有機トランジスタと一の追加トランジスタとの間のリーク電流、および、容量を最小化するよう用いられる、請求項1に記載の方法。
  3. 前記誘電層は、前記第1の厚みより厚く、前記第2の厚みより薄い少なくとも一の第3の誘電体厚を有することにより、一の第2の閾値電圧を有する一の第2の有機トランジスタを形成する、請求項2に記載の方法。
  4. 前記複数の層および複数の領域が結合されることにより、一の絶縁されたトップゲート型有機FET構造が形成される、請求項1に記載の方法。
  5. 前記複数の層および複数の領域が結合されることにより、一の絶縁されたボトムゲートトップコンタクト型有機FET構造が形成される、請求項1に記載の方法。
  6. 前記複数の層および複数の領域が結合されることにより、一の絶縁されたボトムゲートボトムコンタクト型有機FET構造が形成される、請求項1に記載の方法。
  7. 前記誘電層は、複数の画像領域におけるグラビアロールの複数のセルの深さが変化するグラビア印刷を用いて形成される、請求項1に記載の方法。
  8. 前記誘電層は、前記複数の画像領域における前記グラビアロールの前記複数のセルが複数の非画像領域の表面準位より低い一の表面と接合するグラビア印刷を用いて形成される、請求項1に記載の方法。
  9. 前記誘電層は、前記画像領域における前記グラビアロールの前記複数のセルが単一のキャビティからなるグラビア印刷を用いて形成される、請求項1に記載の方法。
  10. 前記誘電層は、複数のanoloxロールにおける複数のセルの深さが変化するフレキソ印刷を用いて形成される、請求項1に記載の方法。
  11. 前記誘電層は、一のインクジェットヘッドを制御する複数のパラメータが変化するインクジェット印刷を用いて形成される、
    請求項1に記載の方法。
  12. 前記誘電層は、2つの連続する誘電層を印刷することにより形成される、請求項1に記載の方法。
  13. 前記誘電層は、ポリビニルフェノール、ポリプロピレン、CYTOP、ポリビニルアルコール、ポリイソブチレン、ポリメチルメタクリレート、テレフタル酸ポリエチレン、ポリパラキシレン、CYMM、または、スピンオンガラスからなる一の層を用いて形成される、請求項1に記載の方法。
  14. 一の絶縁基板層と、
    一の有機半導体層と、
    ソース、ドレイン、および、ゲート領域と、
    少なくとも一の第1の厚みおよび一の第2の厚みを有する一の誘電層と、
    を含む有機トランジスタデバイス構造。
  15. 一の第1の誘電体厚は、一の第1の閾値電圧を有する一の第1の有機トランジスタ内で用いられ、一の第2の誘電体厚は、リーク電流および容量を最小化するために用いられる、請求項14に記載のデバイス構造。
  16. 前記誘電層は、前記第1の厚みより厚く、前記第2の厚みより薄い少なくとも一の第3の誘電体厚を有することにより、一の第2の閾値電圧を有する一の第2の有機トランジスタを形成する、請求項15に記載のデバイス構造。
  17. 前記複数の層および複数の領域は、一の絶縁されたトップゲート型有機FET構造を形成する、請求項14に記載のデバイス構造。
  18. 前記複数の層および複数の領域は、一の絶縁されたボトムゲートトップコンタクト型有機FET構造を形成する、請求項14に記載のデバイス構造。
  19. 前記複数の層および複数の領域は、一の絶縁されたボトムゲートボトムコンタクト型有機FET構造を形成する、請求項14に記載のデバイス構造。
  20. 前記誘電層は、2つの誘電層を含む、請求項14に記載のデバイス構造。
  21. 前記誘電層は、ポリビニルフェノール、ポリプロピレン、CYTOP、ポリビニルアルコール、ポリイソブチレン、PMMA、テレフタル酸ポリエチレン、ポリパラキシレン、CYMM、または、スピンオンガラスからなる一の層を含む、請求項14に記載のデバイス構造。
  22. 一の第1の厚みを有する一の誘電層を含む一の有機トランジスタと、
    一の第2の厚みを有する一の誘電層を含む一の絶縁領域と、
    を含む有機トランジスタデバイス構造。
JP2008527042A 2005-08-16 2006-08-14 有機電界効果トランジスタの製造方法 Pending JP2009505428A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/204,725 US20070040165A1 (en) 2005-08-16 2005-08-16 Method of fabricating organic FETs
PCT/US2006/031733 WO2007022130A2 (en) 2005-08-16 2006-08-14 Method of fabricating organic fets

Publications (1)

Publication Number Publication Date
JP2009505428A true JP2009505428A (ja) 2009-02-05

Family

ID=37758289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008527042A Pending JP2009505428A (ja) 2005-08-16 2006-08-14 有機電界効果トランジスタの製造方法

Country Status (5)

Country Link
US (1) US20070040165A1 (ja)
EP (1) EP1915790A4 (ja)
JP (1) JP2009505428A (ja)
KR (1) KR100972513B1 (ja)
WO (1) WO2007022130A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204661A (ja) * 2011-03-25 2012-10-22 Toppan Printing Co Ltd 薄膜トランジスタ装置およびその製造方法
KR101240245B1 (ko) * 2011-02-21 2013-03-11 고려대학교 산학협력단 유기발광 트랜지스터의 제조방법
KR101266790B1 (ko) * 2011-03-03 2013-05-24 고려대학교 산학협력단 스위칭이 우수한 유기 인버터 회로의 제조방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100544145B1 (ko) * 2004-05-24 2006-01-23 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판표시장치
JP5176414B2 (ja) * 2007-07-11 2013-04-03 株式会社リコー 有機トランジスタアレイ及び表示装置
US7888169B2 (en) * 2007-12-26 2011-02-15 Organicid, Inc. Organic semiconductor device and method of manufacturing the same
US7723153B2 (en) * 2007-12-26 2010-05-25 Organicid, Inc. Printed organic logic circuits using an organic semiconductor as a resistive load device
TWI569454B (zh) 2008-09-01 2017-02-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR101073301B1 (ko) * 2009-07-15 2011-10-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그 제조방법
US8211782B2 (en) * 2009-10-23 2012-07-03 Palo Alto Research Center Incorporated Printed material constrained by well structures
CN101814581B (zh) * 2010-04-29 2012-02-22 吉林大学 顶栅顶接触自对准有机薄膜晶体管的制备方法
JP5598410B2 (ja) * 2011-04-11 2014-10-01 大日本印刷株式会社 有機半導体素子の製造方法および有機半導体素子
KR101994332B1 (ko) 2012-10-30 2019-07-01 삼성디스플레이 주식회사 유기 발광 트랜지스터 및 이를 포함하는 표시 장치
US20170345871A1 (en) * 2016-05-30 2017-11-30 Agency For Science, Technology And Research Organic inverter and method of forming the same
TWI653753B (zh) 2017-09-12 2019-03-11 元太科技工業股份有限公司 感測元件
CN110364623B (zh) * 2018-04-11 2021-05-18 东北师范大学 一种随形贴合有机场效应晶体管及晶体管阵列和它们的制备方法
US20220045274A1 (en) * 2020-08-06 2022-02-10 Facebook Technologies Llc Ofets having organic semiconductor layer with high carrier mobility and in situ isolation

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4183040A (en) * 1976-02-09 1980-01-08 International Business Machines Corporation MOS RAM with implant forming peripheral depletion MOSFET channels and capacitor bottom electrodes
US6136375A (en) * 1991-04-26 2000-10-24 W. R. Chesnut Engineering Method of manufacturing a rotogravure printing medium
GB9520888D0 (en) * 1995-10-12 1995-12-13 Philips Electronics Nv Electronic devices comprising thin-film circuitry
JP3592535B2 (ja) * 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
ATE450895T1 (de) * 1999-07-21 2009-12-15 E Ink Corp Bevorzugte methode, elektrische leiterbahnen für die kontrolle eines elektronischen displays herzustellen
US6586791B1 (en) * 2000-07-19 2003-07-01 3M Innovative Properties Company Transistor insulator layer incorporating superfine ceramic particles
JP4841751B2 (ja) * 2001-06-01 2011-12-21 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
US20030049437A1 (en) * 2001-08-03 2003-03-13 Devaney Laura C. Flexible carrier tape having high clarity and conductivity
US7237559B2 (en) * 2001-08-14 2007-07-03 R.J. Reynolds Tobacco Company Wrapping materials for smoking articles
KR100940342B1 (ko) * 2001-11-13 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동방법
JP4247377B2 (ja) * 2001-12-28 2009-04-02 独立行政法人産業技術総合研究所 薄膜トランジスタ及びその製造方法
JP4635410B2 (ja) * 2002-07-02 2011-02-23 ソニー株式会社 半導体装置及びその製造方法
AU2003252289A1 (en) * 2002-07-31 2004-02-16 Mitsubishi Chemical Corporation Field effect transistor
TWI297553B (ja) * 2002-08-28 2008-06-01 Ind Tech Res Inst
JP2004207498A (ja) * 2002-12-25 2004-07-22 Texas Instr Japan Ltd 半導体装置およびその製造方法
JP4341249B2 (ja) * 2003-01-15 2009-10-07 セイコーエプソン株式会社 半導体装置の製造方法
JP4228204B2 (ja) * 2003-07-07 2009-02-25 セイコーエプソン株式会社 有機トランジスタの製造方法
GB0321383D0 (en) * 2003-09-12 2003-10-15 Plastic Logic Ltd Polymer circuits
GB0324189D0 (en) 2003-10-16 2003-11-19 Univ Cambridge Tech Short-channel transistors
JP2005340410A (ja) * 2004-05-26 2005-12-08 Canon Inc 電界効果トランジスタ及び電界効果トランジスタの製造方法
TWI253193B (en) * 2004-08-06 2006-04-11 Ind Tech Res Inst Method for manufacturing organic thin-film transistor with plastic substrate
US7501034B2 (en) * 2004-10-15 2009-03-10 The Procter & Gamble Company Method for producing a corrugated stretch laminate
US7291522B2 (en) * 2004-10-28 2007-11-06 Hewlett-Packard Development Company, L.P. Semiconductor devices and methods of making

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101240245B1 (ko) * 2011-02-21 2013-03-11 고려대학교 산학협력단 유기발광 트랜지스터의 제조방법
KR101266790B1 (ko) * 2011-03-03 2013-05-24 고려대학교 산학협력단 스위칭이 우수한 유기 인버터 회로의 제조방법
JP2012204661A (ja) * 2011-03-25 2012-10-22 Toppan Printing Co Ltd 薄膜トランジスタ装置およびその製造方法

Also Published As

Publication number Publication date
US20070040165A1 (en) 2007-02-22
KR20080045111A (ko) 2008-05-22
WO2007022130A2 (en) 2007-02-22
KR100972513B1 (ko) 2010-07-26
EP1915790A4 (en) 2010-03-17
EP1915790A2 (en) 2008-04-30
WO2007022130A3 (en) 2008-12-11

Similar Documents

Publication Publication Date Title
JP2009505428A (ja) 有機電界効果トランジスタの製造方法
JP5232772B2 (ja) 自己整合型高性能有機fetの構造及び製造
EP1670079B1 (en) Method of forming a conductive pattern of a thin film transistor
JP4454536B2 (ja) 有機薄膜トランジスタ及びその製造方法
US6620657B2 (en) Method of forming a planar polymer transistor using substrate bonding techniques
JP5638944B2 (ja) 有機薄膜トランジスタ
US7138682B2 (en) Organic thin-film transistor and method of manufacturing the same
CA2612033C (en) Organic thin film transistor with dual layer electrodes
US7655943B2 (en) Organic electroluminescent display device having OTFT and method of fabricating the same
TW200522362A (en) Thin film transistor array panel using organic semiconductor and a method for manufacturing the same
TW200903656A (en) Thin-film semiconductor device and its manufacturing method
WO2016067591A1 (ja) 薄膜トランジスタアレイおよびその製造方法
JP5176444B2 (ja) 半導体装置
WO2005122233A1 (ja) ショットキーゲート有機電界効果トランジスタおよびその製造方法
US6664576B1 (en) Polymer thin-film transistor with contact etch stops
US20080032440A1 (en) Organic semiconductor device and method of fabricating the same
Sporea et al. Micron-scale inkjet-assisted digital lithography for large-area flexible electronics
JP2006165234A (ja) 電界効果型トランジスタ
JP2011003755A (ja) 電界効果トランジスタ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090303