JP2009290113A - 半導体素子とその製造方法、センサおよび電気光学装置 - Google Patents

半導体素子とその製造方法、センサおよび電気光学装置 Download PDF

Info

Publication number
JP2009290113A
JP2009290113A JP2008143255A JP2008143255A JP2009290113A JP 2009290113 A JP2009290113 A JP 2009290113A JP 2008143255 A JP2008143255 A JP 2008143255A JP 2008143255 A JP2008143255 A JP 2008143255A JP 2009290113 A JP2009290113 A JP 2009290113A
Authority
JP
Japan
Prior art keywords
inorganic oxide
oxide film
inorganic
manufacturing
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008143255A
Other languages
English (en)
Other versions
JP5319961B2 (ja
Inventor
Atsushi Tanaka
淳 田中
Kenichi Umeda
賢一 梅田
Kohei Azuma
耕平 東
Maki Nangu
麻紀 南宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2008143255A priority Critical patent/JP5319961B2/ja
Priority to US12/474,931 priority patent/US8278136B2/en
Publication of JP2009290113A publication Critical patent/JP2009290113A/ja
Application granted granted Critical
Publication of JP5319961B2 publication Critical patent/JP5319961B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

【課題】半導体素子の製造方法において、低抵抗状態の無機半導体膜を形成後、チャネル領域のみ高抵抗化する。
【解決手段】基板10上に、ゲート電極20、ゲート絶縁膜30および無機酸化物膜40を順次形成し、ソース電極62およびドレイン電極63を無機酸化物膜40の一部を被覆するように形成し、電極に被覆されていない無機酸化物膜40の領域の半導体素子のチャネル領域44として用いる領域のキャリア濃度を、酸化処理によって低減させる。
【選択図】図1

Description

本発明は、半導体素子とその製造方法、センサおよび電気光学装置に関するものであり、特に詳細には、エネルギー光照射および酸化処理による無機酸化物膜の抵抗値制御を利用した半導体素子とその製造方法、センサおよび電気光学装置に関するものである。
近年フレキシブルな各種デバイスが注目を浴びている。このフレキシブルなデバイスは電子ペーパやフレキシブルディスプレイ等への展開をはじめ、その用途は幅広い。その構成は、基本的に樹脂基板等のフレキシブル基板上にパターニングされた結晶性の半導体や金属の膜を備えたものとなっている。フレキシブル基板は、ガラス基板等の無機基板に比して耐熱性が低いため、フレキシブルデバイスの製造工程は、すべてのプロセスを基板の耐熱温度以下で行う必要がある。例えば樹脂基板の耐熱温度は、材料にもよるが、通常150〜200℃である。ポリイミド等の比較的耐熱性の高い材料でも耐熱温度はせいぜい300℃程度である。そのため、比較的高温の熱工程を必要とする例えばシリコンを用いる薄膜トランジスタ等の半導体素子を、耐熱性の低い樹脂基板に直接形成することは困難である。
そこで、低温での成膜が可能な酸化物半導体を用いる半導体素子の開発が活発に行われている。
酸化物半導体では、酸素欠陥によりキャリアが生成するため、形成した薄膜の物性によってはそのまま半導体素子を形成するとオフ電流が増大して、十分な特性を得ることができない。また、キャリア生成を抑えた高抵抗膜の場合ではオフ電流は低減できるが、酸化物半導体では、Si系半導体のようにドーピング(不純物打ち込み)による低抵抗化(高濃度キャリア生成)技術が構築されていないため、ソース領域およびドレイン領域のみを低抵抗化し、電極との接触抵抗を抑えた形で半導体素子を作製することは難しい。
このような中先行例として、例えば特許文献1には、スパッタ等の物理的成膜で形成した酸化亜鉛と酸化錫を含有する薄膜を、酸素存在下で膜面の温度が成膜時の基板温度以上となるような温度で加熱処理を施すことにより、キャリア濃度を制御する方法が開示されている。
特開2007−142196号公報
しかしながら、この特許文献1による方法を用いても、オフ電流を低減させることはできるが、無機酸化物膜の全体が高抵抗化し、ソース電極およびドレイン電極と接続する領域、すなわちソース領域およびドレイン領域の抵抗値も増加してしまうため、これらの電極とこれらの領域との間に良好なコンタクトを形成することができない。
本発明は上記問題に鑑みてなされたものであり、低抵抗状態の無機酸化物膜を形成後、チャネル領域のみ高抵抗化することによって、良好な素子特性を有する半導体素子とその製造方法、センサおよび電気光学装置の提供を目的とするものである。
上記目的を達成するために、本発明者は、エネルギー光照射或いは酸化処理により無機酸化物膜のシート抵抗値を制御することができることに注目し、本発明に至った。
すなわち、本発明による半導体素子の製造方法は、
基板上にゲート電極を形成し、ゲート電極の上にゲート絶縁膜を形成し、無機酸化物膜をゲート電極の上方に配置するようにゲート絶縁膜の上に形成し、無機酸化物膜に接続するソース電極およびドレイン電極を形成する半導体素子の製造方法において、
キャリア濃度が1019/cm以上である無機酸化物膜をゲート絶縁膜上に形成し、
無機酸化物膜の一部を被覆するように、ソース電極およびドレイン電極を形成し、
上記ソース電極および上記ドレイン電極に被覆されていない無機酸化物膜の領域に、酸化処理を行い、この酸化処理が行われた領域のキャリア濃度を5×1016/cm以下に低減させることを特徴とするものである。
ここで、上記「無機酸化物膜」とは、金属酸化物を主成分とする薄膜を意味するものである。なお、金属酸化物が「主成分」であるとは、金属酸化物以外の成分がモル比10%以下であることを意味する。
また、無機酸化物膜の一部を「被覆」するように、ソース電極およびドレイン電極を形成するとは、無機酸化物膜上の一部のみに積層してもよく、無機酸化物膜の側面を含めて覆いかぶさるように形成してもよいものとする。すなわち、無機酸化物膜上に、ソース電極およびドレイン電極が形成されていればよく、無機酸化物膜に形成されるソース電極およびドレイン電極の形状や、被覆する面積は問題にはならない。また、無機酸化物膜の側面におけるソース電極およびドレイン電極の有無は、本発明による課題解決において影響を及ぼすものではない。
本発明による半導体素子の製造方法において、無機酸化物膜を、無機酸化物粒子、有機前駆体および有機無機複合前駆体からなる群より選択される少なくとも1種の原料と、有機溶媒とを含む原料液を用いた液相法により得られる無機酸化物膜前駆体を経て形成することが好ましい。ここで、無機酸化物膜前駆体に対して、酸化処理、還元処理、紫外光処理、真空中処理或いは加熱処理もしくはこれらの組み合わせによる処理を行うことにより、無機酸化物膜前駆体を無機酸化物膜とすることが好ましい。より好ましくは、無機酸化物膜前駆体に対し紫外レーザ光を照射することにより、無機酸化物膜前駆体を無機酸化物膜へと変化させると共に低抵抗化させることが好ましい。
そして、上記液相法により得られた無機酸化物膜前駆体を形成する方法は、液体吐出方式により塗布するものであることが好ましい。
ここで、無機酸化物粒子、有機前駆体および有機無機複合前駆体はそれぞれ無機酸化物膜の構成元素を含むものである。「無機酸化物粒子」とは、例えば無機酸化物膜の構成成分を有する粒子等を意味するものとする。この無機酸化物粒子は、酸化処理或いは加熱処理等されることにより無機酸化物膜の一部となり、また結晶成長する際の結晶核となりうる原料である。
そして、「有機前駆体」とは、例えば金属アルコキシド等の無機酸化物膜を構成する無機元素を有する化合物等を意味するものである。この有機前駆体が酸化処理或いは加熱処理等されることにより、上記無機元素が無機酸化物膜の一部となる。一方、この有機前駆体の一部は加熱撹拌等されることにより粒子化されて上記無機酸化物粒子ともなる。
さらに、「有機無機複合前駆体」とは、有機前駆体を粒子化させる過程で形成される、粒子化の反応が途中まで進行した状態の有機物と無機物を含んだ状態にある粒子を意味するものとする。
また、「無機酸化物膜前駆体」とは、無機酸化物膜の前身として形成された膜を意味するものとし、酸化処理、還元処理、紫外光処理、真空中処理或いは加熱処理もしくはこれらの組み合わせによる処理を行うことにより、無機酸化物膜前駆体から無機酸化物膜へと変化するものである。
そして、無機酸化物膜は、In、Zn、GaおよびSnからなる群より選択される少なくとも1つの元素を含むものであることが好ましい。
また、酸化処理により切断可能な化学結合により結合された分散剤により表面が被覆された無機粒子と、有機溶媒とを含む無機粒子分散液を用いた液相法により、ソース電極およびドレイン電極を形成し、かつ酸化処理によりキャリア濃度を低減させると共に、ソース電極およびドレイン電極の比抵抗値も低減することが好ましい。
ここで、「酸化処理により切断可能な化学結合」とは、酸化処理により直接切断可能な化学結合だけではなく、酸化処理により、無機粒子の周囲に存在する他の物質との相互作用を生じて切断可能な化学結合を含むものとする。
さらに、液相法によりソース電極およびドレイン電極を形成する方法は液体吐出方式により塗布するものであることが好ましい。
そして、無機粒子は、Au、Ag、Cu、Pt、Ni、Cr、Rh、Pd、Zn、Co、Mo、Ru、W、Os、Ir、Fe、Mg、Y、Ti、Ta、Nb、Mn、Ge、Sn、Ga、Al、Inおよびこれらの合金およびこれらの酸化物からなる群より選択される少なくとも1種の無機物を主成分とするものであることが好ましい。
また、酸化処理は、酸素ラジカル処理および加熱処理からなる群より選択される少なくとも1種の処理を、酸素存在下で実施するものであることが好ましく、基板は、樹脂製基板であることが好ましい。
一方、本発明による半導体素子は、上記方法により製造されたことを特徴とするものである。
さらに、本発明によるセンサおよび電気光学装置は、上記半導体素子を用いて構成されたことを特徴とするものである。
本発明による半導体素子の製造方法では、無機酸化物膜の一部を被覆するようにソース電極およびドレイン電極を形成し、電極に被覆されていない無機酸化物膜の領域のキャリア濃度のみを、酸化処理によって低減させている。したがって、ソース領域およびドレイン領域は、ソース電極およびドレイン電極の存在によって酸化処理が行われず、低抵抗状態を維持することができる。その結果、ソース電極とソース領域、およびドレイン電極とドレイン領域それぞれの接続点において良好なコンタクトを取ることができ、無機酸化物膜を用いた半導体素子の特性を向上させることが可能となる。
以下、本発明による実施形態について図面を用いて説明するが、本発明はこれに限られるものではない。
「半導体素子とその製造方法」
<第1の実施形態>
図1は、第1の実施形態による半導体素子の製造方法における製造フローを示す概略断面図であり、図1fは本実施形態による半導体素子の製造方法によって製造される半導体素子である。
図示の通り、本実施形態による半導体素子の製造方法は、基板10上に、パターニングされたゲート電極20を形成し(図1a)、ゲート絶縁膜30を形成し(図1b)、ゲート電極20の上方に配置するようゲート絶縁膜30の上にドライプロセスを用いてキャリア濃度が1019/cm以上の無機酸化物膜40’を形成し(図1c)、その後、無機酸化物膜40’の一部を被覆するようにドライプロセスを用いてソース電極62およびドレイン電極63を形成し(図1d)、これらの電極に被覆されていない無機酸化物膜40’のチャネル領域44に酸化処理(図1中は、例として紫外光L2によるUVオゾン処理を示す。)を行い、この酸化処理が行われたチャネル領域44のキャリア濃度を5×1016/cm以下に低減させるものである(図1e)。
また、本製造方法によって製造される半導体素子(図1f)は、ボトムゲート型の薄膜トランジスタ(TFT)である。
基板10は、ガラス基板やフレキシブル基板等特に制限はないが、可撓性、耐久性および耐熱性等の観点から、例えばポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリイミド(PI)およびポリエーテルサルフォン(PES)等の樹脂製基板を用いることができる。なお、基板10が樹脂製基板の場合は、基板10上にガスバリア層、熱バリア層やUV領域の光をカットする層を形成しておいてもよい。
ゲート電極20は、導電性に優れるものが好ましく、例えばAl、Cu、Ag、Au、Ptおよびこれらの合金等を用いることが好ましい。また、ITO(酸化インジウム錫)等の導電性を有する酸化物膜であってもよい。
ゲート絶縁膜30は、絶縁性および誘電性の観点から、例えばSiO、SiNx、SiOxNy等のシリコン酸化物あるいはシリコン窒化物や、Al、TiO、ZrO、Y等の金属酸化物を用いることが好ましく、特にシリコン酸化物あるいはシリコン窒化物が好ましい。そして、ゲート絶縁膜30の膜厚は、諸条件により適宜選択でき50〜500nm程度が好ましい。
無機酸化物膜40’は、成膜時のキャリア濃度が1019/cm以上、好ましくは1020/cm以上であり、酸化処理後にキャリア濃度が5×1016/cm以下に低減されるものである。なお、キャリア濃度の測定は、膜中を流れる電流の方向と垂直な方向に外部磁場を印加することによって生じるホール効果の測定によって行う。また無機酸化物膜40’について、成膜時のキャリア濃度が少ない材料の場合には、酸化処理、還元処理、紫外光処理、真空中処理或いは加熱処理もしくはこれらの組み合わせによる処理を行うことにより、キャリア濃度が1019/cm以上、好ましくは1020/cm以上と調整することができる材料が好ましい。すなわち、無機酸化物膜40’は、成膜時すでにキャリア濃度が1019/cm以上である場合、或いは成膜時はキャリア濃度が1019/cm未満であるが、上記のような処理を行うことによりキャリア濃度が1019/cm以上となる場合のどちらの場合もとりうるものである。なお、本実施形態では前者、後述する第2・第3の実施形態では後者の場合を例として記載している。
無機酸化物膜40’は、In、Zn、GaおよびSnからなる群より選択される少なくとも1つの元素を含むものであることが好ましく、例えばIn、Ga、ZnO、InGaZnO等を用いることができる。そして、無機酸化物膜40’の膜厚は、諸条件により適宜選択でき20〜500nm程度が好ましい。本発明による半導体素子およびその製造方法は、無機酸化物膜40’の結晶構造に制限されない。すなわち、無機酸化物膜40’は非結晶であっても多結晶であってもよい。また、無機酸化物膜40’の成膜方法は、特に制限なく適宜、蒸着法、スパッタリング法、CVD法等のドライプロセスや、ゾルゲル法、ミスト法等のウェットプロセス(液相法)を用いることができ、特に成膜の容易性および製造コスト等の観点から、液相法を用いることが好ましい。そこで、本実施形態ではドライプロセスを用いた場合について説明し、第2の実施形態では液相法を用いた場合について説明する。
本実施形態において、例えばスパッタリング法を用いて無機酸化物膜40’形成した場合には、成膜中の装置内の酸素分圧比を0にすることにより、成膜と同時にキャリア濃度が1019/cm以上の低抵抗膜を形成することができる。
一方、上記のように無機酸化物膜40’のキャリア濃度を「1019/cm以上、好ましくは1020/cm以上」と規定したのは、半導体素子を実際に使用したときに所望の素子特性を得るためである。より具体的には、無機酸化物膜40’におけるキャリア濃度を十分高くし、接触界面でのポテンシャル障壁におけるキャリアの通過を、トンネル効果によって容易にするためである。
また、上記のように酸化処理後におけるキャリア濃度を「5×1016/cm以下」と規定したのも、上記同様所望の素子特性を得るためである。例えば、半導体素子をスイッチング素子として使用した場合には、活性領域のキャリア濃度が5×1016/cmより大きいと、オフ時における電流値が高くなり、良好なスイッチング特性が得られなくなってしまう。キャリア濃度が5×1016/cm以下であれば、例えば、キャリア移動度10cm/V・s、膜厚100nmであっても1MΩ/□以上のシート抵抗値を確保でき、半導体素子として十分なオン/オフ比を得ることができる。
ソース電極62およびドレイン電極63は、導電性に優れるものが好ましく、例えばAl、Cu、Ag、Au、Ptおよびこれらの合金等を用いることが好ましい。また、ITO(酸化インジウム錫)等の導電性を有する酸化物膜であってもよい。ソース電極62およびドレイン電極63の形成方法も、無機酸化物膜40’と同様にドライプロセス或いはウェットプロセスによって形成することができる。本実施形態では、ソース電極62およびドレイン電極63をドライプロセスによって形成している。なお第3の実施形態において、ソース電極62およびドレイン電極63の形成方法として液相法を用いた場合の説明をする。
酸化処理は、無機酸化物膜40’の活性層の部分を酸化させることができる処理ならば特に制限はないが、酸素ラジカル処理および加熱処理からなる群より選択される少なくとも1種の処理を酸素存在下で実施するものであることが好ましい。この場合、酸素ラジカル処理は、UVオゾン処理またはプラズマ処理であることが好ましい。UVオゾン処理における、紫外光の光源としては低圧Hgランプやキセノン・エキシマランプ等を使用することができる。なお、酸化処理を行う領域は、少なくともチャネル領域として用いる領域に対して実施すればよい。
加熱処理は、加熱時間10分〜6時間および加熱温度100〜600℃の条件下で行うことが好ましい。ただし、基板に樹脂製基板を用いた場合には、樹脂製基板の耐熱温度以下の温度範囲で適宜選択することが可能である。例えば、アルコキシド溶液塗布後、紫外レーザ光照射によって形成したZnO膜では、大気中で200℃、30分加熱処理を行うことにより、シート抵抗値を1.20kΩ/□から1.03GΩ/□まで増加させることができる。
そして、UVオゾン処理は、低圧Hgランプ(λ=185nm、254nm)を用いて3分〜3時間程度の条件下で行うことが好ましく、加熱処理(100〜200℃)を併用することも可能であり、特に同時に実施した場合はより効果的である。例えば、低圧Hgランプを用いて90分のUVオゾン処理をすると同時に150℃、60分の加熱処理を行うことにより効果的な酸化処理を実施することができる。この場合、UVオゾン処理の90分の間に、150℃に維持された加熱処理が60分含まれていれば足りる。
また、プラズマ処理は、Oプラズマを用いて50〜300Pa、100〜1000W、30秒〜2時間程度の条件下で行うことが好ましく、UVオゾン処理と同様に加熱処理(100〜200℃)を併用することも可能であり、特に同時に実施した場合はより効果的である。例えば、Oプラズマを用いて100Pa、500W、20分のプラズマ処理をすると同時に150℃、30分の加熱処理を行うことにより効果的な酸化処理を実施することができる。この場合も上記と同様に、150℃に維持された加熱処理の30分の間に、プラズマ処理が20分含まれていれば足りる。
なお、上記の酸化処理を実施する場合には、ソース電極62およびドレイン電極63そのものが酸化により高抵抗化しないよう、処理条件、電極材料、膜厚等を適宜選択することができる。また、必ずしも無機酸化物膜40’全体を酸化処理する必要はなく、無機酸化物膜40’の少なくとも活性層として用いる部分を酸化処理して比抵抗値を上げればよい。
以下、本実施形態における作用を説明する。
本発明における半導体素子の製造方法では、無機酸化物膜40’の一部を被覆するようにソース電極62およびドレイン電極63を形成し、電極に被覆されていない無機酸化物膜40’の領域の少なくとも半導体素子のチャネル領域44として用いる領域のキャリア濃度のみを、酸化処理によって低減させ高抵抗化を行っている。このような高抵抗化の原理は、無機酸化物膜40’中に生じている酸素欠陥が酸化により埋められるためである。これにより、キャリア電子が消滅し無機酸化物膜40’中の可動キャリア密度が減少している。
一方、ソース領域42およびドレイン領域43は、ソース電極62およびドレイン電極63の存在によって酸化処理されず、低抵抗状態を維持することができる。
その結果、ソース電極62とソース領域42、およびドレイン電極63とドレイン領域43それぞれの接続点において良好なコンタクトを取ることができ、無機酸化物膜40’を用いた半導体素子の特性を向上させることが可能となる。このため、電極材料は、抵抗値、加工性、信頼性やコスト等の項目を優先して選択することが可能となる。
<第2の実施形態>
図2は、第2の実施形態による半導体素子の製造方法における製造フローを示す概略断面図であり、図2gは本実施形態による半導体素子の製造方法によって製造される半導体素子である。
本実施形態による半導体素子の製造方法は、無機酸化物膜40’を液相法にて形成する点で第1の実施形態と異なる。したがって、その他の構成は第1の実施形態の場合と同様であり、図1に示す第1の実施形態と同等の構成についての説明は、特に必要のない限り省略する。
図示の通り、本実施形態による半導体素子の製造方法は、基板10上に、パターニングされたゲート電極20を形成し(図2a)、ゲート絶縁膜30を形成し(図2b)、ゲート電極20の上方に配置するようゲート絶縁膜30の上に無機酸化物膜前駆体40を液相法により形成し(図2c)、加熱処理および/または酸化処理することで無機酸化物膜前駆体40を無機酸化物膜40’へと変化させると共に低抵抗化させることによってキャリア濃度が1019/cm以上の無機酸化物膜40’を形成し(図2cおよびd)、その後、ドライプロセスを用いてソース電極62およびドレイン電極63を、無機酸化物膜40’の一部を被覆するように形成し(図2e)、これらの電極に被覆されていない無機酸化物膜40’のチャネル領域44に酸化処理(図2中は、例として紫外光L2によるUVオゾン処理を示す。)を行い(図2f)、この酸化処理が行われたチャネル領域44のキャリア濃度を5×1016/cm以下に低減させるものである。
また、本製造方法によって製造される半導体素子(図2g)は、ボトムゲート型の薄膜トランジスタ(TFT)である。
液相法を用いた無機酸化物膜40’の形成方法は、例えば以下に示した工程(A)〜工程(C)からなる方法が挙げられる。この方法を用いることにより、樹脂製基板を用いた場合でも基板の耐熱温度以下の低温プロセスで結晶性が良好な無機酸化物膜40’を形成することができる。
(工程(A))
無機酸化物塗布膜(液相法により形成された無機酸化物膜をいう。以下同じ。)を形成する基板上に、無機酸化物塗布膜を構成する元素(以下、無機酸化物塗布膜構成元素とする。)を含む原料と有機溶媒とを含む原料液を基板の表面に塗布し、これにより無機酸化物塗布膜前駆体(液相法により形成された無機酸化物膜前駆体をいう。以下同じ。)を成膜する。
工程(A)において、原料液は、無機酸化物粒子、有機前駆体および有機無機複合前駆体からなる群より選択される少なくとも1種の原料と有機溶媒とを含むものである。ここで、無機酸化物粒子、有機前駆体および有機無機複合前駆体はそれぞれ無機酸化物塗布膜の構成元素を含むものである。
この場合において原料液は、有機前駆体と有機溶媒とを含むものを用いることが好ましい。有機前駆体としては、ゾルゲル法の原料となる無機酸化物塗布膜の構成元素を有する金属アルコキシド化合物等が挙げられる。
さらに、原料液は、無機酸化物粒子および/または有機無機複合前駆体と有機溶媒とを含むものを用いることも好ましい。かかる原料液は、有機前駆体と有機溶媒とを含む溶液を用意し、有機前駆体を粒子化させて得られる無機酸化物粒子および/または有機無機複合前駆体の分散液が挙げられる。溶液中の有機前駆体を粒子化させる方法としては、特に制限されないが、加熱撹拌する方法が好ましい。このような原料液を用いた液相法(ナノ粒子法)によって無機酸化物塗布膜前駆体を成膜した場合には、成膜前の粒子化により無機酸化物塗布膜前駆体中に含まれる有機物の量が減少する上、後工程(C)において無機酸化物粒子が結晶核となって結晶成長するので、結晶化が容易となる。なお、この場合には、無機酸化物塗布膜前駆体中には一部粒子化されずに残存した有機前駆体が含まれていてもよい。
また、原料液の塗布方法は特に制限なく、スピンコート、ディップコート等の各種コーティング方法、インクジェットプリンティング、スクリーン印刷等の印刷法が挙げられる。インクジェットプリンティング、スクリーン印刷等の印刷法によれば、所望のパターンを直接描画することも可能である。特に、原料液の塗布方法は、インクジェットプリンティング等の液体吐出方式により行うものであることが好ましく、これはインクジェットヘッドを利用した液体吐出装置等を用いて実施することができる。
基板は樹脂基板が好ましい。本方法では、樹脂基板がその耐熱温度以下となる比較的低温プロセスで低抵抗な無機酸化物塗布膜を製造することができるので、耐熱温度が200℃以下の樹脂基板、更には150℃以下の樹脂基板にも適用可能である。フレキシブルディスプレイ用のTFTでは、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリイミド(PI)等の樹脂基板が好ましく用いられているが、耐熱温度が200℃以下である安価なPETやPENを用いることも好ましい。その他、好適な樹脂基板としては、ポリカーボネート(PC)、ポリアリレート(PAR)、芳香族ポリエーテルケトン(PEEK)、芳香族ポリエーテルスルホン(PES)、全芳香族ポリケトン、環状オレフィン系ポリマー、液晶ポリマー等が挙げられる。
(工程(B))
無機酸化物塗布膜前駆体に、加熱処理および/または酸化処理を施して、無機酸化物塗布膜前駆体中に含まれる有機成分を分解する。
工程(B)は、後工程(C)において無機酸化物塗布膜前駆体を無機酸化物塗布膜へと焼成して良好に緻密化し、低抵抗化させる前処理工程である。
加熱処理は、基板の耐熱温度以下の条件で行い、好ましくは200℃以下、より好ましくは100〜150℃以下の温度で加熱することによって行う。
酸化処理は、特に制限されないが、酸素ラジカル処理等が挙げられる。酸素ラジカル処理としては、酸素又はオゾン存在下で波長350nm以下の紫外光を照射する処理、若しくは酸素プラズマを照射する処理が挙げられる。波長300nm以下の紫外光としては、水銀ランプやエキシマランプ等の光源から発生した紫外光等が挙げられる。酸化処理方法としては、有機成分の分解効率がよく、また高温に加熱する必要がないため、上記酸素ラジカル処理を用いる方法が好ましい。かかる前処理をすることにより、結晶化工程前の無機酸化物塗布膜前駆体中に残存する有機物がなくなり、後工程(C)において残存有機物によるアブレーション等を生じにくくなり、良好に結晶を成長させることができる。
なお、酸化処理は、酸素存在下の加熱処理によっても行うことができる。この酸化処理としての加熱処理は、ヒーター等により行ってもよいが、酸素ラジカル処理における水銀ランプやエキシマランプ等の光源による加熱機構を利用することが好ましい。このような場合には、その光源からの紫外線照射により酸素ラジカル処理と加熱処理を同時に実施することができる。
(工程(C))
前処理を施して得られた無機酸化物塗布膜前駆体を焼成して、無機酸化物塗布膜が得られる。
焼成は、基板の耐熱温度以下となる条件で無機酸化物塗布膜前駆体を加熱することにより行う。焼成の方法は制限なく、熱線を用いた加熱処理により加熱して焼成する方法が好ましい。熱線を用いた加熱処理としては、熱線としてレーザを使用し、レーザを走査して無機酸化物塗布膜をアニールして緻密化させるレーザアニールが挙げられる。
レーザアニールはエネルギーの大きい熱線を用いた走査型の加熱処理であるので、焼成効率がよく、しかも走査速度やレーザパワー等のレーザ照射条件を変えることにより基板に到達するエネルギーを調整することができる。従って基板の耐熱性に合わせてレーザ照射条件を決定することにより、基板温度を基板耐熱温度以下の温度になるようにすることができるので、耐熱性の低い樹脂基板を用いる場合には好適な方法である。
レーザアニールに用いるレーザ光源としては特に制限なく、エキシマレーザ等のパルス発振レーザが挙げられる。この場合、膜表層で吸収されるエネルギーが大きく、基板に到達するエネルギーをコントロールしやすいため、エキシマレーザ等の短波長パルスレーザが好ましい。また、同様の理由により、パルスレーザを用いる場合は、そのパルス幅が100ns以下の短いものが好ましく、数10ns以下であることがより好ましい。
実際に、例えば膜厚100nm程度の塗布膜にKrFエキシマレーザ(160mJ/cm)を照射する条件において、InGaZnO塗布膜の場合にはおよそ1019〜20/cmまでキャリア濃度は増加し、また、膜厚100nm程度のZnO塗布膜の場合には1021/cmまで増加する。勿論、キャリア濃度は、処理方法や条件などによって適宜所望な値とすることができる。これにより、ソース領域42およびドレイン領域43とソース電極62およびドレイン電極63のそれぞれの接触部における接触抵抗を低減することができる。
上記のような紫外レーザ光L1照射による低抵抗化の原理は、無機酸化物膜40’に短波長光を照射することで、無機酸化物膜40’中に酸素欠陥が生じているためである。これにより、キャリア電子が生成され無機酸化物膜40’中の可動キャリア密度が増加している。これは、n型ドーパントをSi系半導体膜中にドーピングし、キャリア電子を増加させることと同等な効果であるといえる。
紫外レーザ光L1は、およそ150nm〜350nm帯域の波長であり、レーザ光を用いることが好ましく、この場合、膜表層で吸収されるエネルギーが大きく、基板に到達するエネルギーをコントロールしやすいため、短波長パルスレーザが好ましい。また、同様の理由により、パルスレーザを用いる場合は、そのパルス幅が100ns以下の短いものが好ましく、数10ns以下であることがより好ましい。このような紫外レーザ光L1は、例えばXeClエキシマレーザ(λ=308nm)、KrFエキシマレーザ(λ=248nm)、およびArFエキシマレーザ(λ=193nm)等が挙げられる。
以下、本実施形態における作用を説明する。
本発明における半導体素子の製造方法においても、無機酸化物膜40’の一部を被覆するようにソース電極62およびドレイン電極63を形成し、電極に被覆されていない無機酸化物膜40’の領域の少なくとも半導体素子のチャネル領域44として用いる領域のキャリア濃度のみを、酸化処理によって低減させ高抵抗化を行っている。そして、ソース領域42およびドレイン領域43は、ソース電極62およびドレイン電極63の存在によって酸化処理されず、低抵抗状態を維持することができる。
実際に、レーザ照射により低抵抗化した前述のZnO塗布膜において、200℃の温度で30分加熱した場合には1015/cmまでキャリア濃度は低下し、UV照射(UV源:低圧水銀ランプ(λ=254nm)、出力:9mW/cm、離間距離:6mm)を90分施した場合には1014/cmまで低下する。一方同様に、レーザ照射により低抵抗化した前述のInGaZnO塗布膜の場合において、400℃の温度で30分加熱した場合には1015/cmまでキャリア濃度は低下する。ここにおいても、キャリア濃度は、処理方法や条件などによって適宜所望な値とすることができる。
以上により、第1の実施形態と同様の効果を得ることができる。
さらに、無機酸化物膜40’を液相法により形成しているため、無機酸化物膜40’の形成において、真空系の装置を必要としない、大面積化および低コスト化が可能である等の効果も得られる。
<第3の実施形態>
図3は、第2の実施形態による半導体素子の製造方法における製造フローを示す概略断面図であり、図3gは本実施形態による半導体素子の製造方法によって製造される半導体素子である。
本実施形態による半導体素子の製造方法は、第2の実施形態においてソース電極62およびドレイン電極63を、ドライプロセスに代えて液相法を用いて形成するものである。したがって、その他の構成は第2の実施形態の場合と同様であり、図2に示す同等の構成についての説明は、特に必要のない限り省略する。
図示の通り、本実施形態による半導体素子の製造方法は、基板10上に、パターニングされたゲート電極20を形成し(図3a)、ゲート絶縁膜30を形成し(図3b)、無機酸化物膜前駆体40をゲート電極20の上方に配置するようゲート絶縁膜30の上に液相法により形成し(図3c)、紫外レーザ光L1を照射することでキャリア濃度を1019/cm以上にまで増加させ無機酸化物膜40’を形成し(図3d)、その後、液相法を用いてソース電極62およびドレイン電極63を、無機酸化物膜40’の一部を被覆するように形成し(図3e)、これらの電極に被覆されていない無機酸化物膜40’のチャネル領域44と、ソース電極62およびドレイン電極63とに対し同時に酸化処理(紫外光L2によるUVオゾン処理)を行い(図3f)、この酸化処理が行われたチャネル領域44のキャリア濃度を5×1016/cm以下に低減させ、かつソース電極62およびドレイン電極63を低抵抗化させソース電極62’およびドレイン電極63’とするものである。
また、本製造方法によって製造される半導体素子図3gも、第1の実施形態と同様にボトムゲート型のTFTである。
ソース電極62’およびドレイン電極63’を形成する方法は、例えば以下に示した工程(D)および工程(E)による液相法が挙げられる。この方法を用いることにより、樹脂製基板を用いた場合でも基板の耐熱温度以下の低温プロセスで結晶性が良好なソース電極62’およびドレイン電極63’を形成することができる。
(工程(D))
はじめに、図4(a)に示すように、基板11を用意し、導電性無機膜61’(図3におけるソース電極62’およびドレイン電極63’に相当する。)を構成する無機物の構成元素(以下、無機膜構成元素とする。)を含み、酸化処理により切断可能な化学結合により結合された分散剤72により表面が被覆された無機粒子73からなる分散粒子71と有機溶媒とを含む原料液を基板11の表面に塗布し、液相法により無機粒子73を含む導電性無機膜前駆体61を成膜する。
原料液の塗布方法および基板11は、上述した液相法を用いた無機酸化物膜40’の形成方法の場合と同様である。
工程(D)において、原料液は、上記したように、無機膜構成元素を含む無機粒子73からなる分散粒子71と有機溶媒とを含むものであり、無機粒子73はそれぞれ酸化処理により切断可能な化学結合により結合された分散剤72により表面が被覆されている。原料液には、必要に応じて樹脂等の有機バインダを含んでもよい。
無機粒子73としては、特に制限されないが、金属粒子又は金属酸化物粒子であることが好ましく、Au、Ag、Cu、Pt、Ni、Cr、Rh、Pd、Zn、Co、Mo、Ru、W、Os、Ir、Fe、Mg、Y、Ti、Ta、Nb、Mn、Ge、Sn、Ga、Al、Inおよびこれらの合金およびこれらの酸化物からなる群より選択される少なくとも1種の無機物を主成分とするものが挙げられる。
無機粒子73の平均粒径は特に制限されないが、低温での焼成を可能とするためには100nm以下であることが好ましい。金属粒子等の無機粒子は、数nm程度の大きさになると融点降下現象を生じてその物質のバルクの融点よりも格段に低い温度で溶融するため、比較的低温で無機粒子同士の融着等により導電性を発現させることができる。また、原料液の塗布をインクジェットにより行う場合には、原料液の吐出時にノズルが詰まらないように、ノズル径より無機粒子73の粒径が小さい必要がある。なお、無機粒子の平均粒径は、光子相関法等の動的光散乱法により測定する。動的光散乱法による粒子測定装置として、例えば、大塚電子社製ダイナミック光散乱光度計DLS−7000シリーズ、大塚電子社製濃厚系粒径アナライザーFPAR−1000、日機装社製動的光散乱式ナノトラック粒度分布測定装置UPA−EX150等が挙げられる。
分散剤72としては、後工程(E)において酸化処理により切断可能な化学結合により無機粒子73の表面に結合可能なものであれば特に制限されないが、分散安定性が良好なものであることが好ましい。
酸化処理により切断可能な化学結合としては、例えば配位結合が挙げられる。従って分散剤72は、無機粒子73の構成元素と配位結合が可能な基を有するものであることが好ましい。無機粒子73の構成元素と配位結合が可能な基としては、アミノ基、スルファニル基、ヒドロキシ基、エーテル基等が挙げられる。また酸化処理の際に、原料液中に含まれる有機溶媒との反応が起こることによって分散剤72が切断されてもよい。例えば分散剤72として、アミン類、アルコール類、チオール類およびエーテル類等を用いることができ、より具体的にはアルカンチオールやアルキルアミン等を用いることにより上記化学結合により無機粒子73を被覆することができる。
原料液中の有機溶媒としては、上記分散剤72により被覆された無機粒子73が分散可能であれば特に制限されないが、後工程(E)において容易に分解可能なものであることが好ましい。また、工程(E)において、分散剤72が無機粒子73から脱離する反応を補助する、有機酸無水物や酸無水物誘導体、直鎖飽和カルボン酸等の有機酸などの有機溶媒を含んでいてもよい。
なお、本工程においては図4(b)に示すように、室温乾燥等にて導電性無機膜前駆体61中の有機溶媒の多くを除去することが好ましい。この時、有機溶剤の除去量は後工程(E)において効果的な酸化処理及び良好な結晶成長が可能となる程度の量であることが好ましい。有機溶剤は塗布直後から自然に揮発していくため、室温乾燥工程はなくてもよいが、自然揮発しにくい有機成分を含む場合には、この乾燥工程を実施すると有機溶媒の揮発を促進することができて有効である。この工程においては、分散剤72が無機粒子73の表面から脱離しない範囲で若干加熱を行ってもよい。
(工程(E))
次に、導電性無機膜前駆体61に、100℃超、かつ、基板11の耐熱温度以下の条件で酸化処理を施す(図4c)。このときさらに、導電性無機膜前駆体61中に含まれる有機成分のうち最も熱分解開始温度が高い有機成分の熱分解開始温度以下であることが好ましい。
工程(E)において、かかる酸化処理より、導電性無機膜前駆体61中に含まれる無機粒子73と分散剤72との化学結合が切断されて、無機粒子73の表面から分散剤72が脱離されるとともに、導電性無機膜前駆体61中に含まれる有機成分が分解される。さらに、分散剤72が脱離された無機粒子73同士が融着されて導電性無機膜61’が得られる。
導電性無機膜前駆体61の酸化処理方法は制限されないが、酸素ラジカル等を用いた酸化処理が挙げられる。例えば酸素ラジカルを用いた酸化処理としては、酸素又はオゾン存在下で波長400nm以下の紫外線を照射する処理、若しくは酸素プラズマを照射する処理が挙げられる。紫外線の波長は、300nm以下であることがより好ましい。波長400nm以下の紫外線としては、水銀ランプやエキシマランプ等の光源から発生した紫外線等が挙げられる。このような酸素ラジカルを用いる方法は、有機成分の分解効率がよく、また、高温に加熱をする必要がないという利点を有する。かかる酸化処理をすることにより、無機粒子73の表面に結合された分散剤72を良好に脱離させるとともに、導電性無機膜前駆体61中に含まれる有機成分を分解することができる。
工程(E)では、上記酸化処理を、100℃超、かつ、基板11の耐熱温度以下の条件で実施する。このときさらに、導電性無機膜前駆体61中に含まれる有機成分のうち最も熱分解開始温度が高い有機成分の熱分解開始温度以下であることが好ましい。かかる条件での酸化処理では、非加熱での酸化処理に比して、効率よく分散剤72の脱離及び分解を進行させることができる。
導電性無機膜前駆体61が例えば市販のAgナノペーストのように、数種類の有機成分を含む場合等は、上記「導電性無機膜前駆体61中に含まれる有機成分のうち最も熱分解開始温度が高い有機成分の熱分解開始温度」は、一定温度で昇温させる条件の下TG/DTA(示差熱/熱重量)測定による熱分析を実施して求めることができる。図5に、例えばAgナノペースト(Ag1TeH)のTG/DTA測定結果を示す(昇温速度10℃/min.)。図5において、「導電性無機膜前駆体61中に含まれる有機成分のうち最も熱分解開始温度が高い有機成分の熱分解開始温度」は、図5のDTA曲線の発熱ピーク直前の領域AにおけるTG曲線の変曲点Pでの接線L1と、領域Aよりも低温領域BにおけるTG曲線の変曲点のうち、最も変曲点Pに近い変曲点Qでの接線L2との交点Rの位置する温度TRである(図5では約230℃)。Ag1TeHの場合、最も熱分解開始温度が高い有機成分は、分散剤72である。図5の測定において用いたAgナノペーストのように、導電性無機膜前駆体61中に含まれる有機溶剤の量が多い場合は、TG/DTA測定前に乾燥させて溶剤量を減らしてから測定してもよい。図5の測定では、TG/DTA測定前に130℃にて20分間インクを乾燥させている。
上記範囲内であれば、酸化処理の温度条件は特に制限されないが、分散剤72の脱離及び有機成分の分解により、分散剤72が剥がれた多数の無機粒子73を良好に融着もしくは融合させることが可能な温度条件であることが好ましい。無機粒子73の融着もしくは融合可能な温度は無機粒子の構成元素及び粒径によって異なるが、無機粒子73の平均粒径がナノオーダ(100nm以下)であれば、無機粒子73の構成元素に関わらず、100℃超の温度で無機粒子73を良好に融着もしくは融合させることが可能となる。一般に、無機粒子73の粒径が小さいほど、比較的低温で低抵抗な導電性無機膜61’を得ることができる。粒径の大きい無機粒子73への適用、又は、より良好な導電性の達成のためには、酸化処理の温度条件は、120℃以上であることが好ましく、140℃以上であることがより好ましい。無機粒子73の融着が開始する段階では、分散剤72は良好に脱離され、且つ、分解されているので、残存する有機物が少なく、低抵抗な導電性無機膜61’を得ることができる。
加熱は、ヒーター等により行ってもよいが、酸化処理の際に水銀ランプやエキシマランプ等の光源に加熱機構を備えている場合は、その光源からの紫外線照射により酸化処理と加熱処理を同時に実施することができる。
酸化処理及び加熱処理の時間及び温度は、用いる基板の種類、原料液の種類(分散剤72の種類、無機粒子73の粒径、濃度等)に応じて適宜設計すればよい。例えば、原料液が220℃前後で分散剤72が分散粒子71の表面から脱離する金属ナノペーストであり、金属粒子(無機粒子73)の平均粒径が3〜7μm程度である場合、UVオゾンクリーナーによる酸化処理では、酸化処理中のオゾン濃度や活性酸素濃度にもよるが、100℃超から150℃以下の温度、60分〜150分程度の加熱時間とすることにより、0.2〜数Ω/□の低抵抗な導電性無機膜61’を得ることができる。一般に、無機粒子73の粒径が小さいほど、比較的低温で低抵抗な導電性無機膜61’を得ることができる。
以下、本実施形態における作用を説明する。
本実施形態による半導体素子の構造は、前述した第1の実施形態による半導体素子の構造と同様である。すなわち、無機酸化物膜40’の一部を被覆するようにソース電極62およびドレイン電極63を形成し、電極に被覆されていない無機酸化物膜40’の領域の少なくとも半導体素子のチャネル領域44として用いる領域のキャリア濃度のみを、酸化処理によって低減させ高抵抗化を行っている。そして、ソース領域42およびドレイン領域43は、ソース電極62およびドレイン電極63の存在によって酸化処理されず、低抵抗状態を維持している。
これにより、第1の実施形態と同様の効果を得ることができる。
さらに、本実施形態においては、上記のようにソース電極62’およびドレイン電極63’を液相法により形成することにより、チャネル領域44の高抵抗化とソース電極62’およびドレイン電極63’の低抵抗化を同時に行うことができ、半導体素子の製造工程を一貫して低温プロセスにて行うことが可能となる。このため、半導体素子の基板10に樹脂基板等のフレキシブル基板を容易に用いることが可能となるため、フレキシブルデバイスの製造に優位である。
実際に、例えば市販の銀ペーストをPETフイルム基板上にインクジェット装置を用いた液体吐出方式により塗布した後、室温で180分間乾燥させることにより形成した膜厚580nmの導電性無機膜前駆体61の場合(例1)には、加熱機構を有するUVオゾンクリーナーにて60分間酸化処理を行うことによって、シート抵抗値を10Ω/□から1.33Ω/□まで低減することができる。これにより、良好な導電性無機膜61’を得ることができる。なお、このとき室温乾燥膜の膜表面付近の温度が、室温からUVオゾンクリーナーの照射により徐々に上がって140〜150℃となるように調整する。また、市販の銀ペーストは、ハリマ化成(株)製AgナノペーストNPS−J(金属含有量58.6wt%、平均粒径3〜7nm、粘度9.2mPa・s)である。
さらに、石英ガラス基板上に例1と同様に形成した導電性無機膜前駆体61の場合(例2)には、加熱機構を有するUVオゾンクリーナーにて90分間酸化処理を行うことによって、シート抵抗値を10Ω/□から0.33Ω/□まで低減することができる。
また、ハリマ化成(株)製の銀ペーストをアルバックマテリアル(株)製の銀ペースト(AgナノメタルインクAg1TeH(金属含有量58wt%、平均粒径3〜7nm、粘度13mPa・s))に替えて、例2と同様に導電性無機膜前駆体61を形成し同様の処理を施す(例3)ことにより、シート抵抗値を10Ω/□から2.28Ω/□まで低減することができる。次いで、この例3によって得られた塗布膜にKrFエキシマレーザ(波長:248nm、照射回数:20shot、照射パワー:50mJ/cm)の光を照射してレーザアニールによる焼成を行う場合には、さらに1.2Ω/□まで低減することができる。
比抵抗の測定方法は、例えば、測定対象物のシート抵抗Rsと、SEMにより測定した膜厚tから、比抵抗ρ=Rs・tより算出することができる。
実際に半導体素子を製造する工程においては、上記の酸化処理を施す工程(E)は、図3fに示す工程の酸化処理を兼ねるものとすることが可能である。つまり、図3fに示す工程の酸化処理により、チャネル部44の高抵抗化処理とソース電極62およびドレイン電極63の低抵抗化処理を同時に実施することが可能となる(図3f)。したがって、半導体素子の製造の効率を上げ、製造コストの低減を可能とする。
「センサ」
図6は、本実施形態によるセンサの断面図である。
図示のように、センサは、上記第1の実施形態による半導体素子上に、層間絶縁膜31を有し、この層間絶縁膜31を開孔するコンタクトホールを介して、ゲート電極20に接触するように形成されたセンシング部70を有するものである。
センシング部70は、Au、Ag、Pt等の金属材料を用いて形成されることが好ましく、その表面(センシング面70s)は、被検出物質と結合可能な表面修飾が施されていることが好ましい。表面修飾は、センサの用途に応じて選択されるものであり、例えば、プロテインセンサとして用いる場合には抗体等の受容体が、DNAチップとして利用する場合にはプローブDNA等が表面修飾として用いられる。
層間絶縁膜31は、ゲート絶縁膜30と同様に、絶縁性および誘電性の観点から、例えばSiO、SiNx、SiOxNy等のシリコン酸化物あるいはシリコン窒化物や、Al、TiO 、ZrO 、Y等の金属酸化物を用いることが好ましく、特にシリコン酸化物あるいはシリコン窒化物が好ましい。そして、層間絶縁膜31の膜厚は、諸条件により適宜選択でき100〜1000nm程度が好ましい。
コンタクトホールは、ドライエッチングやウェットエッチング等のエッチングにより形成することができる。
センシング面70s上に被検出物質が結合されると、センシング面におけるポテンシャル構造が変化するので、結合の前後で電位差が生じる。従ってその電位差を酸化物半導体素子によって検出することにより、被検出物質のセンシングを行うことが可能となる。
センサは、上記第1の実施形態における半導体素子を用いて構成されたものである。上記のように第1の実施形態における半導体素子は、素子特性に優れるものであることから、この半導体素子を備えたセンサは、素子特性に優れ感度の良好なものとなる。なお、本実施形態における半導体素子は、上記第1の実施形態に限定されるものではない。
「電気光学装置」
図7は、本実施形態による電気光学装置の断面図であり、例として上記本発明による半導体素子を用いて構成された有機EL装置を示している。
本実施形態の有機EL装置(電気光学装置)は、上記本発明による酸化物半導体素子Tを用いて構成されたアクティブマトリクス基板90の上に、電流印加により赤色光(R)、緑色光(G)、青色光(B)を各々発光する発光層91R、91G、91Bが所定のパターンで形成され、その上に、共通電極92と封止膜93とが順次積層されたものである。
封止膜93を用いる代わりに、金属缶もしくはガラス基板等の封止部材で封止を行ってもよい。この場合には、酸化カルシウム等の乾燥剤を内包させてもよい。
発光層91R、91G、91Bは、上記本発明による酸化物半導体素子T上に形成された画素電極80に対応したパターンで形成され、赤色光(R)、緑色光(G)、青色光(B)を発光する3ドットで一画素が構成されている。共通電極92と封止膜93とは、アクティブマトリクス基板90の略全面に形成されている。
有機EL装置では、画素電極80と共通電極92のうち、一方が陽極、他方が陰極として機能し、発光層91R、91G、91Bは、陽極から注入される正孔と陰極から注入される電子の再結合エネルギーによって発光する。
発光効率を向上するために、発光層91R、91G、91Bと陽極との間には、正孔注入層および/又は正孔輸送層を設けることができる。発光効率を向上するために、発光層91R、91G、91Bと陰極との間には、電子注入層および/又は電子輸送層を設けることができる。
本実施形態の有機EL装置は、上記本発明による半導体素子Tを用いて構成されたアクティブマトリクス基板90を用いているため、消費電力を低減できる、周辺回路の形成面積を低減できる、周辺回路の種類の選択自由度が高いなどの点で、従来技術より優れたものとなる。なお、電気光学装置は、有機EL装置に限定されるものではなく、液晶装置等を用いることも可能である。
本発明に係る半導体素子とその製造方法は、上記に示した実施形態の他に、メモリ素子、増幅素子およびスイッチング素子等の半導体素子への応用も可能である。
第1実施形態による半導体素子の製造方法の工程を示す概略断面図 第2実施形態による半導体素子の製造方法の工程を示す概略断面図 第3実施形態による半導体素子の製造方法の工程を示す概略断面図 液相法による成膜工程の例を示す概略断面図 AgペーストのTG/DTA測定結果を示す図 本発明によるセンサの概略断面図 本発明による電気光学装置の概略斜視図
符号の説明
10、11 基板
20 ゲート電極
30 ゲート絶縁膜
40 無機酸化物膜前駆体
40’ 無機酸化物膜
42 ソース領域
43 ドレイン領域
44 チャネル領域
61 導電性無機膜前駆体
61’ 導電性無機膜
62、62’ ソース電極
63、63’ ドレイン電極
71 分散粒子
72 分散剤
73 無機粒子
L1、L1’ レーザ
L2 酸化処理

Claims (13)

  1. 基板にゲート電極を形成し、該ゲート電極の上にゲート絶縁膜を形成し、無機酸化物膜を前記ゲート電極の上方に配置するように前記ゲート絶縁膜の上に形成し、前記無機酸化物膜に接続するソース電極およびドレイン電極を形成する半導体素子の製造方法において、
    キャリア濃度が1019/cm以上である前記無機酸化物膜を前記ゲート絶縁膜上に形成し、
    前記無機酸化物膜の一部を被覆するように、前記ソース電極および前記ドレイン電極を形成し、
    前記ソース電極および前記ドレイン電極に被覆されていない前記無機酸化物膜の領域に、酸化処理を行い、該酸化処理が行われた領域の前記キャリア濃度を5×1016/cm以下に低減させることを特徴とする半導体素子の製造方法。
  2. 前記無機酸化物膜を、無機酸化物粒子、有機前駆体および有機無機複合前駆体からなる群より選択される少なくとも1種の原料と、有機溶媒とを含む原料液を用いた液相法により得られる無機酸化物膜前駆体を経て形成することを特徴とする請求項1に記載の半導体素子の製造方法。
  3. 前記無機酸化物膜前駆体を形成する方法が、液体吐出方式により塗布するものであることを特徴とする請求項2に記載の半導体素子の製造方法。
  4. 前記無機酸化物膜前駆体に対し紫外レーザ光を照射することにより、前記無機酸化物膜前駆体を前記無機酸化物膜へと変化させると共に低抵抗化させることを特徴とする請求項2または3に記載の半導体素子の製造方法。
  5. 前記無機酸化物膜が、In、Zn、GaおよびSnからなる群より選択される少なくとも1つの元素を含むものであることを特徴とする請求項1から4いずれかに記載の半導体素子の製造方法。
  6. 前記酸化処理により切断可能な化学結合により結合された分散剤により表面が被覆された無機粒子と、有機溶媒とを含む無機粒子分散液を用いた液相法により、前記ソース電極および前記ドレイン電極を形成し、
    かつ前記酸化処理により前記キャリア濃度を低減させると共に、前記ソース電極および前記ドレイン電極の比抵抗値も低減させることを特徴とする請求項1から5いずれかに記載の半導体素子の製造方法。
  7. 前記液相法により前記ソース電極および前記ドレイン電極を形成する方法が、液体吐出方式により塗布するものであることを特徴とする請求項6に記載の半導体素子の製造方法。
  8. 前記無機粒子が、Au、Ag、Cu、Pt、Ni、Cr、Rh、Pd、Zn、Co、Mo、Ru、W、Os、Ir、Fe、Mg、Y、Ti、Ta、Nb、Mn、Ge、Sn、Ga、Al、Inおよびこれらの合金およびこれらの酸化物からなる群より選択される少なくとも1種の無機物を主成分とするものであることを特徴とする請求項6または7に記載の半導体素子の製造方法。
  9. 前記酸化処理が、酸素ラジカル処理および加熱処理より選択される少なくとも1種の処理を、酸素存在下で実施するものであることを特徴とする請求項1から8いずれかに記載の半導体素子の製造方法。
  10. 前記基板が、樹脂製基板であることを特徴とする請求項1から9いずれかに記載の半導体素子の製造方法。
  11. 請求項1から10いずれかに記載の方法により製造されたことを特徴とする半導体素子。
  12. 請求項11に記載の半導体素子を用いて構成されたことを特徴とするセンサ。
  13. 請求項11に記載の半導体素子を用いて構成されたことを特徴とする電気光学装置。
JP2008143255A 2008-05-30 2008-05-30 半導体素子の製造方法 Active JP5319961B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008143255A JP5319961B2 (ja) 2008-05-30 2008-05-30 半導体素子の製造方法
US12/474,931 US8278136B2 (en) 2008-05-30 2009-05-29 Semiconductor device, method for producing the same, sensor and electro-optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008143255A JP5319961B2 (ja) 2008-05-30 2008-05-30 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2009290113A true JP2009290113A (ja) 2009-12-10
JP5319961B2 JP5319961B2 (ja) 2013-10-16

Family

ID=41378649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008143255A Active JP5319961B2 (ja) 2008-05-30 2008-05-30 半導体素子の製造方法

Country Status (2)

Country Link
US (1) US8278136B2 (ja)
JP (1) JP5319961B2 (ja)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011124360A (ja) * 2009-12-10 2011-06-23 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011171727A (ja) * 2010-01-24 2011-09-01 Semiconductor Energy Lab Co Ltd 表示装置とその作製方法
WO2011108199A1 (ja) * 2010-03-04 2011-09-09 シャープ株式会社 薄膜トランジスタの製造方法及びその方法により製造された薄膜トランジスタ、アクティブマトリクス基板
JP2011199273A (ja) * 2010-02-26 2011-10-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2011125940A1 (ja) * 2010-04-06 2011-10-13 株式会社日立製作所 薄膜トランジスタおよびその製造方法
JP2011216574A (ja) * 2010-03-31 2011-10-27 Japan Science & Technology Agency 薄膜トランジスタとその製造方法
JP2012004425A (ja) * 2010-06-18 2012-01-05 Sharp Corp 薄膜トランジスタ基板の製造方法
JP2012178439A (ja) * 2011-02-25 2012-09-13 Nippon Hoso Kyokai <Nhk> 半導体デバイス及びその製造方法
JP2013165108A (ja) * 2012-02-09 2013-08-22 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置および電子機器
JP2013187190A (ja) * 2012-03-05 2013-09-19 Samsung Display Co Ltd 有機発光装置の製造方法
JP2013232598A (ja) * 2012-05-01 2013-11-14 Panasonic Corp 薄膜トランジスタの製造方法及び薄膜トランジスタ
JP2014520396A (ja) * 2011-06-08 2014-08-21 シーブライト・インコーポレイテッド 改善されたソース/ドレイン接点を有する金属酸化物薄膜トランジスタ
JP2015092638A (ja) * 2009-12-25 2015-05-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015159269A (ja) * 2014-01-27 2015-09-03 スタンレー電気株式会社 p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法
WO2016056206A1 (ja) * 2014-10-10 2016-04-14 株式会社Joled 薄膜トランジスタの製造方法
US9419610B2 (en) 2010-05-20 2016-08-16 Samsung Electronics Co., Ltd. Light-sensing circuit, method of operating the light-sensing circuit, and light-sensing apparatus employing the light-sensing circuit
JP2017017341A (ja) * 2009-12-25 2017-01-19 株式会社半導体エネルギー研究所 半導体装置
JP2017143278A (ja) * 2010-04-28 2017-08-17 株式会社半導体エネルギー研究所 液晶表示装置及び液晶表示装置の作製方法
JP2018032869A (ja) * 2010-04-23 2018-03-01 株式会社半導体エネルギー研究所 半導体装置
KR101820167B1 (ko) * 2010-12-30 2018-03-02 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
JP2018133583A (ja) * 2010-02-26 2018-08-23 株式会社半導体エネルギー研究所 半導体装置
JP2020123753A (ja) * 2009-12-28 2020-08-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2020535638A (ja) * 2017-09-27 2020-12-03 ルクセンブルク インスティトゥート オブ サイエンス アンド テクノロジー(リスト) チャネルでの電気導電率の完全制御を伴う電界効果トランジスタ

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5213421B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 酸化物半導体薄膜トランジスタ
JP5123141B2 (ja) 2008-11-19 2013-01-16 株式会社東芝 表示装置
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR101745747B1 (ko) 2009-10-16 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
CN102598160B (zh) * 2009-11-05 2013-08-07 住友金属矿山株式会社 透明导电膜及其制造方法、和元件、透明导电基板及器件
GB2486202A (en) 2010-12-06 2012-06-13 Cambridge Display Tech Ltd Adhesion layer for solution-processed transition metal oxides on inert metal contacts of organic thin film transistors.
GB2486203A (en) * 2010-12-06 2012-06-13 Cambridge Display Tech Ltd Transition metal oxide doped interface by deposition and drying of precursor
DE102011011156A1 (de) * 2011-02-14 2012-08-16 Li-Tec Battery Gmbh Verfahren zur Herstellung von Elektroden
CN102157386A (zh) * 2011-03-19 2011-08-17 福州华映视讯有限公司 薄膜晶体管的制作方法
US9412623B2 (en) * 2011-06-08 2016-08-09 Cbrite Inc. Metal oxide TFT with improved source/drain contacts and reliability
US8969130B2 (en) * 2011-11-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Insulating film, formation method thereof, semiconductor device, and manufacturing method thereof
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
JP5956312B2 (ja) * 2012-11-09 2016-07-27 Jxエネルギー株式会社 電極材料、膜電極接合体、燃料電池スタックおよび電極材料の製造方法
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
CN105474372B (zh) * 2013-08-09 2018-08-03 国立大学法人北陆先端科学技术大学院大学 氧化物半导体层及其制造方法、以及氧化物半导体的前驱体、氧化物半导体层、半导体元件及电子装置
JP6444714B2 (ja) 2013-12-20 2018-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9768317B2 (en) 2014-12-08 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of semiconductor device, and electronic device
KR102549926B1 (ko) 2015-05-04 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268724A (ja) * 2004-03-22 2005-09-29 Sony Corp 電子素子およびその製造方法
JP2007042690A (ja) * 2005-07-29 2007-02-15 Fujifilm Holdings Corp ナノ粒子分散液、それを用いた半導体デバイスの製造方法及び半導体デバイス
JP2007042689A (ja) * 2005-07-29 2007-02-15 Fujifilm Holdings Corp 金属アルコキシド溶液、それを用いた半導体デバイスの製造方法及び半導体デバイス
JP2008042088A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜デバイス及びその製造方法
WO2008136505A1 (ja) * 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3816192A1 (de) * 1988-05-11 1989-11-23 Siemens Ag Verfahren zur herstellung einer schicht aus einem metalloxidischen supraleitermaterial mittels laser-verdampfens
JP4867168B2 (ja) * 2002-09-05 2012-02-01 コニカミノルタホールディングス株式会社 有機薄膜トランジスタの製造方法
JP4164679B2 (ja) * 2004-02-16 2008-10-15 セイコーエプソン株式会社 面発光型半導体レーザ
JP5395994B2 (ja) 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
TWI312580B (en) * 2006-09-04 2009-07-21 Taiwan Tft Lcd Associatio A thin film transistor, manufacturing method of a active layer thereof and liquid crystal display
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ZnO 계 박막 트랜지스터의 제조방법
US8193045B2 (en) * 2007-05-31 2012-06-05 Canon Kabushiki Kaisha Manufacturing method of thin film transistor using oxide semiconductor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268724A (ja) * 2004-03-22 2005-09-29 Sony Corp 電子素子およびその製造方法
JP2007042690A (ja) * 2005-07-29 2007-02-15 Fujifilm Holdings Corp ナノ粒子分散液、それを用いた半導体デバイスの製造方法及び半導体デバイス
JP2007042689A (ja) * 2005-07-29 2007-02-15 Fujifilm Holdings Corp 金属アルコキシド溶液、それを用いた半導体デバイスの製造方法及び半導体デバイス
JP2008042088A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜デバイス及びその製造方法
WO2008136505A1 (ja) * 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法

Cited By (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011124360A (ja) * 2009-12-10 2011-06-23 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
US8692252B2 (en) 2009-12-10 2014-04-08 Fujifilm Corporation Thin-film transistor, method of producing the same, and devices provided with the same
US9543445B2 (en) 2009-12-25 2017-01-10 Semiconductor Energy Laborartory Co., Ltd. Semiconductor device with oxide semiconductor layer
JP2018110273A (ja) * 2009-12-25 2018-07-12 株式会社半導体エネルギー研究所 半導体装置
JP2015092638A (ja) * 2009-12-25 2015-05-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016129265A (ja) * 2009-12-25 2016-07-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US11676975B2 (en) 2009-12-25 2023-06-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2017017341A (ja) * 2009-12-25 2017-01-19 株式会社半導体エネルギー研究所 半導体装置
JP2019195099A (ja) * 2009-12-25 2019-11-07 株式会社半導体エネルギー研究所 半導体装置
US10083996B2 (en) 2009-12-25 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2020123753A (ja) * 2009-12-28 2020-08-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
US11424246B2 (en) 2009-12-28 2022-08-23 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US11935896B2 (en) 2010-01-24 2024-03-19 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2011171727A (ja) * 2010-01-24 2011-09-01 Semiconductor Energy Lab Co Ltd 表示装置とその作製方法
US11362112B2 (en) 2010-01-24 2022-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US9117732B2 (en) 2010-01-24 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR20200054337A (ko) * 2010-02-26 2020-05-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2013016814A (ja) * 2010-02-26 2013-01-24 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2018133583A (ja) * 2010-02-26 2018-08-23 株式会社半導体エネルギー研究所 半導体装置
JP2015092621A (ja) * 2010-02-26 2015-05-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10304696B2 (en) 2010-02-26 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9269571B2 (en) 2010-02-26 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US11682562B2 (en) 2010-02-26 2023-06-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2011199273A (ja) * 2010-02-26 2011-10-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US11049733B2 (en) 2010-02-26 2021-06-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102219398B1 (ko) 2010-02-26 2021-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8518755B2 (en) 2010-02-26 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011108199A1 (ja) * 2010-03-04 2011-09-09 シャープ株式会社 薄膜トランジスタの製造方法及びその方法により製造された薄膜トランジスタ、アクティブマトリクス基板
JP2011216574A (ja) * 2010-03-31 2011-10-27 Japan Science & Technology Agency 薄膜トランジスタとその製造方法
KR101351219B1 (ko) 2010-04-06 2014-01-13 가부시키가이샤 히타치세이사쿠쇼 박막 트랜지스터 및 그 제조 방법
WO2011125940A1 (ja) * 2010-04-06 2011-10-13 株式会社日立製作所 薄膜トランジスタおよびその製造方法
JP5554832B2 (ja) * 2010-04-06 2014-07-23 株式会社日立製作所 薄膜トランジスタおよびその製造方法
JPWO2011125940A1 (ja) * 2010-04-06 2013-07-11 株式会社日立製作所 薄膜トランジスタおよびその製造方法
US8653517B2 (en) 2010-04-06 2014-02-18 Hitachi, Ltd. Thin-film transistor and method for manufacturing the same
US9978878B2 (en) 2010-04-23 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2018195834A (ja) * 2010-04-23 2018-12-06 株式会社半導体エネルギー研究所 半導体装置
JP2018032869A (ja) * 2010-04-23 2018-03-01 株式会社半導体エネルギー研究所 半導体装置
JP2017143278A (ja) * 2010-04-28 2017-08-17 株式会社半導体エネルギー研究所 液晶表示装置及び液晶表示装置の作製方法
US11392232B2 (en) 2010-04-28 2022-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and driving method the same
JP2017228799A (ja) * 2010-04-28 2017-12-28 株式会社半導体エネルギー研究所 トランジスタの作製方法、表示装置及び表示装置の作製方法
TWI708237B (zh) * 2010-04-28 2020-10-21 日商半導體能源研究所股份有限公司 半導體顯示裝置及其驅動方法
US10013087B2 (en) 2010-04-28 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and driving method the same
US10871841B2 (en) 2010-04-28 2020-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and driving method the same
TWI777237B (zh) * 2010-04-28 2022-09-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法
US9419610B2 (en) 2010-05-20 2016-08-16 Samsung Electronics Co., Ltd. Light-sensing circuit, method of operating the light-sensing circuit, and light-sensing apparatus employing the light-sensing circuit
JP2012004425A (ja) * 2010-06-18 2012-01-05 Sharp Corp 薄膜トランジスタ基板の製造方法
KR101820167B1 (ko) * 2010-12-30 2018-03-02 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
JP2012178439A (ja) * 2011-02-25 2012-09-13 Nippon Hoso Kyokai <Nhk> 半導体デバイス及びその製造方法
JP2014520396A (ja) * 2011-06-08 2014-08-21 シーブライト・インコーポレイテッド 改善されたソース/ドレイン接点を有する金属酸化物薄膜トランジスタ
JP2013165108A (ja) * 2012-02-09 2013-08-22 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置および電子機器
JP2013187190A (ja) * 2012-03-05 2013-09-19 Samsung Display Co Ltd 有機発光装置の製造方法
JP2013232598A (ja) * 2012-05-01 2013-11-14 Panasonic Corp 薄膜トランジスタの製造方法及び薄膜トランジスタ
JP2015159269A (ja) * 2014-01-27 2015-09-03 スタンレー電気株式会社 p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法
WO2016056206A1 (ja) * 2014-10-10 2016-04-14 株式会社Joled 薄膜トランジスタの製造方法
JP2020535638A (ja) * 2017-09-27 2020-12-03 ルクセンブルク インスティトゥート オブ サイエンス アンド テクノロジー(リスト) チャネルでの電気導電率の完全制御を伴う電界効果トランジスタ
JP7125787B2 (ja) 2017-09-27 2022-08-25 ルクセンブルク インスティトゥート オブ サイエンス アンド テクノロジー(リスト) チャネルでの電気導電率の完全制御を伴う電界効果トランジスタ

Also Published As

Publication number Publication date
US20090294765A1 (en) 2009-12-03
US8278136B2 (en) 2012-10-02
JP5319961B2 (ja) 2013-10-16

Similar Documents

Publication Publication Date Title
JP5319961B2 (ja) 半導体素子の製造方法
JP5331382B2 (ja) 半導体素子の製造方法
KR101841855B1 (ko) 전계 효과형 트랜지스터 및 전계 효과형 트랜지스터의 제조 방법
US8114705B2 (en) Electrically-conductive inorganic coating, method for producing the coating, circuit board, and semiconductor apparatus
US7507618B2 (en) Method for making electronic devices using metal oxide nanoparticles
JP4653860B2 (ja) フレキシブル半導体装置およびその製造方法
TWI458021B (zh) 發光裝置及其製造方法
JP2009111125A (ja) 酸化物半導体素子とその製造方法、薄膜センサおよび電気光学装置
US20080012009A1 (en) Field effect transistor, organic thin-film transistor and manufacturing method of organic transistor
KR100934262B1 (ko) 유기전계발광표시장치 및 그의 제조방법
TW200937534A (en) Method for manufacturing field-effect transistor
US9515193B2 (en) Metal oxide film, method for manufacturing same, thin film transistor, display apparatus, image sensor, and X-ray sensor
JPWO2011067895A1 (ja) 有機elデバイスおよびその製造方法
TW200522367A (en) Semiconductor element, method for manufacturing the same, liquid crystal display device, and method for manufacturing the same
TW200529446A (en) Light emitting display device, method for manufacturing the same, and TV set
TW200522368A (en) Method for manufacturing liquid crystal display device
US9779938B2 (en) Metal oxide thin film, method of producing same, and coating solution for forming metal oxide thin film used in said method
CN109478560A (zh) 场效应晶体管及其制作方法,显示元件,图像显示装置和系统
JP2016111360A (ja) 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
JP2009123533A (ja) 導電性無機膜とその製造方法、配線基板、半導体装置
JP2009033003A (ja) 薄膜素子とその製造方法、半導体装置
Moon et al. All-printed thin film transistor with a solution-based Indium-Gallium-Zinc-Oxide semiconductor and printed Ag electrodes via intense pulsed light annealing
JP6620556B2 (ja) 機能材料の積層方法及び機能材料積層体
JP2008016832A (ja) 電界効果トランジスタ、tft駆動回路、パネルおよびディスプレイ
JP2010015770A (ja) 透明導電膜の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130712

R150 Certificate of patent or registration of utility model

Ref document number: 5319961

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250