JP2009033003A - 薄膜素子とその製造方法、半導体装置 - Google Patents

薄膜素子とその製造方法、半導体装置 Download PDF

Info

Publication number
JP2009033003A
JP2009033003A JP2007197000A JP2007197000A JP2009033003A JP 2009033003 A JP2009033003 A JP 2009033003A JP 2007197000 A JP2007197000 A JP 2007197000A JP 2007197000 A JP2007197000 A JP 2007197000A JP 2009033003 A JP2009033003 A JP 2009033003A
Authority
JP
Japan
Prior art keywords
thin film
film
substrate
film element
element according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007197000A
Other languages
English (en)
Inventor
Atsushi Tanaka
淳 田中
Kohei Azuma
耕平 東
Kenichi Umeda
賢一 梅田
Hiroshi Sunakawa
寛 砂川
Katsuhiro Koda
勝博 幸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2007197000A priority Critical patent/JP2009033003A/ja
Priority to US12/181,897 priority patent/US20090035536A1/en
Priority to KR1020080074204A priority patent/KR20090013089A/ko
Publication of JP2009033003A publication Critical patent/JP2009033003A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】薄膜素子の製造方法において、直接描画技術を用いて、樹脂基板を損傷させることなく良質な無機膜を備えた薄膜素子を製造することができるようにするとともに、材料選択性を広くする。
【解決手段】薄膜素子１は、基板１０を用意する工程（Ａ）と、基板１０上に熱バッファ層５０を形成する工程（Ｂ）と、熱バッファ層５０を備えた基板１０上に非単結晶膜からなる被アニール膜３０ａをパターン状に形成する工程（Ｄ）と、被アニール膜３０ａを短波長光Ｌを用いてアニールして無機膜３０を形成する工程（Ｅ）とを実施して製造される。工程（Ｂ）と工程（Ｄ）との間には、少なくとも熱バッファ層５０を備えた基板１０上の被アニール膜３０ａが形成されない非パターン部分１０ｒに、短波長光Ｌが基板１０に到達する割合を低減させて、短波長光Ｌによる基板１０の損傷を防止する光カット層２０を形成する工程（Ｃ）を有する。
【選択図】図２

Description

本発明は、樹脂基板等の低耐熱性基板上にパターニングされた結晶性無機膜を備えた薄膜素子とその製造方法、及びこの薄膜素子を用いた薄膜トランジスタ（ＴＦＴ）等の半導体装置に関するものである。
近年フレキシブルな各種デバイスが注目を浴びている。フレキシブルデバイスは、電子ペーパやフレキシブルディスプレイ等への展開をはじめ、その用途は幅広い。
フレキシブルデバイスは、樹脂基板等のフレキシブル基板上にパターニングされた結晶性の半導体や金属の薄膜を備えた構成としている。フレキシブル基板は、ガラス基板等の無機基板に比して基板の耐熱性が低いため、フレキシブルデバイスの製造工程は、すべてのプロセスを基板の耐熱温度以下で行う必要がある。例えば樹脂基板の耐熱温度は、材料にもよるが、通常１５０〜２００℃である。ポリイミド等の比較的耐熱性の高い材料でも耐熱温度はせいぜい３００℃程度である。
特に上記薄膜の構成材料が無機材料である場合、その焼成温度は樹脂基板の耐熱温度を超える場合がほとんどであるため、加熱による焼成ができないものが多く、また基板を直接加熱することなく薄膜の焼成が可能なレーザアニールにより焼成する場合でも、焼成した薄膜からの熱伝導や、薄膜を透過して基板に到達したレーザ光により基板が損傷されないようにする必要がある。
特許文献１には、半導体膜の結晶化をエネルギービームにより行う際の熱による基板の損傷を防止するのに充分な熱放射手段を、基板より上層かつ半導体膜より下層に設けた軽量基板薄膜半導体装置が開示されている。
また、特許文献２には、樹脂基板上に熱伝導を阻止する熱バッファ層を介して非晶質半導体膜を形成し、該非晶質半導体膜にエネルギービームを照射することにより半導体薄膜を形成する方法が開示されている。
特許文献３には、レーザ光照射による結晶化工程において、基板の熱による損傷を抑制するために基板をー１００℃〜０℃に保持して結晶化させるフレキシブル型太陽電池の製造方法が開示されている。
特許文献４には、３５０ｎｍ〜５５０ｎｍの波長のレーザ光により樹脂基板上のアモルファスシリコン薄膜をレーザアニールする方法が開示されており、照射するレーザ光の波長を樹脂基板における吸収の比較的少ない上記波長とすることにより、基板に到達した光によって生じる基板の熱歪みを抑制できることが記載されている。
特開平９−１１６１５８号公報 特開平１１−１０２８６７号公報 特開平５−２５９４９４号公報 特開２００４−６３９２４号公報
近年簡易かつ低コストな薄膜素子の製造方法として注目されている直接描画技術を用いる方法では、インクジェットプリンティングやスクリーン印刷等の印刷法にて薄膜の構成材料を含む原料液を基板上に所望のパターンで塗布印刷し、その後レーザアニール等により焼成して薄膜素子を製造する。この場合、基板上に原料液の非パターン部分が存在することになり、この非パターン部分においては、レーザ光を吸収する被アニール膜がないために、アニール焼成時にレーザ光が耐熱性の低い基板に到達する割合が非常に高い。特に、樹脂基板は３５０ｎｍ未満の短波長光に対する透過率が低いものが多いため、到達したレーザ光の吸収により発熱し基板が損傷される可能性が極めて高くなる。
特許文献１〜４には、被アニール膜がパターン形成されているものについての記載はない。特許文献１〜３では、薄膜の構成材料が照射されるレーザ光（エネルギービーム）をほとんど吸収するものを対象としているため、基板へ到達したレーザ光の吸収による損傷については考慮されておらず、基板への熱伝導のみを抑制する構成としている。
特許文献４に記載の方法は、被アニール膜としてアモルファスシリコン膜を対象としている。アモルファスシリコンは、波長３５０ｎｍ〜５５０ｎｍの光に対しても高い吸収特性を有するため、この波長の光によるアニールが可能であるが、被アニール膜の構成材料が波長３５０ｎｍ〜５５０ｎｍの光に対して充分な吸収特性を持たない場合には、レーザアニールにより結晶化させることが難しくなるため、被アニール膜の材料が限定されてしまう。また、上記波長範囲の光において高い吸収特性を有する基板である場合には、その波長及び透過光量にもよるが、該光によって基板が損傷される可能性もある。
本発明は上記事情に鑑みてなされたものであり、直接描画技術を用いて、樹脂基板を損傷させることなく良質な無機膜を備えた薄膜素子を製造することができ、材料選択性も広い薄膜素子の製造方法を提供することを目的とするものである。
本発明は特に樹脂基板上に結晶性の良好な無機膜を備えた薄膜素子を製造することを目的とするものであるが、結晶性無機膜に限らず、被アニール膜をアニールして得られる無機膜にも適用可能なものである。
本発明の薄膜素子の製造方法は、樹脂材料を主成分とする基板を用意する工程（Ａ）と、該基板上に熱バッファ層を形成する工程（Ｂ）と、該熱バッファ層を備えた前記基板上に非単結晶膜からなる被アニール膜をパターン状に形成する工程（Ｄ）と、該被アニール膜に前記短波長光を照射することにより、該被アニール膜をアニールして無機膜を形成する工程（Ｅ）とを順次実施する薄膜素子の製造方法であって、前記工程（Ｂ）と前記工程（Ｄ）との間には、少なくとも前記熱バッファ層を備えた基板上の前記被アニール膜が形成されない非パターン部分に、前記短波長光が前記基板に到達する割合を低減させて、該短波長光による前記基板の損傷を防止する光カット層を形成する工程（Ｃ）を有することを特徴とするものである。
本明細書において、「主成分」とは、含有量９０質量％以上の成分と定義する。また、「短波長光」とは、波長３５０ｎｍ未満の光と定義する。
前記工程（Ｅ）の後に、前記工程（Ｄ）と前記工程（Ｅ）とを１回以上実施してもよい。
本発明の薄膜素子の製造方法は、前記無機膜が結晶性を有するものである場合に好ましく適用することができる。
本発明の薄膜素子の製造方法において、前記光カット層は、前記短波長光を吸収するものであってもよく、反射するものであってもよい。また前記光カット層の前記短波長光に対する透過率は短波長光による基板の損傷を防止することができる程度まで短波長光をカットできればよいもので、短波長光の波長及び基板の材料によっては５０％程度でもよい場合があるが、１０％以下であることが好ましく、５％以下であることがより好ましい。
また、前記光カット層及び／又は前記熱バッファ層がガスバリア機能を有するものであれば、ガスバリア層として機能することが可能である。
本発明の薄膜素子の製造方法において、工程（Ａ）は、前記基板の底面及び／又は上面にガスバリア層を形成する工程（Ａ−１）を含むことが好ましい。
また工程（Ｄ）において、前記被アニール膜を印刷法によりパターン形成することが好ましい。
前記短波長光としては、パルスレーザ光を用いることが好ましく、エキシマレーザ光を用いることがより好ましい。
本発明の薄膜素子は、上記本発明の薄膜素子の製造方法により製造され、樹脂材料を主成分とする基板上にパターン形成された無機膜を備えたものである。
本発明の薄膜素子としては、前記無機膜が半導体膜であるものが挙げられ、半導体膜としてはＳｉを主成分とするものが好ましい。かかる構成の薄膜素子の好適な態様としては、前記半導体膜からなる活性層を備えた半導体装置及び太陽電池が挙げられる。
また、本発明の別の薄膜素子としては、前記無機膜が導電性無機膜であるものが挙げられ、かかる薄膜素子の好適な態様としては、配線基板が挙げられる。
また、本発明の薄膜素子のその他の好適な態様としては、前記無機膜の一部が導電性無機膜であり、他方の一部が半導体膜であり、前記導電性無機膜からなる配線及び／又は電極と、前記半導体膜からなる活性層とを備えた半導体装置及び太陽電池が挙げられる。
本発明の電気光学装置は、半導体装置である上記本発明の薄膜素子を備えたことを特徴とするものである。
本発明の薄膜センサは、半導体装置である上記本発明の薄膜素子を備えたことを特徴とするものである。
本発明の薄膜素子の製造方法は、樹脂材料を主成分とする基板上に被アニール膜をパターン形成する前に、基板上の少なくとも非パターン部分に、アニール時に短波長光が基板に到達する割合を低減させ、短波長光による基板の損傷を防止する光カット層を形成している。かかる方法によれば、耐熱性の低い基板を短波長光により損傷させることなく直接描画技術により被アニール膜をアニールして良質な無機膜を形成することができる。
また、アニールに使用する光の波長を変えることなく基板の損傷を抑制してアニールすることができるため、アニールされる被アニール膜に広い材料選択性を有している。
上記本発明の薄膜素子の製造方法によれば、良質な無機膜を備え、素子特性の優れた半導体装置や配線基板等の薄膜素子を直接描画技術により簡易にかつ低コストなプロセスにて提供することができる。
「薄膜素子の第1実施形態」
図面を参照して、本発明に係る第1実施形態の薄膜素子及びその製造方法について説明する。本実施形態において薄膜素子１は配線基板であり、図１は本実施形態の配線基板(薄膜素子)１の厚み方向断面図、図２は製造工程図である。視認しやすくするため、構成要素の縮尺は実際のものとは適宜異ならせてある。
図１に示されるように、配線基板１は、底面及び上面にガスバリア層４０を備えた樹脂材料を主成分とする基板１０上に、熱バッファ層５０と、光カット層２０とを順次備え、その上に金属元素を含む無機物からなる（不可避不純物を含んでいてもよい。）結晶性無機膜３０がパターニングされた構成としている。本実施形態の薄膜素子１の製造方法において、結晶性無機膜３０は、直接描画技術を用いてパターン形成された非単結晶膜からなる被アニール膜３０ａに短波長光Ｌを照射してアニールすることにより結晶化されて得られる。
以下に、配線基板１の製造工程について説明する。
＜工程（Ａ）＞
まず、底面及び上面にガスバリア層４０を備えた基板１０を用意する（工程（Ａ−１），図２（ａ））。基板１０としては、樹脂材料を主成分とし、フレキシブルな基板であれば特に制限なく、ポリエチレンテレフタレート（ＰＥＴ），ポリエチレンナフタレート（ＰＥＮ），ポリイミド（ＰＩ）等の樹脂基板が挙げられ、耐熱性に優れるものが好ましい。
ガスバリア層４０は、気体の透過性を有する樹脂基板１０を通して薄膜素子内に外気中に存在する酸素や水分等が取り込まれることにより、素子特性に悪影響を及ぼすことを抑制するものである。ガスバリア層４０としては、一般に水蒸気の透過係数が１×10-3〜１×10-2g/m2/day程度が要求されており、ガスバリア層４０の透過係数は、ガスバリア層４０の材質と膜厚とによって決定される。ガスバリア層４０は複数層からなっても構わない。
一般に、ガスバリア層は、膜厚を厚くする必要がある場合は短波長光Ｌの照射により着色する場合は素子特性に影響を与える可能性があるので、できるだけ短波長光Ｌを吸収しにくいものであることが好ましいとされている。このようなガスバリア層としては、ＳｉＮｘ膜やＳｉＯ２膜等が挙げられる。ＳｉＮｘ膜は、ｘの値、つまり組成によってその物性は変化し、組成は成膜条件によって変化するので、できるだけ短波長光Ｌを吸収しにくい組成であり、かつ良好なガスバリア性を有するような成膜条件にて成膜されたものが好ましいとされてきた。
本実施形態においても上記と同様のガスバリア層４０が例示できるが、本実施形態では、ガスバリア層４０の上層に光カット層２０（詳細は後記する工程（Ｃ）に記載）が備えられた構成としている。かかる構成では、短波長光Ｌは光カット層２０によりガスバリア層４０まで到達する割合が低減されているため、充分なガスバリア機能を有していれば、短波長光Ｌに対する吸収特性は制限されない。
ガスバリア層４０の成膜方法は特に制限されず、スパッタ法やＰＶＤ法（Physical Vapor Deposition法：物理的気相成長法）、蒸着法等を用いることができる。
＜工程（Ｂ）＞
次に、基板１０上に熱バッファ層５０を成膜する（図２（ｂ））。熱バッファ層５０は、基板１０に後記する光カット層２０の熱が伝導して基板１０が損傷しないようにするためのものであるので、熱伝導率が低いものである必要がある。熱バッファ層５０としては、ＳｉＯ２膜等が挙げられる。熱バッファ層５０に要求される熱伝導率は、短波長光Ｌのエネルギーに依存する。ＳｉＯ２の熱伝導率は、バルクの状態で2.8×10-3cal/cm/sec/℃のものであり、例えば短波長光Ｌとしてエキシマレーザ光を用いる場合は、膜厚が１．０μm〜２．０μmであれば、樹脂基板に対して充分な熱バッファ効果が得られることが特許文献２の段落[００４０]に記載されている。従って、短波長光Ｌとしてエキシマレーザ光を用いる場合は、熱バッファ層としては、上記膜厚範囲のＳｉＯ２膜と同等の熱伝導率を有していることが好ましい。
熱バッファ層５０の成膜方法も特に制限されず、ガスバリア層４０と同様の方法が例示できる。
熱バッファ層５０にガスバリア機能を有する場合は、ガスバリア層４０を兼ねることも可能であるし、また複数層からなるガスバリア層４０の一部として機能する層とすることも可能である。
＜工程（Ｃ）＞
次に、熱バッファ層５０上に、光カット層２０を形成する（図２（ｃ））。
光カット層２０は、基板１０の被アニール膜３０ａ（結晶性無機膜３０）の非パターン部分１０ｒ（図２（ｄ）を参照）に短波長光Ｌが吸収されることにより、基板１０が発熱して損傷されないように、短波長光Ｌが基板１０に到達する割合を低減させるものである。基板１０が損傷されるかどうかは、短波長光Ｌの波長と基板１０の短波長光Ｌの吸収特性に依存する。
図３に、ＰＥＴ（ポリエチレンテレフタレート）基板の光の透過率の波長依存性を示す。図示されるように、ＰＥＴ基板の場合、ＸｅＣｌエキシマレーザの発振波長近傍においては、略１００％光を吸収してしまう。このように短波長光Ｌのエネルギーが非常に高い場合は、基板１０の吸収率が１５％程度であっても基板１０が損傷される場合もあるし、短波長光Ｌのエネルギーが比較的低い場合は、吸収率が３０％程度であっても損傷されない場合もある。樹脂材料を主成分とする基板の主な材料に対する短波長光Ｌの吸収率を考慮すると、光カット層２０は、短波長光Ｌに対する透過率が１０％以下であることが好ましく、５％以下であることがより好ましい。
本実施形態において、光カット層２０は、基板１０の上面に全面成膜されているが、上記したように、光カット層２０は基板１０が短波長光Ｌを吸収することにより、基板１０が発熱して損傷されないように、短波長光Ｌが基板１０に到達する割合を低減させるものであるので、後工程（Ｅ）においてパターン形成される被アニール膜３０ａにおいて吸収されずに透過した短波長光Ｌにより、基板１０の被アニール膜３０ａのパターン部分１０ａが損傷される恐れがない場合は、被アニール膜３０ａ自身が光カット層２０の機能を有することになるので、基板１０上の結晶性無機膜３０（被アニール膜３０ａ）の非パターン部分１０ｒにのみ光カット層２０は成膜されていていればよい。
例えば、被アニール膜３０ａがＳｉ等の短波長光Ｌに対して高い吸収率を有するものである場合は、被アニール膜３０ａのパターン部分１０ａには光カット層２０はあってもなくてもよいことになる。一方、被アニール膜３０ａが、一部の酸化物半導体や絶縁体等のように、短波長光Ｌに対する吸収率があまり高くないものである場合は、光カット層２０は、パターン部分１０ａにも形成されていることが好ましい。かかる構成とすることにより、被アニール膜３０ａを透過してきた短波長光Ｌが基板１０に到達する割合を低減させて、基板１０が損傷されるのを抑制することができる。
光カット層２０の成膜方法としては特に制限されず、ガスバリア層４０と同様の方法が例示できる。
光カット層２０としては、波長３５０ｎｍ未満の短波長光Ｌを基板１０に到達する割合を低減させるものであれば特に制限なく、短波長光Ｌを吸収するものであってもよいし、反射するものであってもよい。
短波長光Ｌを吸収する光カット層２０としては、ＳｉＮｘ，ＳｉＯ，ＳｉＮＯ，ＴｉＯ２，ＺｎＳ等が挙げられる。ガスバリア層４０の説明において記載したように、ＳｉＮｘは成膜条件によって物性が変化する。光カット層２０は、ガスバリア層４０とは異なり、短波長光Ｌを充分に吸収する特性を有する組成となるように成膜されることが好ましい。
光カット層２０の膜厚は、上記したように短波長光Ｌと基板１０の吸収特性より決定される光カット層２０の透過率と、光カット層２０の材質によって変化する。図４及び図５に、ＳｉＮｘ膜とＴｉＯ２膜の場合の光カット層２０の透過率を示す。
図４は、ＲＦスパッタ法（出力３００Ｗ、真空度０．６７Ｐａ、Ａｒ／Ｎ２混合雰囲気（Ｎ２体積分率５．０％）の条件下）にて成膜した膜厚８９ｎｍのＳｉＮｘ膜の光透過率を示したものであり、図より、この条件で成膜されたＳｉＮｘ膜の場合は、膜厚８９ｎｍ（又はそれ以上）であれば３５０ｎｍ未満の波長の短波長光Ｌに対して透過率を４０％以下の透過率を有していることになる。
また、図５は、ＲＦスパッタ法（出力４００Ｗ、真空度０．６７Ｐａ、Ａｒ／Ｏ２混合雰囲気（Ｏ２体積分率１．０％）の条件下）にて成膜した膜厚２１０ｎｍ（又はそれ以上）のＴｉＯ２膜の光透過率を示したものであり、この条件で成膜されたＴｉＯ２膜の場合は、膜厚２１０ｎｍであれば３５０ｎｍ未満の波長の短波長光Ｌに対して３０％以下、３２０ｎｍ以下では略１０％以下の透過率を有していることになる。従って、要求される透過率に応じて光カット層２０の材質と膜厚を決定すればよい。
短波長光Ｌを反射する光カット層２０としては、短波長光Ｌに対して反射性を有していれば特に制限されず、要求される透過率に応じた充分な反射率を有する金属膜が挙げられる。
光カット層２０にガスバリア機能を有する場合は、ガスバリア層４０を兼ねることも可能であるし、また複数層からなるガスバリア層４０の一部として機能する層とすることも可能である。
＜工程（Ｄ）＞
次に、光カット層２０が形成された基板１０上に、非単結晶膜からなる被アニール膜３０ａをパターン形成し、被アニール膜３０ａを短波長光Ｌによりアニールして結晶性無機膜３０を形成する。
配線基板１において、結晶性無機膜３０は導電性を有するものであれば特に制限されないが、任意の金属膜であることが好ましく、Ａｇ，Ａｕ，Ｃｕ，Ｐｔ，Ｐｄ，Ｔａ，Ｎｂ，Ｍｏ，Ｎｉ，Ｃｒ，及びこれらの合金等を含む金属膜が挙げられる。また、カーボンやＩＴＯ（酸化インジウム錫）等の導電性を有する非金属膜であってもよい。
本実施形態において結晶性無機膜３０は、直接描画による液相法を用いて製造される。直接描画の際の原料液の塗布方法は特に制限ないが、インクジェットプリンティング，スクリーン印刷等の印刷法が好ましい。
まず、結晶性無機膜３０を構成する金属元素を含む原料と、有機溶媒とを含む原料液を用意し、原料液を光カット層２０が形成された基板１０上に塗布して上記液相法により被アニール膜３０ａをパターン形成する（図２（ｄ））。
被アニール膜３０ａは、室温乾燥等にて膜中の有機溶媒の多くを除去することが好ましい。この工程においては、結晶化が進行しない範囲で若干加熱（例えば５０℃程度）を行ってもよい。
配線基板用の原料液としては、焼成することにより良好な金属配線を得られるものであれば特に制限ないが、緻密で良好な電気伝導性を有する金属配線が得られることから、金属ナノ粒子の導電性ペースト（以下、金属ナノペーストとする）を用いることが好ましい。金属ナノペーストは、数ナノメートルオーダの粒子径を有し、表面が分散剤で覆われた金属ナノ粒子が熱硬化性樹脂等のバインダ中に均一分散されたペースト状の組成物であり、焼成されることによりナノ粒子表面の分散剤が化学反応で除去されて結晶化され、緻密で良好な電気伝導性を有する金属配線となる。
その他、原料液としては、有機前駆体原料と有機溶媒とを含む原料液が挙げられる。有機前駆体原料としては、ゾルゲル法の原料である金属アルコキシド化合物等が挙げられる。また、無機原料及び／又は有機無機複合前駆体原料と有機溶媒とを含む原料液を用いることもできる。かかる原料液としては、有機前駆体原料と有機溶媒とを含む液を加熱攪拌して、該液中の有機前駆体原料を粒子化させて得られる無機粒子及び／又は有機無機複合粒子の分散液が挙げられる（ナノ粒子法）。ナノ粒子法を用いる場合、成膜前の粒子化により被アニール膜３０ａ中に含まれる有機物の量が減少する上、結晶化させる際にナノ粒子が結晶核となって結晶成長するので、結晶化させやすい方法であり、好ましい。ナノ粒子法を用いる場合、被アニール膜３０ａには一部粒子化されずに残存した有機前駆体原料が含まれていてもよい。
＜工程（Ｅ）＞
次に被アニール膜３０ａを結晶化させて、結晶性無機膜３０を形成する（図２（ｅ））。結晶化は、被アニール膜３０ａが短波長光Ｌを照射することにより結晶化させるレーザアニールにより行う。レーザアニールはエネルギーの大きい熱線（光）を用いた走査型の加熱処理であるので、結晶化効率がよく、しかも走査速度やレーザパワー等のレーザ照射条件を変えることにより基板に到達するエネルギーを調整することができる。従って基板自体を直接加熱することなく、また基板の耐熱性に合わせてレーザ照射条件を調整することができるので、樹脂基板等の耐熱性の低い基板を用いる場合には好ましい方法である。
レーザアニールに用いるレーザ光源としては特に制限なく、エキシマレーザ等のパルス発振レーザが好ましい。エキシマレーザ光等の短波長パルスレーザ光は、膜表層で吸収されるエネルギーが大きく、基板に到達するエネルギーをコントロールしやすいため、好ましい。
例えばＡｇペースト（例えば、金属含有量３０．８ｗｔ％，平均粒径３〜７ｎｍ，粘度５ｍＰａ・ｓ以下）を原料液として用いた場合、波長２４８ｎｍのエキシマレーザにより，照射パワー1〜３００ｍＪ／ｃｍ２となるようにしてレーザアニールすることにより導電性の高いＡｇ配線を得ることが可能である。
本実施形態の配線基板１の製造方法では、被アニール膜３０ａがパターニングされている。従って、基板１０の被アニール膜３０ａの非パターン部分１０ｒにおいては、短波長光Ｌを吸収する被アニール膜３０ａが存在しないことになるが、少なくとも非パターン部分１０ｒには短波長光Ｌの基板１０に到達する割合を低減させる光カット層２０が工程（Ｃ）において形成されているので、基板１０を損傷することなく被アニール膜３０ａを結晶化させ、結晶性無機膜３０を形成することができる（図２（ｆ））。
以上のようにして、本実施形態の配線基板１は製造される。
本実施形態の薄膜素子（配線基板）１の製造方法は、樹脂材料を主成分とする基板１０上に被アニール膜３０ａをパターン形成する前に、基板１０上の少なくとも非パターン部分１０ｒに、短波長光Ｌが基板１０に到達する割合を低減させ、短波長光Ｌによる基板１０の損傷を防止する光カット層２０を形成している。かかる方法によれば、耐熱性の低い基板１０を短波長光Ｌにより損傷させることなく直接描画技術により被アニール膜３０ａをアニールして良質な結晶性無機膜３０を形成することができる。
また、アニールに使用する光の波長を変えることなく基板の損傷を抑制して結晶化させることができるため、アニールされる被アニール膜３０ａに広い材料選択性を有している。
上記実施形態の薄膜素子（配線基板）１の製造方法によれば、良質な無機膜を備え、素子特性の優れた配線基板１を直接描画技術により簡易にかつ低コストなプロセスにて提供することができる。
「薄膜素子の第２実施形態」
図面を参照して、本発明に係る第２実施形態の薄膜素子及びその製造方法と、薄膜素子を画素スイッチング素子として備えたアクティブマトリクス基板について説明する。本実施形態において薄膜素子２はＴＦＴ（薄膜トランジスタ）等の半導体装置であり、図６は本実施形態の半導体装置(薄膜素子)２の厚み方向断面図、図７は製造工程図である。本実施形態ではトップゲート型の半導体装置について説明するが、ボトムゲート型にも適用可能である。視認しやすくするため、構成要素の縮尺は実際のものとは適宜異ならせてある。
図６に示されるように、半導体装置（薄膜素子）２は、底面及び上面にガスバリア層４０を備えた樹脂材料を主成分とする基板１０上に、熱バッファ層５０と、光カット層２０を介してパターン形成された、金属元素及び／又は半導体元素を含む無機物からなる（不可避不純物を含んでいてもよい。）結晶性無機膜を用いて得られた活性層と、電極とを備えた構成としている。
半導体装置２において、活性層となる結晶性無機膜３０としては、金属酸化物膜及び半導体膜等が挙げられ、Ｉｎ，Ｇａ，Ｚｎ，Ｓｎ，及びＴｉからなる群より選択される少なくとも１種の金属元素を含む半導体性を有する金属酸化物膜、あるいはＳｉ及び／又はＧｅからなる半導体膜が好ましく、中でもＳｉからなる半導体膜が特に好ましい。
上記のように、第1実施形態の薄膜素子（配線基板）１と本実施形態の薄膜素子（半導体装置）２とでは、結晶性無機膜３０を構成する無機物の構成元素が異なるが、結晶性無機膜３０の形成までの工程は、同様の工程である（工程（Ａ）〜（Ｅ））。工程（Ａ）、（Ｂ）、（Ｃ）については好ましい材料等についても同様であり、製造工程は図２（ａ）〜（ｃ）と同様であるので、図６においては工程（Ｄ）の被アニール膜３０ａをパターン形成する工程から示してある。以下に、半導体装置２の製造工程について説明する。
まず、底面及び上面にガスバリア層４０を備えた樹脂材料を主成分とする基板１０上に、熱バッファ層５０と、光カット層２０を形成し（図２（ａ）〜（ｃ））、第1実施形態と同様に結晶性無機膜３０を構成する金属元素を含む原料と、有機溶媒とを含む原料液を用いて、光カット層２０が形成された基板１０上に被アニール膜３０ａをパターン形成する（図６（ａ））。
第1実施形態の薄膜素子（配線基板）１とは形成される結晶性無機膜３０の構成元素が異なるので、工程（Ｄ）において好適であった金属ナノペーストを原料液として用いることができない。原料液としては、上記本実施形態の結晶性無機膜３０を構成する無機物を含む有機前駆体原料と有機溶媒とを含む原料液及び無機原料及び／又は有機無機複合前駆体原料と有機溶媒とを含む原料液が挙げられる。結晶性無機膜３０がＳｉからなる半導体膜である場合は、第１実施形態で記載したナノ粒子法等を用いて得られたＳｉナノ粒子分散液を原料液として用いることが好ましい。用いる有機前駆体原料等については第１実施形態と同様のものが例示できる。
かかる原料液を用い、第1実施形態と同様にして被アニール膜３０を結晶化させ（図７（ｂ））、底面及び上面にガスバリア層４０を備えた樹脂材料を主成分とする基板１０上に、熱バッファ層５０と、光カット層２０を介してパターン形成された、金属元素及び／又は半導体元素を含む無機物からなる（不可避不純物を含んでいてもよい。）結晶性無機膜３０を得る（図７（ｃ））。
例えば結晶性無機膜３０がＳｉである場合は、波長３０８ｎｍのエキシマレーザにより，照射パワー１００〜５００ｍＪ／ｃｍ２となるようにしてレーザアニールすることにより結晶性の良好なＳｉ薄膜を得ることが可能である。
次にドレイン電極６１及びソース電極６２を形成し（図７（ｄ））、電極形成後、ＳｉＯ２等からなるゲート絶縁膜６３を成膜し（図７（ｅ））、更にｎ＋Ｓｉ，Ａｌ，Ａｌ合金，Ｔｉ等からなるゲート電極６４を形成する。
ドレイン電極６１、ソース電極６２及びゲート電極６４の形成方法は特に制限されないが、これらの電極は上記第１実施形態の配線基板と同様、導電性無機膜からなる結晶性無機膜であるので、同様に、電極の構成元素を含む被アニール膜をパターン形成した後アニールすることにより形成することができる。またこれらの電極等に限らず、半導体装置２における各種配線も上記第1実施形態と同様にして形成することができる。このように電極や配線等を形成する場合は、原料液をそれぞれに対応したものとして工程（Ｄ）と（Ｅ）とを複数回繰り返すことになる。電極及び配線のその他の形成方法としては、ＣＶＤ法やスパッタリング法等により成膜した後リソグラフィ法等によりパターニングする方法等が挙げられる。
ゲート絶縁膜６３の膜厚は特に制限なく、例えば１００ｎｍ程度が好ましい。ゲート絶縁膜６３の成膜方法は、ガスバリア層４０と同様の方法が例示できる。
次いでゲート電極６４をマスクとして結晶性無機膜３０のソース領域３０ｓ及びドレイン領域３０ｄにＰ，Ｂ等のドーパントをドープして、結晶性無機膜３０を活性層３０とする（図７（ｆ））。活性層３０において、ソース領域３０ｓとドレイン領域３０ｄとの間の領域がチャネル領域３０ｃとなる。ドープ量は、例えば結晶性無機膜３０がＳｉからなる場合は３．０×１０１５ｉｏｎｓ／ｃｍ２程度が好ましい。
以上の工程により、本実施形態の半導体装置（ＴＦＴ）２が製造される。
得られた半導体装置２上に、図７（ｇ）に示すように、ＳｉＯ２やＳｉＮ等からなるＳｉＯ２やＳｉＮ等からなる層間絶縁膜６５を成膜し、さらに画素電極６６を形成することにより、アクティブマトリクス基板９０が得られる。画素電極６６は、ドライエッチングやウエットエッチング等のエッチングにより開孔されたコンタクトホールを介して半導体装置２のソース電極６２に導通されている。
アクティブマトリクス基板９０の製造にあたっては、走査線や信号線等の配線が形成される。ゲート電極６４が走査線を兼ねる場合と、ゲート電極６４とは別に走査線を形成する場合がある。ドレイン電極６１が信号線を兼ねる場合と、ドレイン電極６１とは別に信号線を形成する場合がある。
上記の半導体装置（薄膜素子）２及びアクティブマトリクス基板９０の製造方法において、結晶性無機膜の結晶化までのプロセスは第1実施形態と同様であるため、第1実施形態と同様の効果を奏する。本実施形態によれば、結晶性が高く、素子特性の優れた半導体装置２を直接描画技術により簡易にかつ低コストなプロセスにて提供することができる。
上記のように半導体装置２は、素子特性に優れるものであることから、この半導体装置２を備えたアクティブマトリクス基板９０は高性能なものとなる。
「薄膜素子の第３実施形態」
図面を参照して、本発明に係る第３実施形態の薄膜素子及びその製造方法について説明する。本実施形態において薄膜素子３は太陽電池であり、図８は本実施形態の半導体装置（薄膜素子）３の厚み方向断面図である。視認しやすくするため、構成要素の縮尺は実際のものとは適宜異ならせてある。
図８に示されるように、太陽電池（薄膜素子）３は、底面及び上面にガスバリア層４０を備えた樹脂材料を主成分とする基板１０上に、熱バッファ層５０と、光カット層２０を介してパターン形成され、金属元素及び／又は半導体元素を含む無機物からなる（不可避不純物を含んでいてもよい。）結晶性無機膜３０を用いて得られた活性層と電極（６０，８０）とを備えた構成としている。
結晶性無機膜３０は、性質の異なる半導体性を有する複数の半導体膜が積層されたものである。本実施形態では、結晶性無機膜３０がｎ型半導体膜３１と、ｉ型半導体膜３２と、ｐ型半導体膜３３とが積層された３層構造（ｐ−ｉ−ｎ構造）である場合について説明するが、２層構造であってもよい。
下部電極６０及び上部電極８０は導電性無機膜からなり、ＳｎＯ等の透光性の金属酸化物膜やＡｌ等の金属膜等が挙げられる。
以下に太陽電池３の製造方法について説明する。
第２実施形態と同様に、まず、図２（ａ）〜（ｃ）に示される製造工程にて、底面及び上面にガスバリア層４０を備えた樹脂材料を主成分とする基板１０上に、熱バッファ層５０と、光カット層２０を形成する。
次いで光カット層２０上に下部電極６０を形成した後、第1実施形態と同様に結晶性無機膜３０を構成する金属元素を含む原料と、有機溶媒とを含む原料液を用いて、下部電極６０上に被アニール膜３０ａをパターン形成する。
太陽電池３において、結晶性無機膜３０は半導体膜であるので、第２実施形態と同様の材料が例示できるが、太陽電池の用途においては、可視光域に充分な吸収特性を有するものであることが好ましく、特にｐ−ｉ−ｎ構造とするためにはＳｉであることが好ましい。原料液の好適な態様も第２実施形態と同様である。かかる原料液を用い、第1実施形態と同様にして被アニール膜３０ａを結晶化させた後、上部電極８０を形成して本実施形態の太陽電池３を得る。性質の異なる３種の半導体膜３１〜３３の形成は、それぞれの性質の半導体膜を形成可能な原料液を用いて被アニール膜３０ａを形成した後結晶化させてもよいし、結晶化後にそれぞれのドーパントを注入してもよい。
本実施形態において、下部電極６０及び上部電極８０の形成方法は特に制限されないが、これらの電極も導電性無機膜からなる結晶性無機膜であるので、上記第２実施形態と同様、電極の構成元素を含む被アニール膜をパターン形成した後アニールすることにより形成することができる。また各種配線も同様である。電極及び配線のその他の形成方法としては、ＣＶＤ法やスパッタリング法等により成膜した後リソグラフィ法等によりパターニングする方法等が挙げられる。
上記の太陽電池（薄膜素子）３の製造方法において、結晶性無機膜の結晶化までのプロセスは第1実施形態と略同様であるため、第1実施形態と同様の効果を奏する。本実施形態によれば、結晶性が高く、素子特性の優れた太陽電池３を直接描画技術により簡易にかつ低コストなプロセスにて提供することができる。
また本実施形態では、活性層となる半導体膜を、直接描画技術を用いてパターン形成された非単結晶膜からなる被アニール膜３０ａに短波長光Ｌを照射してアニールすることにより形成したが、かかる方法により電極や配線等のみを形成し、半導体膜を別の方法により形成されたものとしてもよい。
「薄膜センサ」
図面を参照して、本発明に係る実施形態の薄膜センサの構成について説明する。図９は本実施形態の薄膜センサ４の厚み方向断面図である。
図示されるように、薄膜センサ４は、トップゲート型の上記第２実施形態の半導体装置２（図７（ｆ））上に、ＳｉＯ２やＳｉＮ等からなるＳｉＯ２やＳｉＮ等からなる層間絶縁膜６５が成膜され、その上にコンタクトホールを介してゲート電極６４に導通されたセンシング部７０を備えた構成としている（図９）。センシング部７０は金属層であり、その表面がセンシング面Ｓである。センシング面Ｓは、被検出物質Ｒと結合可能な表面修飾が施されていることが好ましい。表面修飾は、薄膜センサ４の用途に応じて選択されるものであり、例えば、プロテインセンサとして用いる場合には抗体等の受容体が、ＤＮＡチップとして利用する場合にはプローブＤＮＡ等が表面修飾として用いられる。層間絶縁膜６５の形成及びコンタクトホールの開孔は、第2実施形態と同様に実施することが可能である。
センシング面Ｓ上に被検出物質Ｒが結合されると、センシング面Ｓにおけるポテンシャル構造が変化するので、結合の前後で電位差が生じる。従ってその電位差を半導体装置２を用いて検出することにより、被検出物質Ｒのセンシングを行うことができる。
薄膜センサ４は、上記実施形態の半導体装置２を用いて構成されたものである。上記のように半導体装置２は、素子特性に優れるものであることから、この半導体装置２を備えた薄膜センサ４は、素子特性に優れ、感度の良好なものとなる。
「電気光学装置」
図面を参照して、本発明に係る実施形態の電気光学装置の構成について説明する。本発明は、ＥＬ装置や液晶装置等に適用可能であり、有機ＥＬ装置を例として説明する。図１０は有機ＥＬ装置の分解斜視図である。
本実施形態の有機ＥＬ装置（電気光学装置）５は、上記実施形態のアクティブマトリクス基板９０の上に、電流印加により赤色光（Ｒ）、緑色光（Ｇ）、青色光（Ｂ）を各々発光する発光層９１Ｒ、９１Ｇ、９１Ｂが所定のパターンで形成され、その上に、共通電極９２と封止膜９３とが順次積層されたものである。
封止膜９３を用いる代わりに、金属缶もしくはガラス基板等の封止部材で封止を行ってもよい。この場合には、酸化カルシウム等の乾燥剤を内包させてもよい。
発光層９１Ｒ、９１Ｇ、９１Ｂは、画素電極６６に対応したパターンで形成され、赤色光（Ｒ）、緑色光（Ｇ）、青色光（Ｂ）を発光する３ドットで一画素が構成されている。共通電極９２と封止膜９３とは、アクティブマトリクス基板９０の略全面に形成されている。
有機ＥＬ装置５では、画素電極６６と共通電極９２のうち、一方が陽極、他方が陰極として機能し、発光層９１Ｒ、９１Ｇ、９１Ｂは、陽極から注入される正孔と陰極から注入される電子の再結合エネルギーによって発光する。
発光効率を向上するために、発光層９１Ｒ、９１Ｇ、９１Ｂと陽極との間には、正孔注入層及び／又は正孔輸送層を設けることができる。発光効率を向上するために、発光層９１Ｒ、９１Ｇ、９１Ｂと陰極との間には、電子注入層及び／又は電子輸送層を設けることができる。
本実施形態の有機ＥＬ装置（電気光学装置）５は、上記実施形態のアクティブマトリクス基板９０を用いて構成されたものであるので、ＴＦＴ（半導体装置）２の素子均一性に優れており、表示品質等の電気光学特性の均一性が極めて優れたものとなる。また、本実施形態の有機ＥＬ装置５は、個々のＴＦＴ２の素子特性が優れるため、消費電力を低減できる、周辺回路の形成面積を低減できる、周辺回路の種類の選択自由度が高いなどの点で、従来技術より優れたものとなる。
「設計変更」
上記実施形態では、薄膜素子が配線基板、半導体装置、太陽電池である場合について説明したが、薄膜素子はこれらに限定されるものではない。
また、上記実施形態では、被アニール膜３０ａが、短波長光照射により結晶化されるものである場合について説明したが、被アニール膜３０ａはそれには限定されない。
本発明の薄膜素子の製造方法は、直接描画法を用いた配線基板や太陽電池、薄膜トランジスタ（ＴＦＴ）等の半導体装置等の製造に好ましく適用することができる。
本発明に係る一実施形態の薄膜素子（配線基板）の構成を示す概略断面図 （ａ）〜（ｆ）は、図１に示す薄膜素子の製造工程図 ＰＥＴ基板の透過率の波長依存性を示す図 ＳｉＮｘ膜（膜厚８９ｎｍ）の透過率の波長依存性を示す図 ＴｉＯ２膜（膜厚２１０ｎｍ）の透過率の波長依存性を示す図 本発明に係る一実施形態の薄膜素子（半導体装置）の構成を示す概略断面図 （ａ）〜（ｇ）は、図６に示す薄膜素子及びそれを備えたアクティブマトリクス基板の製造工程図 本発明に係る一実施形態の薄膜素子（太陽電池）の構成を示す概略断面図 本発明に係る一実施形態の薄膜センサの構成を示す概略断面図 本発明に係る一実施形態の電気光学装置の分解斜視図
符号の説明
１〜３ 薄膜素子（配線基板，半導体装置，太陽電池）
１０ 基板
１０ｒ 非パターン部分
２０ 光カット層
３０ 無機膜（結晶性無機膜，金属膜，半導体膜，活性層）
３０ａ 被アニール膜（非単結晶膜）
４０ ガスバリア層
５０ 熱バッファ層
６０〜６２，６４，８０ 電極（導電性無機膜）
４ 薄膜センサ
５ 電気光学装置
Ｌ 短波長光（レーザ光）

Claims (24)

  1. 樹脂材料を主成分とする基板を用意する工程（Ａ）と、
    該基板上に熱バッファ層を形成する工程（Ｂ）と、
    該熱バッファ層を備えた前記基板上に非単結晶膜からなる被アニール膜をパターン状に形成する工程（Ｄ）と、
    該被アニール膜に前記短波長光を照射することにより、該被アニール膜をアニールして無機膜を形成する工程（Ｅ）とを順次実施する薄膜素子の製造方法であって、
    前記工程（Ｂ）と前記工程（Ｄ）との間に、少なくとも前記熱バッファ層を備えた基板上の前記被アニール膜が形成されない非パターン部分に、前記短波長光が前記基板に到達する割合を低減させて、該短波長光による前記基板の損傷を防止する光カット層を形成する工程（Ｃ）を有することを特徴とする薄膜素子の製造方法。
  2. 前記工程（Ｅ）の後に、前記工程（Ｄ）と前記工程（Ｅ）とを１回以上実施することを特徴とする請求項１に記載の薄膜素子の製造方法。
  3. 前記無機膜が結晶性を有するものであることを特徴とする請求項１又は２に記載の薄膜素子の製造方法。
  4. 前記光カット層が、前記短波長光を吸収するものであることを特徴とする請求項１〜３のいずれかに記載の薄膜素子の製造方法。
  5. 前記光カット層が、前記短波長光を反射するものであることを特徴とする請求項１〜３のいずれかに記載の薄膜素子の製造方法。
  6. 前記光カット層の前記短波長光に対する透過率が１０％以下であることを特徴とする請求項１〜５のいずれかに記載の薄膜素子の製造方法。
  7. 前記透過率が５％以下であることを特徴とする請求項６に記載の薄膜素子の製造方法。
  8. 前記光カット層及び/または熱バッファ層が、ガスバリア機能を有するものであることを特徴とする請求項１〜７のいずれかに記載の薄膜素子の製造方法。
  9. 前記工程（Ａ）は、前記基板の底面及び／又は上面にガスバリア層を形成する工程（Ａ−１）を含むことを特徴とする請求項１〜８のいずれかに記載の薄膜素子の製造方法。
  10. 前記工程（Ｄ）において、前記被アニール膜を印刷法によりパターン形成することを特徴とする請求項１〜９のいずれかに記載の薄膜素子の製造方法。
  11. 前記短波長光としてパルスレーザ光を用いることを特徴とする請求項１〜１０のいずれかに記載の薄膜素子の製造方法。
  12. 前記短波長光としてエキシマレーザ光を用いることを特徴とする請求項１１に記載の薄膜素子。
  13. 請求項１〜１２のいずれかに記載の薄膜素子の製造方法により製造されたことを特徴とする、樹脂材料を主成分とする基板上にパターン形成された無機膜を備えた薄膜素子。
  14. 前記無機膜が半導体膜であることを特徴とする請求項１３に記載の薄膜素子。
  15. 前記半導体膜がＳｉを主成分とするものであることを特徴とする請求項１４に記載の薄膜素子。
  16. 前記無機膜が導電性無機膜であることを特徴とする請求項１３に記載の薄膜素子。
  17. 配線基板であることを特徴とする請求項１６に記載の薄膜素子。
  18. 前記半導体膜からなる活性層を備えた太陽電池であることを特徴とする請求項１４又は１５に記載の薄膜素子。
  19. 前記導電性無機膜からなる配線及び／又は電極を備えた太陽電池であることを特徴とする請求項１６に記載の薄膜素子。
  20. 前記無機膜の一部が導電性無機膜であり、他方の一部が半導体膜であり、
    前記導電性無機膜からなる配線及び／又は電極と、前記半導体膜からなる活性層とを備えた太陽電池であることを特徴とする請求項１３に記載の薄膜素子。
  21. 前記半導体膜からなる活性層を備えた半導体装置であることを特徴とする請求項１４又は１５に記載の薄膜素子。
  22. 前記無機膜の一部が導電性無機膜であり、他方の一部が半導体膜であり、
    前記導電性無機膜からなる配線及び／又は電極と、前記半導体膜からなる活性層とを備えた半導体装置であることを特徴とする請求項１３に記載の薄膜素子。
  23. 請求項２１又は２２に記載の薄膜素子を備えたことを特徴とする電気光学装置。
  24. 請求項２１又は２２に記載の薄膜素子を備えたことを特徴とする薄膜センサ。
JP2007197000A 2007-07-30 2007-07-30 薄膜素子とその製造方法、半導体装置 Withdrawn JP2009033003A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007197000A JP2009033003A (ja) 2007-07-30 2007-07-30 薄膜素子とその製造方法、半導体装置
US12/181,897 US20090035536A1 (en) 2007-07-30 2008-07-29 Process for producing thin-film device, and devices produced by the process
KR1020080074204A KR20090013089A (ko) 2007-07-30 2008-07-29 박막소자와 그 제조 방법, 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007197000A JP2009033003A (ja) 2007-07-30 2007-07-30 薄膜素子とその製造方法、半導体装置

Publications (1)

Publication Number Publication Date
JP2009033003A true JP2009033003A (ja) 2009-02-12

Family

ID=40338429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007197000A Withdrawn JP2009033003A (ja) 2007-07-30 2007-07-30 薄膜素子とその製造方法、半導体装置

Country Status (3)

Country Link
US (1) US20090035536A1 (ja)
JP (1) JP2009033003A (ja)
KR (1) KR20090013089A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8298852B2 (en) * 2008-12-29 2012-10-30 Jusung Engineering Co., Ltd. Thin film type solar cell and method for manufacturing the same
KR101591518B1 (ko) * 2009-01-08 2016-02-03 삼성전자주식회사 키패드 및 키패드 어셈블리

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11102867A (ja) * 1997-07-16 1999-04-13 Sony Corp 半導体薄膜の形成方法およびプラスチック基板
TWI313059B (ja) * 2000-12-08 2009-08-01 Sony Corporatio
US20030108664A1 (en) * 2001-10-05 2003-06-12 Kodas Toivo T. Methods and compositions for the formation of recessed electrical features on a substrate
JP4325303B2 (ja) * 2003-07-29 2009-09-02 三菱樹脂株式会社 ガスバリア性積層体

Also Published As

Publication number Publication date
US20090035536A1 (en) 2009-02-05
KR20090013089A (ko) 2009-02-04

Similar Documents

Publication Publication Date Title
JP2009033004A (ja) 薄膜素子とその製造方法、半導体装置
JP5319961B2 (ja) 半導体素子の製造方法
JP5331382B2 (ja) 半導体素子の製造方法
TWI389216B (zh) 製造場效電晶體的方法
JP4982619B1 (ja) 半導体素子の製造方法及び電界効果型トランジスタの製造方法
US8114705B2 (en) Electrically-conductive inorganic coating, method for producing the coating, circuit board, and semiconductor apparatus
KR101789586B1 (ko) 광 산란 기판, 이의 제조 방법, 이를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
JP4653860B2 (ja) フレキシブル半導体装置およびその製造方法
US11152587B2 (en) Light transmissive electrode for light emitting devices
JP2013191859A (ja) ボトムゲート型薄膜トランジスタ、ボトムゲート型薄膜トランジスタの製造方法及び表示装置
KR100934262B1 (ko) 유기전계발광표시장치 및 그의 제조방법
JP2008235871A (ja) 薄膜トランジスタの形成方法及び表示装置
KR20100045305A (ko) 유기전계발광표시장치 및 그의 제조방법
JP2010186860A (ja) 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
WO2014073191A1 (ja) 電子デバイスの製造方法および該製造方法に用いられる積層体
US20120181503A1 (en) Method of Fabricating Silicon Quantum Dot Layer and Device Manufactured Using the Same
US8124963B2 (en) Thin film transistor, method of fabricating the thin film transistor, organic light emitting diode display device, method of fabricating the organic light emitting diode display device, and donor substrate for laser induced thermal imaging
TW201110241A (en) Semiconductor device and method of fabricating the same, and display device
JP2009033003A (ja) 薄膜素子とその製造方法、半導体装置
TW201244110A (en) Field effect transistor, display device and sensor
US20220302408A1 (en) Light transmissive electrode for light emitting devices
KR101924272B1 (ko) 금속 산화물막의 제조 방법, 금속 산화물막, 박막 트랜지스터, 박막 트랜지스터의 제조 방법, 및 전자 디바이스
KR101657345B1 (ko) 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20101005