JP2009277072A - 基準電圧発生回路 - Google Patents

Abstract

【課題】高電位の電源電圧が供給される場合であっても、回路面積の増大を招くことなく、安定して基準電圧を発生することができる基準電圧発生回路を実現する。
【解決手段】ノードｎ１１とＧＮＤ間の第１のトランジスタ３０１と、ノードｎ１１とＧＮＤ間の第２のトランジスタ３０２と、第６のトランジスタ３１３とＧＮＤ間の第３のトランジスタ３０３と、ノードｎ１２とノードｎ１１間の第４のトランジスタ３０４と、ＶＣＣ２とノードｎ１２間の第５のトランジスタ３０５と、抵抗３１２と第３のトランジスタ３０３間の第６のトランジスタ３１３と、を備える基準電圧発生回路である。第５のトランジスタ３０５の制御端子は第６のトランジスタ３１３及び抵抗３１２の接続点に接続されており、第６のトランジスタ３１３の制御端子は第２のノードｎ１２に接続されている。
【選択図】図３

Description

本発明は、半導体集積回路に搭載される基準電圧発生回路に関し、特に、バンドギャップ回路を用いた基準電圧発生回路に関する。

温度依存性、電源電圧依存性の少ない基準電圧発生回路として用いられているバンドギャップ回路は、半導体集積回路において高精度の基準電圧を得る場合に広く利用されている。

バンドギャップ回路は種々の回路構成により実現可能であるが、その一例として、非特許文献１に開示されたバンドギャップ回路の回路図を図７に示す。

このバンドギャップ回路において、出力端子に出力される基準電圧（ＶＲＥＦ）は、以下の式で表わすことができる。なお、以下の式では、熱電圧をＶＴ、第３のトランジスタ１０３のベース端子‐エミッタ端子間電圧をＶＢＥ、抵抗１０６の抵抗値をＲ１０６、抵抗１０７の抵抗値をＲ１０７、トランジスタ１０１とトランジスタ１０２とのコレクタ電流比をＮ、ｌｎを自然対数とする。

ＶＲＥＦ＝ＶＢＥ＋（Ｒ１０６／Ｒ１０７）×ＶＴ×ｌｎＮ…（１）
ここで、ＶＴとＶＢＥとは温度特性の極性が逆であり、Ｒ１０６／Ｒ１０７の値を（１）式の右辺がバンドギャップ電圧ＶＢＧ（約１．２５Ｖ）に等しくなるように設定することにより、電源電圧ＶＤＤへの依存が少なくかつ温度依存性の無い基準電圧ＶＲＥＦを出力することができることが知られている。

また近年においては、基準電圧発生回路の出力電圧をバンドギャップ電圧ＶＢＧ以上にすることの必要性が高まっている。このような基準電圧発生回路として、例えば、図８に示す回路構成が挙げられる。

この回路構成においては、出力端子に出力される基準電圧（ＶＲＥＦ）は、以下の式で表わすことができる。なお、以下の式では、バンドギャップ電圧をＶＢＧ、抵抗２１０の抵抗値をＲ２１０、抵抗２１１の抵抗値をＲ２１１とする。

ＶＲＥＦ＝（（Ｒ２１０＋Ｒ２１１）／Ｒ２１０）×２×ＶＢＧ…（２）
ここで、抵抗２０９の抵抗値をＲ２０９、抵抗Ｒ２０６の抵抗値をＲ２０６、抵抗Ｒ２０７の抵抗値をＲ２０７とした場合、Ｒ２０９＝１／（（１／Ｒ２０６）＋（１／Ｒ２０７））が成立するようにＲ２０９が設定されている。抵抗２０９を流れる電流は抵抗２０６及び抵抗２０７の各々を流れる電流の和であることから、上記のようにＲ２０９を設定することにより、ノードｎ２‐ノードｎ４間にかかる電圧もＶＢＧとみなすことができる。このため、ノードｎ４における接地電圧ＧＮＤとの電位差である、抵抗２１０にかかる電圧は２×ＶＢＧとなる。したがって、抵抗２１０及び抵抗２１１に流れる電流が等しいことから、上記の式（２）でノードｎ３における接地電圧ＧＮＤとの電位差である、ＶＲＥＦ端子に出力される基準電圧を表わすことができる。そして、抵抗２１０と抵抗２１１との抵抗値比である（Ｒ２１０＋Ｒ２１１）／Ｒ２１０を調整することにより、バンドギャップ電圧以上の所望の基準電圧を発生させることができる。
Ｐ．Ｒ．グレイ他著、「システムＬＳＩのためのアナログ集積回路設計技術（上）」、初版、株式会社培風館、１９９０年１１月、ｐ．２７５

しかしながら、図８の基準電圧発生回路においては、ＶＲＥＦ電圧を５Ｖに設定する場合、第３のトランジスタ２０３のコレクタ電圧値は、ＶＲＥＦ電圧に第５のトランジスタ２０５のゲート-ソース間電圧を加えた電圧となる。第５のトランジスタ２０５が高耐圧素子の場合、そのゲート-ソース間電圧は２Ｖ以上の値となり、第３のトランジスタ２０３のコレクタ端子には７Ｖ以上の電圧が印加される。このため、第３のトランジスタ２０３を高耐圧仕様にする必要がある。すると、出力電圧の高精度化のためには素子のばらつきを低減する必要があるため、この第３のトランジスタ２０３との組み合わせで回路を構成する第１のトランジスタ２０１、第２のトランジスタ２０２も同様に高耐圧仕様にする必要性が生じ、更に第２のトランジスタ２０２との組み合わせで回路を構成する第４のトランジスタ２０４も同様に高耐圧仕様にする必要性が生じてしまう。

また、電源電圧ＶＤＤの立ち上がりスピードが急峻な場合、第３のトランジスタ２０３のコレクタ端子電圧は、上記直流電圧（ＶＲＥＦ電圧＋第５のトランジスタ２０５のゲート-ソース間電圧）に収束するまでにオーバーシュートが起こる。このため、第３のトランジスタ２０３のコレクタ端子に直流電圧より高い電圧が印加されてしまう。この現象も第５のトランジスタ２０５を高耐圧仕様にせざるをえない理由である。

一般的に、高耐圧プロセスは素子面積の増大を招く傾向にあるため、上記のように高耐圧仕様の素子を用いた結果、基準電圧発生回路を大型化させてしまうことになる。このことは、高集積化、高密度化が常に要求される半導体集積回路においては非常に大きな問題である。

また、図８の基準電圧発生回路においては、電源電圧ＶＤＤの供給開始時において第３のトランジスタ２０３のコレクタ端子への供給電圧に変動が発生すると、第５のトランジスタ２０５がＯＮする前に第３のトランジスタ２０３が誤ってＯＮしてしまう場合が起こり得る。この場合、第３のトランジスタ２０３のＯＮによって第５のトランジスタ２０５のゲート端子に第５のトランジスタ２０５をＯＮさせるために必要な閾値電圧が供給されなくなり、その結果、電源電圧ＶＤＤの供給開始にもかかわらず、第５のトランジスタ２０５はＯＦＦ状態を維持してしまう。すなわち、図８の基準電圧発生回路においては、基準電圧が立ち上がらない現象が発生する恐れがある。

上記問題点に鑑み、本発明の目的は、高電位の電源電圧が供給される場合であっても、回路面積の増大を招くことなく、安定して基準電圧を発生することができる基準電圧発生回路を実現することにある。

上記目的を達成するために、本発明にかかる基準電圧発生回路は、第１のノードと接地電圧供給線との間に配置されており、前記第１のノードに第１の抵抗を介して接続されたコレクタ端子と、前記接地電圧供給線に接続されたエミッタ端子と、前記コレクタ端子と短絡されたベース端子とを有するバイポーラトランジスタにより構成された第１のトランジスタと、前記第１のノードと前記接地電圧供給線との間において前記第１のトランジスタと並列に配置されており、前記第１のノードに第２の抵抗を介して接続されたコレクタ端子と、前記接地電圧供給線に第３の抵抗を介して接続されたエミッタ端子と、前記第１のトランジスタのベース端子及びコレクタ端子に接続されたベース端子とを有するバイポーラトランジスタにより構成された第２のトランジスタと、前記第２のトランジスタのコレクタ端子に接続されたベース端子と、前記接地電圧供給線に接続されたエミッタ端子とを有するバイポーラトランジスタにより構成された第３のトランジスタと、基準電圧が出力される基準電圧端子に接続する第２のノードと前記第１のノードとの間に配置されており、前記第２のノードに接続されたコレクタ端子と、前記第１のノードに第４の抵抗を介して接続されたエミッタ端子と、前記第２のノードと前記接地電圧供給線との間に直列接続された第５及び第６の抵抗の接続点である第３のノードに接続されたベース端子とを有するバイポーラトランジスタにより構成された第４のトランジスタと、電源電圧供給線と前記第２のノードとの間に配置されており、前記電源電圧供給線に負荷回路を介して接続された制御端子を有し、前記電源電圧供給線と前記第２のノードとの間における導通状態／非導通状態を切り替える第５のトランジスタと、前記電源電圧供給線に接続する負荷回路と前記第３のトランジスタのコレクタ端子との間に配置されており、前記第２のノードに接続された制御端子を有し、前記電源電圧供給線と前記第３のトランジスタのコレクタ端子との間における導通状態／非導通状態を切り替える第６のトランジスタとを備えることを特徴とする。

上記の基準電圧発生回路では、第６のトランジスタを介して電源電圧を第１〜第４のトランジスタに供給するようにしているので、電源電圧が第１〜第４のトランジスタに直接供給されることがない。このため、第１〜第４のトランジスタを高耐圧構造としなければならない程の高電位の電源電圧である場合であっても、第６のトランジスタの存在により、第１〜第４のトランジスタを素子面積の小さい低耐圧構造のトランジスタを用いて構成することができる。したがって、電源電圧が上述したような高電位に上昇した場合でも、基準電圧発生回路の大型化を回避することができる。

上記の基準電圧発生回路ではさらに、電源電圧の供給開始時における供給電圧の変動が生じた場合であっても、第３のトランジスタが誤って第５のトランジスタよりも先にＯＮ状態に遷移してしまうことを防止することができる。そうすることにより、電源電圧の供給開始時においても基準電圧ＶＲＥＦを安定して発生することができる。

前記負荷回路は、抵抗であることが好ましい。

この場合、基準電圧発生回路を簡単な回路構成により実現することができる。

前記負荷回路は、定電流源であることが好ましい。

この場合、電源電圧の変動や温度変化の影響を受けにくくなり、所定の電流を第６のトランジスタのドレイン端子側に安定して供給することができる。さらに、第６のトランジスタのドレイン端子側に供給される電流値が小さい場合、負荷回路を抵抗を用いて実現するよりも回路面積を小さくすることができる。

前記第５のトランジスタは、前記第５のトランジスタの制御端子であるゲート端子と、前記電源電圧供給線に接続されたドレイン端子と、前記第２のノードに接続されたソース端子とを有するＭＯＳトランジスタにより構成されており、前記第６のトランジスタは、前記第６のトランジスタの制御端子であるゲート端子と、前記負荷回路に接続されたドレイン端子と、前記第３のトランジスタのコレクタ端子に接続されたソース端子とを有するＭＯＳトランジスタにより構成されていることが好ましい。

この場合、第５及び第６のトランジスタをＭＯＳトランジスタで構成するので、第５及び第６のトランジスタにより導通状態／非導通状態の切り替え動作を高速化することができる。

前記第５のトランジスタは、前記第５のトランジスタの制御端子であるベース端子と、前記電源電圧供給線に接続されたコレクタ端子と、前記第２のノードに接続されたエミッタ端子とを有するバイポーラトランジスタにより構成されており、前記第６のトランジスタは、前記第６のトランジスタの制御端子であるベース端子と、前記負荷回路に接続されたコレクタ端子と、前記第３のトランジスタのコレクタ端子に接続されたエミッタ端子とを有するバイポーラトランジスタにより構成されていることが好ましい。

この場合、第５及び第６のトランジスタを第１〜第４のトランジスタと同一の製造プロセスで製造することができるので、製造コストを低減することができる。

本発明にかかる基準電圧発生回路は、以上のような構成となっているため、第１〜第４のトランジスタを高耐圧構造としなければならない程の高電位の電源電圧である場合であっても、第１〜第４のトランジスタを素子面積の小さい低耐圧構造のトランジスタを用いて構成することができる。したがって、基準電圧発生回路の大型化を回避することができる。さらに、第３のトランジスタが誤って第５のトランジスタよりも先にＯＮ状態に遷移してしまうことを確実に防止することができる。したがって、基準電圧が立ち上がらない現象を回避することができる。

以下、本発明の実施の形態について、図面を参照しながら説明する。なお、同一部分には同一符号を付し、図面で同一の符号が付いたものは、説明を省略する場合もある。

（実施の形態１）
図１は、本発明の実施の形態１にかかる基準電圧発生回路を用いたモータ駆動機構の概略構成を示すブロック図である。本実施の形態のモータ駆動機構１０は、図１に示すように、モータ駆動ＩＣ１１と、制御ＩＣ１２と、モータ１３と、を備えている。本実施の形態の基準電圧発生回路は、制御ＩＣ１２に搭載されており、制御ＩＣ１２内で利用される基準電圧を発生する。

本実施の形態のモータ駆動機構１０において、モータ駆動ＩＣ１１は、３本のリード線を介してモータ１３に接続されており、モータ１３を回転させるためにモータ１３に電圧を印加する。モータ駆動ＩＣ１１は、この３本のリードを用いてモータ１３に印加する電圧を調節することにより、モータ１３の回転速度を調整する。

制御ＩＣ１２は、モータ駆動ＩＣ１１がモータ１３に印加する駆動電流を制御するためのＩＣである。モータ駆動機構１０の外部に配置され、モータ駆動機構１０を管理するために用意されたマイコン（図示省略）からの制御信号が制御ＩＣ１２に入力されており、制御ＩＣ１２はその制御信号に基づいてモータ駆動ＩＣ１１がモータ１３の駆動電流の調節を行う際に利用するモータ駆動信号を生成し、モータ駆動ＩＣ１１に出力する。

モータ駆動ＩＣ１１には２つの電源電圧、すなわち、第１の電源電圧ＶＣＣ１及び第２の電源電圧ＶＢＢが供給される。第１の電源電圧ＶＣＣ１はモータ駆動ＩＣがモータ駆動電流を制御するための信号処理用の電源であり、例えば、１５Ｖである。一方、第２の電源電圧ＶＢＢはモータ駆動電流生成用の電源であり、例えば、１００〜２００Ｖである。

またモータ駆動ＩＣ１１は内部の降圧回路によって第１の電源電圧ＶＣＣ１を電圧低下させ、制御ＩＣ１２用の電源である第３の電源電圧ＶＣＣ２を生成している。第３の電源電圧ＶＣＣ２は、例えば、７．５Ｖである。

次に、本実施の形態にかかる基準電圧発生回路が搭載された制御ＩＣ１２について説明する。本実施の形態の制御ＩＣ１２は、図２に示すように、基準電圧発生回路１２１と、信号処理回路１２２と、を有しており、基準電圧発生回路１２１から信号処理回路１２２に基準電圧ＶＲＥＦが出力されている。

本実施の形態の制御ＩＣ１２においては、上述したように、モータ駆動ＩＣ１１から供給される第３の電源電圧ＶＣＣ２が基準電圧発生回路１２１に出力されており、基準電圧発生回路１２１はこの第３の電源電圧ＶＣＣ２から例えば５Ｖの基準電圧ＶＲＥＦを生成させ、信号処理回路１２２に出力する。

信号処理回路１２２は、基準電圧ＶＲＥＦを電源電圧として用い、マイコン等からの制御信号に従って、モータ駆動ＩＣ１１に供給するモータ駆動信号を生成する。

次に、本実施の形態の基準電圧発生回路１２１について説明する。本実施の形態の基準電圧発生回路１２１は、図３に示すように、第１のトランジスタ３０１、第２のトランジスタ３０２、第３のトランジスタ３０３、第４のトランジスタ３０４、第５のトランジスタ３０５、本発明の特徴部分である第６のトランジスタ３１３、抵抗３０６、抵抗３０７、抵抗３０８、抵抗３０９、抵抗３１０、抵抗３１１、抵抗３１２を備えている。なお、本実施の形態においては、第１のトランジスタ３０１、第２のトランジスタ３０２、第３のトランジスタ３０３及び第４のトランジスタ３０４はｎｐｎバイポーラトランジスタで構成されており、第５のトランジスタ３０５及び第６のトランジスタ３１３はｎＭＯＳトランジスタで構成されている。

本実施の形態にかかる基準電圧発生回路１２１においては、第１のトランジスタ３０１と第２のトランジスタ３０２とはカレントミラーを構成している。すなわち、第１のトランジスタ３０１のベース端子とコレクタ端子とは短絡されており、第１のトランジスタ３０１のコレクタ端子側へ電流が印加されている。第１のトランジスタ３０１の短絡されたベース端子及びコレクタ端子は、第１のトランジスタ３０１に近接する第２のトランジスタ３０２のベース端子に接続されている。また、第１のトランジスタ３０１と第２のトランジスタ３０２との間におけるトランジスタ面積比が１：Ｎとなるように規定されている。熱電圧をＶＴ、抵抗３０８の抵抗値をＲ３０８、第１のトランジスタ３０１と第２のトランジスタ３０２とのコレクタ電流比をＮ、ｌｎを自然対数とすると、第２のトランジスタ３０２のコレクタ電流はＶＴ×ｌｎＮ／Ｒ３０８となる。

第１のトランジスタ３０１のコレクタ端子は抵抗３０６を介してノードｎ１１に接続される一方、そのエミッタ端子は接地電圧ＧＮＤに接続されている。また、第２のトランジスタ３０２のコレクタ端子は抵抗３０７を介してノードｎ１１に接続される一方、そのエミッタ端子は抵抗３０８を介して接地電圧ＧＮＤに接続されている。

第３のトランジスタ３０３のコレクタ端子は第６のトランジスタ３１３のソース端子に、そのエミッタ端子は接地電圧ＧＮＤに、そのベース端子は第２のトランジスタ３０２のコレクタ端子に、それぞれ接続されている。また、第４のトランジスタ３０４のコレクタ端子はノードｎ１２に、そのエミッタ端子は抵抗３０９を介してノードｎ１１に、そのベース端子は抵抗３１０と抵抗３１１との接続点であるノードｎ１３に、それぞれ接続されている。さらに、第５のトランジスタ３０５のドレイン端子は電源電圧ＶＣＣ２に、そのソース端子はノードｎ１２に、そのゲート端子は第６のトランジスタ３１３のドレイン端子に、それぞれ接続されている。さらに、第６のトランジスタ３１３のドレイン端子は抵抗３１２を介して電源電圧ＶＣＣ２に、そのソース端子は第３のトランジスタ３０３のコレクタ端子に、そのゲート端子がノードｎ１２に、それぞれ接続されている。

本実施の形態にかかる基準電圧発生回路１２１の出力端子である基準電圧端子（ＶＲＥＦ端子）はノードｎ１２に接続されている。ノードｎ１２における接地電圧ＧＮＤとの電位差を基準電圧として出力する。

本実施の形態の基準電圧発生回路１２１においては、図８の回路構成と同様に、ＶＲＥＦ端子に出力される基準電圧（ＶＲＥＦ）は、以下の式で表わすことができる。なお、以下の式では、ＶＢＧはバンドギャップ電圧（約１．２５Ｖ）であり、抵抗３１０の抵抗値をＲ３１０、抵抗３１１の抵抗値をＲ３１１とする。

ＶＲＥＦ＝（（Ｒ３１０＋Ｒ３１１）／Ｒ３１０）×２×ＶＢＧ…（３）
ここで、抵抗３０９の抵抗値をＲ３０９、抵抗３０６の抵抗値をＲ３０６、抵抗３０７の抵抗値をＲ３０７とした場合、Ｒ３０９＝１／（（１／Ｒ３０６）＋（１／Ｒ３０７））が成立するようにＲ３０９が設定されている。抵抗３０９を流れる電流は抵抗３０６及び抵抗３０７の各々を流れる電流の和であることから、上記のようにＲ３０９を設定することにより、ノードｎ１１‐ノードｎ１３間にかかる電圧もＶＢＧとみなすことができる。このため、ノードｎ１３における接地電圧ＧＮＤとの電位差である、抵抗３１０にかかる電圧は２×ＶＢＧとなる。したがって、抵抗３１０及び抵抗３１１を流れる電流が等しいことから、上記の式（３）でノードｎ１２における接地電圧ＧＮＤとの電位差である、ＶＲＥＦ端子に出力される基準電圧を表わすことができる。そして、抵抗３１０と抵抗３１１との抵抗値比である（Ｒ３１０＋Ｒ３１１）／Ｒ３１０を調整することにより、所望の基準電圧を発生させることができる。

ここで、本実施の形態の基準電圧発生回路１２１が図８の回路構成と異なる点は、図３に示すように、第６のトランジスタ３１３が第３のトランジスタ３０３のコレクタ端子と電源電圧ＶＣＣ２に接続された抵抗３１２との間に挿入された点である。第６のトランジスタ３１３の挿入により、次に述べる本願発明特有の効果を実現することができる。以下、この本願発明の特有の効果について説明する。

第一に、本実施の形態にかかる基準電圧発生回路１２１は、第６のトランジスタ３１３の挿入により、第１のトランジスタ３０１、第２のトランジスタ３０２、第３のトランジスタ３０３及び第４のトランジスタ３０４の各々を低耐圧構造のｎｐｎバイポーラトランジスタを用いて実現し、そうすることにより、基準電圧発生回路１２１の小型化を図ることができる効果を奏することができる。

すなわち、本実施の形態にかかる基準電圧発生回路１２１に供給される電源電圧ＶＣＣ２が７．５Ｖ以上であり、ＶＲＥＦに出力される電圧が５Ｖであるため、第６のトランジスタ３１３を挿入しない場合、第３のトランジスタ３０３のコレクタ端子にはＶＲＥＦ電圧に第５のトランジスタ３０５のゲート-ソース間電圧を加えた電圧がかかる。また、電源電圧ＶＣＣ２を急峻に立ち上げた場合には、第３のトランジスタ３０３のコレクタ端子電圧は、収束するまでにオーバーシュートを起こすためＶＲＥＦ電圧に第５のトランジスタ３０５のゲート-ソース間電圧を加えた以上の電圧がかかる。このため、通常であれば、７．５Ｖ以上の耐圧を持つ高耐圧構造のｎｐｎバイポーラトランジスタの使用が要求されるのが当然である。したがって、図８の回路構成を持つ従来の基準電圧発生回路であれば、出力電圧の高精度化のためには素子のばらつきを低減する必要があるため、第１のトランジスタ２０１、第２のトランジスタ２０２、第３のトランジスタ２０３及び第４のトランジスタ２０４の各々は高耐圧構造のｎｐｎバイポーラトランジスタにより構成されなければならなくなる。一般的には、高耐圧構造の製造プロセスは低耐圧構造の製造プロセスと比べて素子面積を増大させるものであり、高耐圧構造のｎｐｎバイポーラトランジスタを採用した結果、各トランジスタの素子面積は低耐圧構造を用いる場合よりも大きくなり、基準電圧発生回路が必然的に大型化してしまう。

これに対し、本実施の形態にかかる基準電圧発生回路１２１においては、第６のトランジスタ３１３の挿入により、ＶＲＥＦ電圧から第６のトランジスタ３１３のゲート-ソース間電圧を差し引いた電圧がかかる。例えば第６のトランジスタ３１３のゲート-ソース間電圧が１Ｖ、ＶＲＥＦ電圧が５Ｖの場合、第３の３０３のコレクタ電圧は４Ｖとなる。また、電源電圧ＶＣＣ２を急峻に立ち上げた場合にも、ＶＲＥＦ電圧から第６のトランジスタ３１３のゲート-ソース間電圧を差し引いた電圧にて電圧がクランプされ、この電圧以上には上昇しない。上記理由により、第３のトランジスタ３０３を低耐圧構造のｎｐｎバイポーラトランジスタを用いて実現することが可能となる。これに伴って、第３のトランジスタ３０３との組み合わせで回路を構成する第１のトランジスタ３０１、第２のトランジスタ３０２及び第４のトランジスタ３０４の各々も同様に低耐圧仕様にすることができ、基準電圧発生回路１２１の大型化を招いてしまうことがなくなる。なお本実施の形態においては、電源電圧ＶＣＣ２が直接供給される第５のトランジスタ３０５及び第６のトランジスタ３１３は、高耐圧構造のｎＭＯＳトランジスタを用いて構成されることが必要とされる。

第二に、本実施の形態にかかる基準電圧発生回路１２１は、第６のトランジスタ３１３の挿入により、電源電圧ＶＣＣ２の供給開始時における供給電圧の変動が生じた場合であっても、第３のトランジスタ３０３が誤ってＯＮしてしまうことを確実に防止することができる効果を奏することができる。

すなわち、第６のトランジスタ３１３は、電源電圧ＶＣＣ２の供給開始時において、そのゲート端子に供給されるＶＲＥＦ電圧が閾値を超えない限り、ＯＮ状態には遷移しない。このため、電源電圧ＶＣＣ２の供給開始時においては、ＶＲＥＦ電圧が一気に立ち上がることはないことから、第６のトランジスタ３１３が最初にＯＮすることはなく、その結果、第６のトランジスタ３１３のドレイン端子の電位は電源電圧ＶＣＣ２に維持されることになる。

一方、第５のトランジスタ３０５のゲート端子は、第６のトランジスタ３１３のドレイン端子に接続されていることから、電源電圧ＶＣＣ２の供給開始時においては、第５のトランジスタ３０５を確実にＯＮ状態に遷移させることができる。その結果、電源電圧ＶＣＣ２の供給開始時においてＶＲＥＦ端子が０Ｖに収束してしまうことを防止することができる。

ここで、本実施の形態にかかる基準電圧発生回路１２１における、電源電圧ＶＣＣ２の変動に対する第３のトランジスタ３０３のコレクタ電圧値レベル、および図８に示した従来の形態の電源電圧ＶＤＤの変動に対する第３のトランジスタ２０３のコレクタ電圧値レベルについて、シミュレーションに基づいて説明する。

図４は、電源電圧ＶＣＣ２またはＶＤＤの変動に対する図３及び図８に示した基準電圧発生回路における基準電圧及びコレクタ電圧の変化を表すグラフである。縦軸は、図３の基準電圧及び図８の基準電圧、及び、図３の第３のトランジスタ３０３のコレクタ電圧及び図８の第３のトランジスタ２０３のコレクタ電圧を示しており、横軸は図３及び図８の各回路に供給される電源電圧を示している。

図４より、本実施の形態でのトランジスタ３０３のコレクタ電圧は、図８の回路構成を持つ従来例のトランジスタ２０３のコレクタ電圧と比較して低いことがわかる。本実施の形態では、トランジスタ３０３のコレクタ電圧はＶＲＥＦ電圧からトランジスタ３１３のゲート-ソース間電圧を差し引いた電圧となり、また、従来例では、トランジスタ２０３のコレクタ電圧はＶＲＥＦ電圧にトランジスタ２０５のゲート-ソース間電圧を加えた電圧となる。ここで本シミュレーション結果では、それぞれのコレクタ電圧は、従来の形態では７．５〜８．０Ｖとなり、本実施の形態では３．８〜４．０Ｖとなる。一般的な低耐圧素子では、絶対最大定格電圧が７Ｖとなっているため、従来例ではトランジスタ２０３を高耐圧素子で構成せざるを得ないのに対し、本実施の形態ではトランジスタ３０３を低耐圧仕様で構成できることがわかる。

（実施の形態２）
次に、本発明の実施の形態２について説明する。図５に、本実施の形態にかかる基準電圧発生回路の回路図を示す。本実施の形態にかかる基準電圧発生回路は、上記の実施の形態１の抵抗３１２を定電流源３１４に置き換えた構成を有している。その他の構成は上記の実施の形態１と同様であり、ここでは説明を繰り返さない。

本実施の形態にかかる基準電圧発生回路においては、図５に示すように、第６のトランジスタ３１３のドレイン端子側へ印加される電流が定電流源３１４により供給されている。このため、抵抗３１２を用いた上記の実施の形態１と比較して、電源電圧ＶＣＣ２の変動や周囲温度変化の影響を受けにくくなり、所定の電流を第６のトランジスタ３１３のドレイン端子側に安定して供給することができる。

さらに、第６のトランジスタ３１３のドレイン端子側に供給される電流値が小さい場合、定電流源３１４を用いる方が抵抗３１２を用いるよりもそれらに必要とされる素子面積が小さくなる。このため、抵抗３１２を用いた上記の実施の形態１と比較して、製造コストをより低減することができる。

（実施の形態３）
次に、本発明の実施の形態３について説明する。図６に、本実施の形態にかかる基準電圧発生回路の回路図を示す。上記の実施の形態１においては第５及び第６のトランジスタ３０５及び３１３をｎＭＯＳトランジスタにより構成したが、本実施の形態においては、上記の実施の形態１のｎＭＯＳトランジスタである第５及び第６のトランジスタ３０５及び３１３に代えて、ｎｐｎバイポーラトランジスタである第５及び第６のトランジスタ３１５及び３１６を配置した構成を有している。その他の構成は上記の実施の形態１と同様であり、ここでは説明を繰り返さない。

本実施の形態にかかる基準電圧発生回路においては、図６に示すように、第５のトランジスタ３１５のコレクタ端子は電源電圧ＶＣＣ２に、そのエミッタ端子はノードｎ１２に、そのベース端子は第６のトランジスタ３１６のコレクタ端子に、それぞれ接続されている。一方、第６のトランジスタ３１６のコレクタ端子は抵抗３１２を介して電源電圧ＶＣＣ２に、そのエミッタ端子は第３のトランジスタ３０３のコレクタ端子に、そのベース端子はノードｎ１２に、それぞれ接続されている。

本発明は、上述した実施の形態１〜３に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明は、温度変動や電源電圧変動に対して、より安定した基準電圧を出力する基準電圧発生回路を実現する上で特に有効であり、高電位の電源電圧が採用されるモータ駆動機構等に好適に利用することができる。

本発明の実施の形態１にかかるモータ駆動機構の概略構成を示すブロック図である。 図１の制御ＩＣの概略構成を示すブロック図である。 本発明の実施の形態１にかかる基準電圧発生回路の構成を示す回路図である。 電源電圧とコレクタ電圧との関係及び電源電圧と基準電圧との関係を示すグラフ図である。 本発明の実施の形態２にかかる基準電圧発生回路の構成を示す回路図である。 本発明の実施の形態３にかかる基準電圧発生回路の構成を示す回路図である。 従来の基準電圧発生回路の構成を示す回路図である。 従来の基準電圧発生回路の構成を示す回路図である。

符号の説明

１０ モータ駆動機構
１１ モータ駆動ＩＣ
１２ 制御ＩＣ
１３ モータ
１０１、１０２、１０３、１０４、２０１、２０２、２０３、２０４、２０５、３０１、３０２、３０３、３０４、３１５、３１６ ｎｐｎバイポーラトランジスタ
１０５、１０６、１０７、２０６、２０７、２０８、２０９、２１０、２１１、２１２ 抵抗
１０８、３１４ 定電流源
１２１ 基準電圧発生回路
１２２ 信号処理回路
３０５、３１３ ｎＭＯＳトランジスタ

Claims (5)

1. 第１のノードと接地電圧供給線との間に配置されており、前記第１のノードに第１の抵抗を介して接続されたコレクタ端子と、前記接地電圧供給線に接続されたエミッタ端子と、前記コレクタ端子と短絡されたベース端子とを有するバイポーラトランジスタにより構成された第１のトランジスタと、
   前記第１のノードと前記接地電圧供給線との間において前記第１のトランジスタと並列に配置されており、前記第１のノードに第２の抵抗を介して接続されたコレクタ端子と、前記接地電圧供給線に第３の抵抗を介して接続されたエミッタ端子と、前記第１のトランジスタのベース端子及びコレクタ端子に接続されたベース端子とを有するバイポーラトランジスタにより構成された第２のトランジスタと、
   前記第２のトランジスタのコレクタ端子に接続されたベース端子と、前記接地電圧供給線に接続されたエミッタ端子とを有するバイポーラトランジスタにより構成された第３のトランジスタと、
   基準電圧が出力される基準電圧端子に接続する第２のノードと前記第１のノードとの間に配置されており、前記第２のノードに接続されたコレクタ端子と、前記第１のノードに第４の抵抗を介して接続されたエミッタ端子と、前記第２のノードと前記接地電圧供給線との間に直列接続された第５及び第６の抵抗の接続点である第３のノードに接続されたベース端子とを有するバイポーラトランジスタにより構成された第４のトランジスタと、
   電源電圧供給線と前記第２のノードとの間に配置されており、前記電源電圧供給線に負荷回路を介して接続された制御端子を有し、前記電源電圧供給線と前記第２のノードとの間における導通状態／非導通状態を切り替える第５のトランジスタと、
   前記負荷回路と前記第３のトランジスタのコレクタ端子との間に配置されており、前記第２のノードに接続された制御端子を有し、前記電源電圧供給線と前記第３のトランジスタのコレクタ端子との間における導通状態／非導通状態を切り替える第６のトランジスタと
   を備えることを特徴とする基準電圧発生回路。
2. 前記負荷回路は、抵抗であることを特徴とする請求項１に記載の基準電圧発生回路。
3. 前記負荷回路は、定電流源であることを特徴とする請求項１に記載の基準電圧発生回路。
4. 前記第５のトランジスタは、前記第５のトランジスタの制御端子であるゲート端子と、前記電源電圧供給線に接続されたドレイン端子と、前記第２のノードに接続されたソース端子とを有するＭＯＳトランジスタにより構成されており、
   前記第６のトランジスタは、前記第６のトランジスタの制御端子であるゲート端子と、前記負荷回路に接続されたドレイン端子と、前記第３のトランジスタのコレクタ端子に接続されたソース端子とを有するＭＯＳトランジスタにより構成されていることを特徴とする請求項１〜３のいずれか１項に記載の基準電圧発生回路。
5. 前記第５のトランジスタは、前記第５のトランジスタの制御端子であるベース端子と、前記電源電圧供給線に接続されたコレクタ端子と、前記第２のノードに接続されたエミッタ端子とを有するバイポーラトランジスタにより構成されており、
   前記第６のトランジスタは、前記第６のトランジスタの制御端子であるベース端子と、前記負荷回路に接続されたコレクタ端子と、前記第３のトランジスタのコレクタ端子に接続されたエミッタ端子とを有するバイポーラトランジスタにより構成されていることを特徴とする請求項１〜３のいずれか１項に記載の基準電圧発生回路。

Images