JPH09146649A - バンドギヤツプ回路 - Google Patents
バンドギヤツプ回路Info
- Publication number
- JPH09146649A JPH09146649A JP7334011A JP33401195A JPH09146649A JP H09146649 A JPH09146649 A JP H09146649A JP 7334011 A JP7334011 A JP 7334011A JP 33401195 A JP33401195 A JP 33401195A JP H09146649 A JPH09146649 A JP H09146649A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- current
- circuit
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
変動するおそれがあつた。 【解決手段】温度係数が正の電圧を生成する第1の回路
に供給する第1の電流を折り返し、温度係数が負の電圧
を生成する第2の回路に第2の電流として供給するカレ
ントミラー回路のうち第2の電流を流すトランジスタの
コレクタ−エミツタ間の電圧を第1の電流を流すトラン
ジスタのコレクタ−エミツタ間の電圧に固定する。これ
により第2の電流を流すトランジスタのアーリー効果が
消去され、電源電圧に変動があつても第1及び第2の回
路に常に一定の電流を供給することができる。かくして
第1及び第2の回路に電源電圧の変動によらず常に一定
のバンドギヤツプ電圧を発生することができる。
Description
に関し、特に低電圧駆動型の半導体集積回路装置に用い
られるものに適用して好適なものである。
る電圧源回路としてバンドギヤツプ回路が広く知られて
いる。このバンドギヤツプ回路は温度係数が負の電圧V
BEと温度係数が正の電圧(すなわちVT (=kT/q)
依存の電圧)とを加算することにより温度係数が0の電
圧を発生する回路である。なお電源電圧の低い半導体集
積回路には図2に示す回路構成のものが一般に用いられ
ている。因にVT を与えるkはボルツマン定数、Tは絶
対温度、qは電子の電荷量をそれぞれ表している。
明に移る。このバンドギヤツプ回路1は温度係数が負の
電圧VBEをトランジスタQ4に発生し、この電圧に抵抗
R2及びR3に発生するVT に依存の電圧を加算するこ
とにより出力端からバンドギヤツプ電圧VREF を出力す
るようになされている。このときバンドギヤツプ回路1
は一対のトランジスタQ2及びQ3に発生するベース・
エミツタ間電圧VBEQ2及びVBEQ3の電圧差に基づいてV
T 依存の電流I2 及びI3 を生成し、当該電流I2 及び
I3 を抵抗R2及びR3に流すことによりVT 依存の電
圧を生成している。従つてトランジスタQ2、Q3、Q
4のベース・エミツタ間電圧VBEを決める電流I2 、I
3 、I4 の電流値は非常に厳密に管理する必要がある。
プ電圧VREF を決定する重要なパラメータである電流I
1 及びI4 はPNPトランジスタP1及びP2のカレン
トミラー回路によつて生成されるようなされているが、
PNPトランジスタはNPNトランジスタよりアーリー
電圧VA が小さいため電源電圧VCCの変動が影響し易い
という欠点がある。すなわち電源電圧VCCに変動が生じ
ると、PNPトランジスタP2のVCE電圧も変動し、電
流I4 が変動するおそれがあつた。ところが電流I4 の
変動はトランジスタQ4に発生するベース・エミツタ間
電圧VBEの変動につながるためバンドギヤツプ電圧V
REF 自体変動してしまうおそれがあつた。
善するためカレントミラー回路を構成するPNPトラン
ジスタP1及びP2にエミツタ抵抗を接続してアーリー
効果の影響が小さく見えるように工夫しているが十分な
特性が得られているとは言えなかつた。またアーリー効
果対策としてカレントミラー回路をウイルソン型にする
方法が考えられるが、 2.7〔V〕程度の低電源電圧回路
ではウイルソン型のカレントミラー回路を用いることが
できなかつた。
で、従来に比して電源電圧変動の影響を受け難いバンド
ギヤツプ回路を提案しようとするものである。
め本発明においては、温度係数が正の電圧を生成する第
1の回路に供給する第1の電流を折り返し、温度係数が
負の電圧を生成する第2の回路に第2の電流として供給
するカレントミラー回路のうち第2の電流を流すトラン
ジスタのコレクタ−エミツタ間の電圧を第1の電流を流
すトランジスタのコレクタ−エミツタ間の電圧に固定す
るようにする。これによりアーリー効果が消去され、電
源電圧に変動があつても第1及び第2の回路には常に一
定比率の電流が供給されることになる。かくして第1及
び第2の回路に電源電圧の変動によらず常に一定の電圧
が発生される。
施例を詳述する。
1の回路構成を示す。このバンドギヤツプ回路11で
は、PNPトランジスタP2に対して並列に接続された
トランジスタQ5とPNPトランジスタP2に直列に接
続されたPNPトランジスタP3とを用いてPNPトラ
ンジスタP2のコレクタ電位をPNPトランジスタP2
のベース電位に固定する回路を設けた点が従来回路と異
なり、当該回路によつてPNPトランジスタP2のVCE
電圧をトランジスタP1のVCE電圧に固定するようにな
されている。かくしてPNPトランジスタP2のアーリ
ー効果がキヤンセルされ、電源電圧VCCが変動してもP
NPトランジスタP1及びP2に電源電圧VCCの変動前
と同じ電流比の電流I1 及びI4 が常に流れ得るように
なされている。
NPトランジスタP3のコレクタとトランジスタQ1の
ベースとを直接接続するのではなく、PNPトランジス
タP4のベース−エミツタを介してPNPトランジスタ
P3のコレクタとトランジスタQ1のベースとを接続す
るようにしたことによりPNPトランジスタP3のコレ
クタ電位を従来に比して1VBE以上下げることを実現
し、電源電圧VCCが従来よりさらに低い約 2.5〔V〕で
も動作できるようになされている。
NPトランジスタP4を駆動する電流源I5 の電流I5
をトランジスタQ4に流し込む電流I4 と同じ値に設定
することにより、アーリー効果のキヤンセル用に設けら
れているPNPトランジスタP3のベース電流IB とし
て抜き取られる電流値と同じ大きさのベース電流IBを
PNPトランジスタP4から補うことができるようにな
されており、最終的にトランジスタQ4に流し込まれる
電流I4 にベース電流分の誤差が生じないようになされ
ている。また電流源I5はバンドギヤツプ回路11のス
タータ回路(トランジスタQ1)の電流源を兼ねること
ができ、従来のようにスタータ回路(トランジスタQ
1)のための電流源を別途設けなくても良いようになさ
れている。
11が発生するバンドギヤツプ電圧VREF 及びその設定
例について説明する。ここではバンドギヤツプ電圧V
REF を直接的に発生する回路部分のトランジスタQ2、
Q3及びQ4のエミツタ面積比をそれぞれN:M:Lと
して説明する。まずトランジスタQ2及びQ3の各ベー
ス・エミツタ間電圧VBEの差から得られるVT 依存の電
流I3 の電流値を求める。
が互いに同電位であることにより、次式
とになる。ただしここでは話を簡単にするため、トラン
ジスタQ2及びQ3に流れる電流I2 及びI3 を同じ大
きさの値Iとし、トランジスタQ2及びQ3のエミツタ
面積比N:Mと、抵抗R1及びR3の抵抗値との調整に
よりベースバンド電圧VREF の電圧値を調整するように
する。するとバンドギヤツプ電圧VREF は、次式
成り立つことが分かるが、実際に電流I2 及びI3 が同
じ大きさになるようにするには、抵抗R2及びR3の抵
抗値が同じであり(すなわちR2=R3)かつトランジ
スタQ2及びQ4のベース電位が同じ(すなわちVBEQ2
=VBEQ4)でなければならない。この条件からトランジ
スタQ2、Q3及びQ4に求められるエミツタ面積比を
求めると次のようになる。さて図1に示すバンドギヤツ
プ回路11は、電流I1 を1:1の面積比のPNPトラ
ンジスタP1及びP2で折り返すことにより電流I4 を
生成しているので、その電流値は、次式
同じ(すなわちVBEQ2=VBEQ4)が成り立つためには、
次式
ンジスタQ4の面積がL=2Nであれば良いことが分か
る。このようにバンドギヤツプ回路11は、トランジス
タQ2及びQ4のベース電位が等しく、また抵抗R2及
びR3の抵抗値が同じであること、すなわち電流I1 及
びI4 の電流値が同じであることを前提に(5)式で与
えられるバンドギヤツプ電圧VREF を発生するようにな
されている。
(5)式が成り立たなくなることを意味する。ところが
本発明に係るバンドギヤツプ回路11の場合、電流I1
を電流I4 として折り返すPNPトランジスタP2のコ
レクタ電位は、PNPトランジスタP2のベース電位−
ベース・エミツタ間電圧VBEQ5(= 0.7〔V〕)+ベー
ス・エミツタ間電圧VBEP3(= 0.7〔V〕)よりPNP
トランジスタP1のコレクタ電位と同じ電位に固定され
ているため電源電圧VCCの変動があつても電流I1 及び
I4 の電流比に変動は生じない。従つて(5)式が常に
成り立つことが保証され、電源電圧変動によらず常に一
定のバンドギヤツプ電圧VREF が発生されることにな
る。
ての説明である。続いて電源電圧VCCを従来よりさらに
低下できることを説明する。ただしここではバンドギヤ
ツプ電圧VREF を1.25〔V〕として、バンドギヤツプ回
路11を動作させる上で最低限必要になる電源電圧VCC
を求める。まず本発明に係るバンドギヤツプ回路11の
場合、電源電圧VCCは、バンドギヤツプ電圧VREF (1.
25〔V〕)+ベース・エミツタ間電圧VBEQ1(= 0.7
〔V〕)−ベース・エミツタ間電圧VBEP4(= 0.7
〔V〕)+コレクタ・エミツタ間電圧VCEP3−ベース・
エミツタ間電圧VBEP3(= 0.7〔V〕)+ベース・エミ
ツタ間電圧VBEQ5(= 0.7〔V〕)+ベース・エミツタ
間電圧VBEP2(= 0.7〔V〕)より2.25〔V〕で済むこ
とが分かる。
ジスタQ1のベースをPNPトランジスタP3のコレク
タに接続すると、電源電圧VCCは、バンドギヤツプ電圧
VREF (1.25〔V〕)+ベース・エミツタ間電圧VBEQ1
(= 0.7〔V〕)+コレクタ・エミツタ間電圧VCEP3−
ベース・エミツタ間電圧VBEP3(= 0.7〔V〕)+ベー
ス・エミツタ間電圧VBEQ5(= 0.7〔V〕)+ベース・
エミツタ間電圧VBEP2(= 0.7〔V〕)より2.95〔V〕
は必要になるので、トランジスタQ1のベースをPNP
トランジスタP4のエミツタに接続したことの効果は大
である。
PNPトランジスタP2のコレクタ電位がそのベース電
位と等しくなるようにNPNトランジスタQ5とPNP
トランジスタP3を接続し、当該PNPトランジスタP
2に生じるアーリー効果をキヤンセルしたことにより電
源電圧VCCの変動によらず折り返し対象である電流I1
と折り返し後の電流I4 との電流比に変動が生じないよ
うにできる。これにより常に設定通りのバンドギヤツプ
電圧VREF を発生することができるバンドギヤツプ回路
を実現することができる。
ランジスタP2のコレクタ電位を一定値に固定するPN
PトランジスタP3のコレクタ電位をトランジスタQ1
のベース電位に比してVBEP4だけ下げてから接続するよ
うにしたことにより、その分、電源電圧VCCに求められ
る最低電圧を低下することができる。これにより 2.5
〔V〕程度の低電圧でも確実に動作し得るバンドギヤツ
プ回路を実現することができる。
1:1のPNPトランジスタP1及びP2で電流I1 を
折り返す場合について述べたが、本発明はこれに限ら
ず、面積比は任意の値を採り得る。この場合、トランジ
スタQ4のトランジスタQ2に対する面積比はベース・
エミツタ間電圧VBEQ2=VBEQ4が成り立つように設定す
れば前述の実施例の場合と同様の動作及び効果を保証で
きる。
ツプ電圧VREF を(5)式に基づいて与える場合、すな
わち抵抗R1及びR3の抵抗値とトランジスタQ2及び
Q3の面積比のみで調整する場合について述べたが、本
発明はこれに限らず、より一般的に(4)式で与える場
合にも適用し得る。
が正の電圧を生成する第1の回路に供給する第1の電流
を折り返し、温度係数が負の電圧を生成する第2の回路
に第2の電流として供給するカレントミラー回路のうち
第2の電流を流すトランジスタのコレクタ−エミツタ間
の電圧を第1の電流を流すトランジスタのコレクタ−エ
ミツタ間の電圧に固定するようにすることにより、第2
の電流を流すトランジスタのアーリー効果が消去され、
電源電圧に変動があつても第1及び第2の回路に常に一
定の電流を供給することができる。かくして第1及び第
2の回路に電源電圧の変動によらず常に一定のバンドギ
ヤツプ電圧を発生することができるバンドギヤツプ回路
を実現できる。
示す接続図である。
を示す接続図である。
Claims (3)
- 【請求項1】温度係数が正の電圧を生成する第1の回路
に供給する第1の電流を折り返し、温度係数が負の電圧
を生成する第2の回路に第2の電流として供給するカレ
ントミラー回路と、 上記第2の電流を流すトランジスタのコレクタ−エミツ
タ間の電圧を上記第1の電流を流すトランジスタのコレ
クタ−エミツタ間の電圧に固定することにより上記第2
の電流からアーリー効果を消去する補正回路とを具え、
上記第1の回路が生成した上記温度係数が正の電圧と上
記第2の回路が生成した上記温度係数が負の電圧とを加
算し、温度係数が零の電圧を出力端から出力することを
特徴とするバンドギヤツプ回路。 - 【請求項2】上記補正回路はPNPトランジスタとNP
Nトランジスタとでなり、上記NPNトランジスタのベ
ースに上記第2の電流を流すトランジスタのベースが接
続され、当該NPNトランジスタのエミツタに上記PN
Pトランジスタのベースが接続され、当該PNPトラン
ジスタのエミツタが上記第2の電流を流すトランジスタ
のコレクタに接続されていることを特徴とする請求項1
に記載のバンドギヤツプ回路。 - 【請求項3】上記PNPトランジスタのコレクタは、当
該コレクタ電位を1VBE分上げる別のPNPトランジス
タを介して、エミツタが上記出力端に接続されるNPN
トランジスタのベースに接続されていることを特徴とす
る請求項2に記載のバンドギヤツプ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33401195A JP3431380B2 (ja) | 1995-11-28 | 1995-11-28 | バンドギヤツプ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33401195A JP3431380B2 (ja) | 1995-11-28 | 1995-11-28 | バンドギヤツプ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09146649A true JPH09146649A (ja) | 1997-06-06 |
JP3431380B2 JP3431380B2 (ja) | 2003-07-28 |
Family
ID=18272505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33401195A Expired - Fee Related JP3431380B2 (ja) | 1995-11-28 | 1995-11-28 | バンドギヤツプ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3431380B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009277072A (ja) * | 2008-05-15 | 2009-11-26 | Omron Corp | 基準電圧発生回路 |
-
1995
- 1995-11-28 JP JP33401195A patent/JP3431380B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009277072A (ja) * | 2008-05-15 | 2009-11-26 | Omron Corp | 基準電圧発生回路 |
Also Published As
Publication number | Publication date |
---|---|
JP3431380B2 (ja) | 2003-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08234853A (ja) | Ptat電流源 | |
WO1982001105A1 (en) | Current source with modified temperature coefficient | |
JPH04266110A (ja) | バンドギャップ基準回路 | |
JPH05206755A (ja) | 基準電圧発生回路 | |
JPH0123802B2 (ja) | ||
JPH07253822A (ja) | 定電圧発生回路 | |
JPH1124769A (ja) | 定電流回路 | |
JP2542605B2 (ja) | 電流ミラ−回路配置 | |
JP3431380B2 (ja) | バンドギヤツプ回路 | |
EP0182201A1 (en) | Speed control apparatus for a DC motor | |
JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
JPH0252892B2 (ja) | ||
JP3137154B2 (ja) | 定電流回路内蔵ic | |
KR0173944B1 (ko) | 히스테리시스를 갖는 비교기 | |
JP2729001B2 (ja) | 基準電圧発生回路 | |
JP3105716B2 (ja) | カレントミラー回路 | |
JP2609749B2 (ja) | 電流供給回路 | |
JP2000134045A (ja) | 電圧・電流変換回路 | |
JP3397655B2 (ja) | 定電圧発生装置 | |
JP3591253B2 (ja) | 温度補償回路及びこれを用いた基準電圧発生回路 | |
JP3526484B2 (ja) | 高入力インピーダンス回路 | |
JPH05218290A (ja) | 半導体装置の温度補償型基準電圧発生回路 | |
JPH0643951A (ja) | 電流制限回路 | |
JP2980783B2 (ja) | 電流検出回路及びそれを用いた定電圧電源回路 | |
JPH0113452Y2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |