JPH0210415A - バンドギャップ基準電圧回路 - Google Patents
バンドギャップ基準電圧回路Info
- Publication number
- JPH0210415A JPH0210415A JP1048394A JP4839489A JPH0210415A JP H0210415 A JPH0210415 A JP H0210415A JP 1048394 A JP1048394 A JP 1048394A JP 4839489 A JP4839489 A JP 4839489A JP H0210415 A JPH0210415 A JP H0210415A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- reference voltage
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- WYROLENTHWJFLR-ACLDMZEESA-N queuine Chemical compound C1=2C(=O)NC(N)=NC=2NC=C1CN[C@H]1C=C[C@H](O)[C@@H]1O WYROLENTHWJFLR-ACLDMZEESA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/267—Current mirrors using both bipolar and field-effect technology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はバイポーラＣＭＯＳバンドギャップ基準電圧回
路に係わるものであり、特に供給電源の広範囲な変動に
対して影響を受けることのないバンドギャップ基準電圧
回路に関するものである。
路に係わるものであり、特に供給電源の広範囲な変動に
対して影響を受けることのないバンドギャップ基準電圧
回路に関するものである。
〈従来の技術〉
／−ンドギャップ基準電圧回路は、電子回路、特にエミ
ッタ結合論理回路（ＥＧＬ ）を採用した電子回路に対
して相当に安定化された電圧を供給するのに用いられて
いる０例えば、バンドギャップ基準７「圧回路は、ＥＣ
Ｌゲートの入力基準電圧や電流源のような論理回路用の
基準電圧を生成する。
ッタ結合論理回路（ＥＧＬ ）を採用した電子回路に対
して相当に安定化された電圧を供給するのに用いられて
いる０例えば、バンドギャップ基準７「圧回路は、ＥＣ
Ｌゲートの入力基準電圧や電流源のような論理回路用の
基準電圧を生成する。
ワイドラーパンドギャップ基準電圧回路並びに演算増幅
器を用いた基準電圧回路は、従来技術で典型的に用いら
れている。従来技術の基準電圧回路での問題点に関し、
第１図と第２図を参照して以下に説明する。
器を用いた基準電圧回路は、従来技術で典型的に用いら
れている。従来技術の基準電圧回路での問題点に関し、
第１図と第２図を参照して以下に説明する。
第１図はワイドラーバンドギャップ基準電圧回路を図示
するものである。電波源２は回路電源（図示せず）から
その電流を得ているのであるが、この電源２はトランジ
スタ４のベースとトランジスタ１４のコレクタとに共通
接続されている。
するものである。電波源２は回路電源（図示せず）から
その電流を得ているのであるが、この電源２はトランジ
スタ４のベースとトランジスタ１４のコレクタとに共通
接続されている。
トランジスタ４のエミッタからは、トランジスタ１０の
コレクタ電流２０が抵抗器６を通じて、さらに、トラン
ジスタ１２のコレクタ電流２２が抵抗器８を通じて、そ
れぞれ供給される。基準電圧Ｖｒｅｆは、抵抗器８の両
端の電圧とトランジスタ１４のベース〜エミッタ間電圧
Ｖｂｅ １４との和によって定まる。トランジスタ１２
を通るベース電流を無視すると、電流２２は、抵抗器１
６を通るエミッタ電流２４にほぼ等しい、抵抗器１６の
端子間電圧は、２つのトランジスタ１０．１２のベース
〜エミッタ間電圧の差ΔＶｂｅに等しいので、抵抗器１
６を通る電流２４は、ΔＶｂｅ／ＲＩＢ テある。ここ
テＲ１１３は抵抗器１６ノ抵抗値である。
コレクタ電流２０が抵抗器６を通じて、さらに、トラン
ジスタ１２のコレクタ電流２２が抵抗器８を通じて、そ
れぞれ供給される。基準電圧Ｖｒｅｆは、抵抗器８の両
端の電圧とトランジスタ１４のベース〜エミッタ間電圧
Ｖｂｅ １４との和によって定まる。トランジスタ１２
を通るベース電流を無視すると、電流２２は、抵抗器１
６を通るエミッタ電流２４にほぼ等しい、抵抗器１６の
端子間電圧は、２つのトランジスタ１０．１２のベース
〜エミッタ間電圧の差ΔＶｂｅに等しいので、抵抗器１
６を通る電流２４は、ΔＶｂｅ／ＲＩＢ テある。ここ
テＲ１１３は抵抗器１６ノ抵抗値である。
ベース電流を無視すると、電流２２が電流２４に等しく
なるので、抵抗器８の端子間電圧降下は、単にＲ８ＸΔ
Ｖｂｅ／ＲＩＢであり、ここでＲ８は抵抗器８の抵抗値
である。従って、ＶｒｅｆはＶｂｅ１４ ＋ Ｒ８ＸΔ
Ｖｂｅ／Ｒ１６に等しい、ＥＣ：Ｌデバイスの多くは、
４．２から４．８ボルトあるいは４．８から５．５ボル
トの範囲の電源動作範囲を必要とする。第１図記載の回
路は、一つの重大な欠陥を有するが、それは、電流源２
からの電流が電源から得られるものであることにより、
成る特定範囲に亘っての電源電圧の変動に伴って、この
電流が変動し得る点である。数多くの適用実施にあたっ
て、ある特定範囲に亘っての電源電圧の変動に伴う基準
電圧の変動は、正確な作動のためには不適切である。
なるので、抵抗器８の端子間電圧降下は、単にＲ８ＸΔ
Ｖｂｅ／ＲＩＢであり、ここでＲ８は抵抗器８の抵抗値
である。従って、ＶｒｅｆはＶｂｅ１４ ＋ Ｒ８ＸΔ
Ｖｂｅ／Ｒ１６に等しい、ＥＣ：Ｌデバイスの多くは、
４．２から４．８ボルトあるいは４．８から５．５ボル
トの範囲の電源動作範囲を必要とする。第１図記載の回
路は、一つの重大な欠陥を有するが、それは、電流源２
からの電流が電源から得られるものであることにより、
成る特定範囲に亘っての電源電圧の変動に伴って、この
電流が変動し得る点である。数多くの適用実施にあたっ
て、ある特定範囲に亘っての電源電圧の変動に伴う基準
電圧の変動は、正確な作動のためには不適切である。
電源電圧の変動に伴う基準電圧の変動を抑制するのに、
従来技術で可能な解決策の一つは、演算増幅器を含む基
準電圧回路を得ることである。この演算増幅器基準回路
の模式図を第２図で図示する。第２図は、２個のダイオ
ード接続のトランジスタ３４．３８がそれぞれ演算増幅
器４０の反転端子と非反転端子とに接続されているのを
示す、抵抗器３２は、演算増幅器４０の反転入力端子と
トランジスタ３４のコレクタとの間に接続されている。
従来技術で可能な解決策の一つは、演算増幅器を含む基
準電圧回路を得ることである。この演算増幅器基準回路
の模式図を第２図で図示する。第２図は、２個のダイオ
ード接続のトランジスタ３４．３８がそれぞれ演算増幅
器４０の反転端子と非反転端子とに接続されているのを
示す、抵抗器３２は、演算増幅器４０の反転入力端子と
トランジスタ３４のコレクタとの間に接続されている。
ノードＡの箇所の電流は、帰還抵抗器３０（抵抗器３２
に接続Ｓれている）及び入力抵抗器３２、それに加えて
、トランジスタ３８のコレクタに接続されている帰還抵
抗器３Ｂを通じてフィードバックされる。２つのトラン
ジスタ３４．３８のベース電流が無視し得る程度のもの
と仮定し、さらに演算増幅器４０の差動入力がゼロ、す
なわちΔｖ＝０と仮定すると、Ｖｒｅｒを求めるための
式は、Ｖｂｅ１ ＋ ＫＶ↑となる。ここでＶｂｅ１は
トランジスタ３８のベース〜エミッタ間電圧であり、Ｋ
は定数であり、ＶＴは岡囲温度等価の電子ボルトである
。ここで判るように、Ｖｒｅｆを求めるための式は、電
源電圧変動に対しである程度無影響であるかに見える。
に接続Ｓれている）及び入力抵抗器３２、それに加えて
、トランジスタ３８のコレクタに接続されている帰還抵
抗器３Ｂを通じてフィードバックされる。２つのトラン
ジスタ３４．３８のベース電流が無視し得る程度のもの
と仮定し、さらに演算増幅器４０の差動入力がゼロ、す
なわちΔｖ＝０と仮定すると、Ｖｒｅｒを求めるための
式は、Ｖｂｅ１ ＋ ＫＶ↑となる。ここでＶｂｅ１は
トランジスタ３８のベース〜エミッタ間電圧であり、Ｋ
は定数であり、ＶＴは岡囲温度等価の電子ボルトである
。ここで判るように、Ｖｒｅｆを求めるための式は、電
源電圧変動に対しである程度無影響であるかに見える。
〈発明が解決しようとする問題点〉
しかしながら、第２図に示す回路を実施するには、非常
に精密な構成部品を有する演算増幅器が必要であり、そ
のことが、バンドギャップ基準電圧回路を複雑なものと
し、コスト高を招いている。
に精密な構成部品を有する演算増幅器が必要であり、そ
のことが、バンドギャップ基準電圧回路を複雑なものと
し、コスト高を招いている。
く本発明の目的〉
本発明の第１の目的は、新規にして改良されたバンドギ
ャップ基準電圧回路を提供することである。
ャップ基準電圧回路を提供することである。
本発明の第２の目的は、バンドギャップ基準電圧回路に
供給される電圧の特定範囲の変動に関しては、それに伴
って殆ど変動することのないところの新規にして改良さ
れたＢ ｉｃＭＯｓバンドギャップ基準電圧回路を提供
することである。
供給される電圧の特定範囲の変動に関しては、それに伴
って殆ど変動することのないところの新規にして改良さ
れたＢ ｉｃＭＯｓバンドギャップ基準電圧回路を提供
することである。
本発明の第３の目的は、その回路への入力が、その回路
の出力に依存するような新規にして改良されたバンドギ
ャップ基準電圧回路を提供することである。
の出力に依存するような新規にして改良されたバンドギ
ャップ基準電圧回路を提供することである。
本発明の第４の目的は、然程に複雑でない回路を含むバ
ンドギャップ基準電圧回路を提供することである。
ンドギャップ基準電圧回路を提供することである。
本発明の第５の目的は、始動ユニット回路を含むような
新規にして改良されたバンドギャップ基準電圧回路を提
供することである。
新規にして改良されたバンドギャップ基準電圧回路を提
供することである。
本発明のこれらの目的及びその他の目的は、本発明の特
徴及び利点と相まって、添付図面と共に読了するならば
、以下の詳細な明細書の記述から明らかとなろう。
徴及び利点と相まって、添付図面と共に読了するならば
、以下の詳細な明細書の記述から明らかとなろう。
に含まれている。
く問題点を解決するための手段〉
第１の端子の電圧と第１の端子を通る電流が他の端子の
電圧と他の端子を通る電流を制御するように、少なくと
も第１と第２の端子を有する電流設定手段を含んで成る
バンドギャップ基準電圧回路により、本発明の上記目的
は達成される。
電圧と他の端子を通る電流を制御するように、少なくと
も第１と第２の端子を有する電流設定手段を含んで成る
バンドギャップ基準電圧回路により、本発明の上記目的
は達成される。
この電流設定手段はトランジスタであってもよく、その
トランジスタはバイポーラトランジスタを含む、該電流
設定手段の第２の端子を通る電流は、回路の他の部分に
対して基準電流を与える。
トランジスタはバイポーラトランジスタを含む、該電流
設定手段の第２の端子を通る電流は、回路の他の部分に
対して基準電流を与える。
この基準電流は、バンドギャップ基準電圧ユニット回路
手段に接続されている電流反射手段を介して反射する。
手段に接続されている電流反射手段を介して反射する。
バンドギャップ基準電圧ユニット回路手段は第１の端子
に電圧と電流を供給し、その両者は基準電流によって定
まる。第１の端子の電圧はバンドギャップ基準電圧回路
における基準電圧であり、この電圧を殆ど一定に確保す
るための手段が該バンドギャップ基準電圧ユニット回路
中〈実施例〉 第３図は、本発明のＢ ｉ ＣＭＯＳバンドギャップ基
準電圧回路の好ましい実施例の模式図である。この回路
は、典型的には、３．５ボルトから６ボルトないしはそ
れ以上の広範囲の電源電圧で作動可能である。３つのバ
イポーラトランジスタ５２．８０．５８が、バンドギャ
ップ基準電圧ユニット回路を構成する。トランジスタ５
２．６０に関しては、それらのベースが共通接続されて
おり、トランジスタ６０の方は、そのコレクタが自己の
ベースに結線される形で、ダイオード接続となっている
。トランジスタ５２のコレクタは、ノードＢの箇所で抵
抗器５Ｂに接続されており、トランジスタ６０のコレク
タは、ノードＣの箇所で抵抗器６８に接続されている。
に電圧と電流を供給し、その両者は基準電流によって定
まる。第１の端子の電圧はバンドギャップ基準電圧回路
における基準電圧であり、この電圧を殆ど一定に確保す
るための手段が該バンドギャップ基準電圧ユニット回路
中〈実施例〉 第３図は、本発明のＢ ｉ ＣＭＯＳバンドギャップ基
準電圧回路の好ましい実施例の模式図である。この回路
は、典型的には、３．５ボルトから６ボルトないしはそ
れ以上の広範囲の電源電圧で作動可能である。３つのバ
イポーラトランジスタ５２．８０．５８が、バンドギャ
ップ基準電圧ユニット回路を構成する。トランジスタ５
２．６０に関しては、それらのベースが共通接続されて
おり、トランジスタ６０の方は、そのコレクタが自己の
ベースに結線される形で、ダイオード接続となっている
。トランジスタ５２のコレクタは、ノードＢの箇所で抵
抗器５Ｂに接続されており、トランジスタ６０のコレク
タは、ノードＣの箇所で抵抗器６８に接続されている。
２つの抵抗器５６．６８は、その他端で互いに共通接続
されており、さらにトランジスタ５８のエミッタにも接
続されている。抵抗器５４はトランジスタ５２のエミッ
タに接続され、そこから接地に向けられている。トラン
ジスタ５８のコレクタは電源電圧Ｖｃｃに結線されてい
る。
されており、さらにトランジスタ５８のエミッタにも接
続されている。抵抗器５４はトランジスタ５２のエミッ
タに接続され、そこから接地に向けられている。トラン
ジスタ５８のコレクタは電源電圧Ｖｃｃに結線されてい
る。
２つのｐチャンネルトランジスタ７０．７２に関しては
、それらのベースが共通接続されて、電流反射回路を構
成する。トランジスタ７２はそのドレインがそのゲート
に結線されているのが図から判る。
、それらのベースが共通接続されて、電流反射回路を構
成する。トランジスタ７２はそのドレインがそのゲート
に結線されているのが図から判る。
一方、２つのＰチャンネルトランジスタ４４．７６は、
基準電圧回路の作動開始のための始動ユニット回路を構
成する。トランジスタ７６はそのゲートをトランジスタ
７０のゲートに共通接続したものであり、そのドレイン
はノードＦの箇所でトランジスタ４４のゲートに接続さ
れている。ノードＦと接地間には、抵抗器４８が接続さ
れている。
基準電圧回路の作動開始のための始動ユニット回路を構
成する。トランジスタ７６はそのゲートをトランジスタ
７０のゲートに共通接続したものであり、そのドレイン
はノードＦの箇所でトランジスタ４４のゲートに接続さ
れている。ノードＦと接地間には、抵抗器４８が接続さ
れている。
電圧レギュレータ回路は、２つのバイポーラトランジス
タ８２．８４から成る。トランジスタ８２は、そのベー
スがそのコレクタに結線されていて、ダイオード接続と
なっている。トランジスタ８２のエミッタはバイポーラ
トランジスタ８４のコレクタに接続されている。バイポ
ーラトランジスタ８４のエミッタは接地に接続されてお
り、一方そのベースはトランジスタ５２のコレクタに接
続されている。
タ８２．８４から成る。トランジスタ８２は、そのベー
スがそのコレクタに結線されていて、ダイオード接続と
なっている。トランジスタ８２のエミッタはバイポーラ
トランジスタ８４のコレクタに接続されている。バイポ
ーラトランジスタ８４のエミッタは接地に接続されてお
り、一方そのベースはトランジスタ５２のコレクタに接
続されている。
水回路用の基準電圧ユニット回路からの流出電流に関す
る電流設定手段は、そのベースがトランジスタ５８のエ
ミッタに接続されていて、そのコレクタがトランジスタ
７２のドレインとゲートに結線されているバイポーラト
ランジスタ６４から成る。
る電流設定手段は、そのベースがトランジスタ５８のエ
ミッタに接続されていて、そのコレクタがトランジスタ
７２のドレインとゲートに結線されているバイポーラト
ランジスタ６４から成る。
トランジスタ６４のエミッタは、接地されている抵抗器
８６に接続されている。基準電圧は出力端６２に設定さ
れるのであるが、そこはトランジスタ６４のベースに接
続されている。
８６に接続されている。基準電圧は出力端６２に設定さ
れるのであるが、そこはトランジスタ６４のベースに接
続されている。
本回路の動作は次の通りである。
本回路の第１の平衡状態は、電源電圧がゼロの時に達成
される。この状態では、本回路中を流れる電流は枯渇し
ている。しかしながら、電源電圧がゼロから増加すると
きは、ｐチャンネルトランジスタ７６．４４が始動ユニ
ット回路を構成し、そこでは、ｐチャンネルトランジス
タ４４が、そのゲートの箇所で抵抗器４８経由で低ポテ
ンシヤルにされているので、オンとなる。それで、電波
通路が電源電圧Ｖｃｃからオンのトランジスタ４４経由
でバイポーラトランジスタ５８のベースに向けて形成さ
れる。始動ユニット回路のｐチャンネルトランジスタは
バイポーラトランジスタで代替可能であることが注目さ
れる。
される。この状態では、本回路中を流れる電流は枯渇し
ている。しかしながら、電源電圧がゼロから増加すると
きは、ｐチャンネルトランジスタ７６．４４が始動ユニ
ット回路を構成し、そこでは、ｐチャンネルトランジス
タ４４が、そのゲートの箇所で抵抗器４８経由で低ポテ
ンシヤルにされているので、オンとなる。それで、電波
通路が電源電圧Ｖｃｃからオンのトランジスタ４４経由
でバイポーラトランジスタ５８のベースに向けて形成さ
れる。始動ユニット回路のｐチャンネルトランジスタは
バイポーラトランジスタで代替可能であることが注目さ
れる。
トランジスタ５８はバンドギャップ基準電圧ユニット回
路に電流を与える。出力端に供給される基準電圧は、（
ΔＶｂｅＢＯ−５２） Ｘ＋Ｖｂｅ８０ ニ等しく、こ
こにΔＶｂｅ８Ｏ−５２は２つのトランジスタ６０．５
２のベース〜エミッタ間電圧の差であり、Ｘは抵抗器５
６の抵抗値（これは抵抗器６８の抵抗値に等しい）の抵
抗器５４の抵抗値に対する比に等しく 、 Ｖｂｅ６０
はトランジスタ６０のベース〜エミッタ間電圧である。
路に電流を与える。出力端に供給される基準電圧は、（
ΔＶｂｅＢＯ−５２） Ｘ＋Ｖｂｅ８０ ニ等しく、こ
こにΔＶｂｅ８Ｏ−５２は２つのトランジスタ６０．５
２のベース〜エミッタ間電圧の差であり、Ｘは抵抗器５
６の抵抗値（これは抵抗器６８の抵抗値に等しい）の抵
抗器５４の抵抗値に対する比に等しく 、 Ｖｂｅ６０
はトランジスタ６０のベース〜エミッタ間電圧である。
トランジスタ８４がそのベースの箇所でトランジスタ５
２のコレクタに接続されていることに注目すれば、上記
の値が求められる。更に、この実施例では、トランジス
タ８４の寸法がトランジスタ６０のそれと同一のであり
、そのことにより、トランジスタｅＯ１８４のベース〜
エミッタ間′ｌケ圧が同一値に規制され、その結果、ノ
ードＢ、ノー１０両箇所での電圧も同一値に規制される
ことに注目されたし。しかしながら、上記構成素子に関
連する語数値は端的な例示のためだけに付かされたもの
であり、したがって数多くの可能性のうちの一つのセッ
トにすぎないことを注記しておく。
２のコレクタに接続されていることに注目すれば、上記
の値が求められる。更に、この実施例では、トランジス
タ８４の寸法がトランジスタ６０のそれと同一のであり
、そのことにより、トランジスタｅＯ１８４のベース〜
エミッタ間′ｌケ圧が同一値に規制され、その結果、ノ
ードＢ、ノー１０両箇所での電圧も同一値に規制される
ことに注目されたし。しかしながら、上記構成素子に関
連する語数値は端的な例示のためだけに付かされたもの
であり、したがって数多くの可能性のうちの一つのセッ
トにすぎないことを注記しておく。
出力端６２における基準電圧が、トランジスタ６４０ベ
ースに順方向バイアス電圧として付与されて、該トラン
ジスタ６４を能動状態にする。すると、ｐチャンネルト
ランジスタ７２のドレインが、それ自身のゲートとトラ
ンジスタ８４のコレクタとに接続されていることから、
トランジスタ７２のゲートに電圧降下をもたらすことで
、結局、該基Ｑ電圧がトランジスタ７２を能動状態にす
る。ｐチャンネルトランジスタ７０はｐチャンネルトラ
ンジスタ７２と同一の寸法であるのが好ましい。？ｌｔ
流８０はトランジスタ７２を通って流れるが、この電流
はベース電流を無視すると、出力端６２における基準電
圧からトランジスタ６４のベース〜エミッタ間電圧を差
し引いた電圧値全体を、トランジスタ６４のエミッタに
接続されている抵抗器６６の抵抗値によって除して得ら
れる電流値に等しい。トランジスタ７２を通る電流８０
は反射してトランジスタ７０を通って流れるが（電流８
０と等値の電流あるいは電流８０と所定の関数関係にあ
る電流がトランジスタ７０を通って流れることを意味す
る。）、このとき、ｐチャンネルトランジスタ７６は、
ノードＦの電圧をプルアップすることで、トランジスタ
４４を能動状態下でオフに向かわせる。電流８０は、バ
ンドギャップ基準電圧回路に基準電流を与えるが。
ースに順方向バイアス電圧として付与されて、該トラン
ジスタ６４を能動状態にする。すると、ｐチャンネルト
ランジスタ７２のドレインが、それ自身のゲートとトラ
ンジスタ８４のコレクタとに接続されていることから、
トランジスタ７２のゲートに電圧降下をもたらすことで
、結局、該基Ｑ電圧がトランジスタ７２を能動状態にす
る。ｐチャンネルトランジスタ７０はｐチャンネルトラ
ンジスタ７２と同一の寸法であるのが好ましい。？ｌｔ
流８０はトランジスタ７２を通って流れるが、この電流
はベース電流を無視すると、出力端６２における基準電
圧からトランジスタ６４のベース〜エミッタ間電圧を差
し引いた電圧値全体を、トランジスタ６４のエミッタに
接続されている抵抗器６６の抵抗値によって除して得ら
れる電流値に等しい。トランジスタ７２を通る電流８０
は反射してトランジスタ７０を通って流れるが（電流８
０と等値の電流あるいは電流８０と所定の関数関係にあ
る電流がトランジスタ７０を通って流れることを意味す
る。）、このとき、ｐチャンネルトランジスタ７６は、
ノードＦの電圧をプルアップすることで、トランジスタ
４４を能動状態下でオフに向かわせる。電流８０は、バ
ンドギャップ基準電圧回路に基準電流を与えるが。
このｉｆｆ流は成る特定の範囲（典型的には約３．１ボ
ルト）内では電源電圧の変動に影響されない、基準電流
８０は、出力端８２における基準電圧の関数であり、バ
ンドギャップ基準電圧ユニット回路の出力がその入力を
制御することができるようにする。そして、バイポーラ
トランジスタを含む回路によっても、上述の１ｒＬ流反
射機俺を実現することができる筈である。
ルト）内では電源電圧の変動に影響されない、基準電流
８０は、出力端８２における基準電圧の関数であり、バ
ンドギャップ基準電圧ユニット回路の出力がその入力を
制御することができるようにする。そして、バイポーラ
トランジスタを含む回路によっても、上述の１ｒＬ流反
射機俺を実現することができる筈である。
トランジスタ４４がオフとなる時点で、トランジスタ４
４．７６から成る始動ユニット回路が、バンドギャップ
基準電圧ユニット回路から事実上取り除かれて、これに
より、バンドギャップ基準電圧ユニット回路の第２の回
路平衡状態を現出するようになる０反射した電流８０は
、ダイオード接続のトランジスタ８２を通り、エラーフ
ィードバック増幅器としてのバイポーラトランジスタ８
４のコレクタに流入する。この第２の平衡状態において
、トランジスタ８４のベースでの電圧低下を仮定すると
その電圧低下がトランジスタ５８のベースでの電圧り昇
の原因となり、これがトランジスタ８４のベースでの電
圧を上昇回復させ、これにより安定化された出力電圧で
ある基準電圧を維持するようにする。加えて、トランジ
スタ８４のベースでの電圧上昇は、同様にしてトランジ
スタ５Ｂのベーステ１７） Ｍ圧低下の原因となり、ト
ランジスタ８４ノベーステの電圧を低下回復させるよう
にし、これにより出力端６２における基準電圧を維持す
る。これまで記述してきた第３図の回路は、電源電圧の
変動に対して事実上影響を受けず、そのような影響を受
けないのは、電源電圧変動が、基準電圧Ｖｒｅｆとトラ
ンジスタ５日のベース−エミッタ間電圧とトランジスタ
７２のしきい値電圧との総和にほぼ等しい程度の場合で
あって、これにつき考えられる典型値は３．１ボルトで
ある。
４．７６から成る始動ユニット回路が、バンドギャップ
基準電圧ユニット回路から事実上取り除かれて、これに
より、バンドギャップ基準電圧ユニット回路の第２の回
路平衡状態を現出するようになる０反射した電流８０は
、ダイオード接続のトランジスタ８２を通り、エラーフ
ィードバック増幅器としてのバイポーラトランジスタ８
４のコレクタに流入する。この第２の平衡状態において
、トランジスタ８４のベースでの電圧低下を仮定すると
その電圧低下がトランジスタ５８のベースでの電圧り昇
の原因となり、これがトランジスタ８４のベースでの電
圧を上昇回復させ、これにより安定化された出力電圧で
ある基準電圧を維持するようにする。加えて、トランジ
スタ８４のベースでの電圧上昇は、同様にしてトランジ
スタ５Ｂのベーステ１７） Ｍ圧低下の原因となり、ト
ランジスタ８４ノベーステの電圧を低下回復させるよう
にし、これにより出力端６２における基準電圧を維持す
る。これまで記述してきた第３図の回路は、電源電圧の
変動に対して事実上影響を受けず、そのような影響を受
けないのは、電源電圧変動が、基準電圧Ｖｒｅｆとトラ
ンジスタ５日のベース−エミッタ間電圧とトランジスタ
７２のしきい値電圧との総和にほぼ等しい程度の場合で
あって、これにつき考えられる典型値は３．１ボルトで
ある。
安定性の向上のために、ＭＯＳコンデンサ１００を、ト
ランジスタ８４のコレクタ〜ベース間、及びトランジス
タ８４のベースと接地間に各別に挿入してもよい。更に
加えて、出力端６２から接地されるコンデンサも１回路
の安定性を向上させる。
ランジスタ８４のコレクタ〜ベース間、及びトランジス
タ８４のベースと接地間に各別に挿入してもよい。更に
加えて、出力端６２から接地されるコンデンサも１回路
の安定性を向上させる。
本発明に関し１本明細書中で、その好ましい実施例並び
に特定の代替例に関連して詳述してきたが、本記載は単
に例示のためだけのものであることは了解されるべきで
あって、限定した意味で解釈されるべきではない、更に
、本発明の実施例の細部の数多くの変更並びに本発明の
付加的な構成要素を伴う実施例は１本発明に関連ある技
術分野に属する者にとって明白であろうＬ７、またその
ような者によってなされることもあろう、かかる変更並
びに付加はすべて頭足した特許請求の範囲としての本発
明の技術思想並びに技術的範囲以内であると考えられる
。従って、本発明は特許請求の範囲の記載によってのみ
限定されるよう意図するものである。
に特定の代替例に関連して詳述してきたが、本記載は単
に例示のためだけのものであることは了解されるべきで
あって、限定した意味で解釈されるべきではない、更に
、本発明の実施例の細部の数多くの変更並びに本発明の
付加的な構成要素を伴う実施例は１本発明に関連ある技
術分野に属する者にとって明白であろうＬ７、またその
ような者によってなされることもあろう、かかる変更並
びに付加はすべて頭足した特許請求の範囲としての本発
明の技術思想並びに技術的範囲以内であると考えられる
。従って、本発明は特許請求の範囲の記載によってのみ
限定されるよう意図するものである。
本発明を要約すると、Ｂ１ＣＭＯＳバンドギャップ基準
電圧回路を開示するものであるが、この基準電圧回路は
、電源電圧の特定範囲内の変動からは、実質的に影響を
受けることがないものとなっており、それは、入力が出
力の関数であるように、回路の出力と回路の入力との間
にフィードバックループを形成することにより達成され
る。
電圧回路を開示するものであるが、この基準電圧回路は
、電源電圧の特定範囲内の変動からは、実質的に影響を
受けることがないものとなっており、それは、入力が出
力の関数であるように、回路の出力と回路の入力との間
にフィードバックループを形成することにより達成され
る。
くその他の開示事項〉
以上の記載に関連して更に以下の各項を開示する。
（１）第一の端子のバイアスが第二の端子を通る基準電
流を制限するような、少なくとも該第１の端子と該第２
の端子を含む第１のデバイスと第２の端子を通る基準電
流を電流反射回路それ自体を介して反射するための、第
１のデバイスの第２の端子に接続された電流反射回路と
、反射電流により決定されるバイアスを、第１の端子に
与えるためのバンドギャップ部分回路と、から成るバン
ドギャップ基準電圧回路。
流を制限するような、少なくとも該第１の端子と該第２
の端子を含む第１のデバイスと第２の端子を通る基準電
流を電流反射回路それ自体を介して反射するための、第
１のデバイスの第２の端子に接続された電流反射回路と
、反射電流により決定されるバイアスを、第１の端子に
与えるためのバンドギャップ部分回路と、から成るバン
ドギャップ基準電圧回路。
（２）該電流反射回路は、所定の電流を該第１のデバイ
スから受けるためのレギュレータダイオードデバイスか
ら成り、該レギュレータダイオードデバイスは後者の第
２の端子に接続されるとともに該バンドギャップ部分回
路に接続されているトランジスタに接続されている、付
記第１項記載のバンドギャップ基準電圧回路。
スから受けるためのレギュレータダイオードデバイスか
ら成り、該レギュレータダイオードデバイスは後者の第
２の端子に接続されるとともに該バンドギャップ部分回
路に接続されているトランジスタに接続されている、付
記第１項記載のバンドギャップ基準電圧回路。
（３）該レギュレータダイオードデバイスは、そのドレ
インがそのゲートと接続されている電界効果トランジス
タから成る付記第２項記載のバンドギャップ基準電圧回
路。
インがそのゲートと接続されている電界効果トランジス
タから成る付記第２項記載のバンドギャップ基準電圧回
路。
（４）該トランジスタは電界効果トランジスタである、
付記第２項記載のバンドギャップ基準電圧回路。
付記第２項記載のバンドギャップ基準電圧回路。
（５）該バンドギャップ部分回路は共通のベースを有す
る二個のバイポーラトランジスタと該バイポーラトラン
ジスタのコレクタに接続されている制御トランジスタか
ら成る付記第１項記載のバンドギヤ・ンブ基準電圧回路
。
る二個のバイポーラトランジスタと該バイポーラトラン
ジスタのコレクタに接続されている制御トランジスタか
ら成る付記第１項記載のバンドギヤ・ンブ基準電圧回路
。
（６）該バイポーラトランジスタの１個がダイオード配
列している付記第５項記載のバンドギャップ基準電圧回
路。
列している付記第５項記載のバンドギャップ基準電圧回
路。
（７）該バンドギャップ基準電圧回路を初動にオンとす
るための始動回路を更に含む、付記第１項記載のバンド
ギャップ基準電圧回路。
るための始動回路を更に含む、付記第１項記載のバンド
ギャップ基準電圧回路。
（８）該始動回路は、共通のゲートを有し且つ第３の電
界効果トランジスタに接続されている第１と第２の電界
効果トランジスタを有する。付記第７項記載のバンドギ
ャップ基準電圧回路。
界効果トランジスタに接続されている第１と第２の電界
効果トランジスタを有する。付記第７項記載のバンドギ
ャップ基準電圧回路。
（９）該始動回路は共通接続された複数個のバイポーラ
トランジスタを有する、付記第７項記載のバンドギャッ
プ基準電圧回路。
トランジスタを有する、付記第７項記載のバンドギャッ
プ基準電圧回路。
フタに接続する電流反射回路と、
該バイポーラトランジスタをバイアスするために、核電
流反射回路に接続されたバンドギャップ部分回路と、 から成る、バンドギャップ基準電圧回路。
流反射回路に接続されたバンドギャップ部分回路と、 から成る、バンドギャップ基準電圧回路。
（ｌＯ〕該第１の端子の暗所でほぼ一定の電圧ポテンシ
ャルを維持するための該バンドギャップ部分回路に接続
された電圧レギュレータを更に含む、付記第１項記載の
バンドギャップ基準電圧回路。
ャルを維持するための該バンドギャップ部分回路に接続
された電圧レギュレータを更に含む、付記第１項記載の
バンドギャップ基準電圧回路。
（１１）該電圧レギュレータは、バイポーラトランジス
タのコレクタに接続されているダイオード配列のトラン
ジスタから成る、付記第１Ｏ項記載のバンドギャップ基
準電圧回路。
タのコレクタに接続されているダイオード配列のトラン
ジスタから成る、付記第１Ｏ項記載のバンドギャップ基
準電圧回路。
（１２）バイポーラトランジスタと、
該バイポーラトランジスタのコレクタを通る、基準電流
である電流を電流反射回路自体を介して反射するための
該バイポーラトランジスタのコレ（１３） 電圧制御第
１端子を有する第１のデバイスから所定の基準電流を受
は取り、 該第１の端子から該基準電圧部分回路への帰還通路を与
えるよう、バンドギャップ基準電圧回路中へ該基準電流
を反射し、 該第１の端子の電圧と該第１のデバイスの該基準電流を
制御するよう、該バンドギャップ基準電圧部分回路から
の出力電圧を与える、 ことから成る方法で、 特定の範囲内の供給電源変動に影響されない基準電圧を
与える方法。
である電流を電流反射回路自体を介して反射するための
該バイポーラトランジスタのコレ（１３） 電圧制御第
１端子を有する第１のデバイスから所定の基準電流を受
は取り、 該第１の端子から該基準電圧部分回路への帰還通路を与
えるよう、バンドギャップ基準電圧回路中へ該基準電流
を反射し、 該第１の端子の電圧と該第１のデバイスの該基準電流を
制御するよう、該バンドギャップ基準電圧部分回路から
の出力電圧を与える、 ことから成る方法で、 特定の範囲内の供給電源変動に影響されない基準電圧を
与える方法。
第１図は従来技術のバンドギャップ基準電圧回路、具体
的には、ワイドラーバンドギャップ基準電圧回路の模式
図である。 第２図は、演算増幅器を含む従来技術のバンドギャップ
基準電圧回路の模式図である。 第３図は、本発明の好ましい実施例の模式図である。 図中、参照番号は以下の通りである。 ４４・ ７０・ ７２・ ７Ｂ・・・・・・ｐチャンネ
ル−ＦＥＴ５２、 ５８、 Ｇｏ、 ８４゜ ８２．８４．、、、、、バイポーラトランジスタ６２・
・・・・・出力端 １００、、、、、、コンデンサ
的には、ワイドラーバンドギャップ基準電圧回路の模式
図である。 第２図は、演算増幅器を含む従来技術のバンドギャップ
基準電圧回路の模式図である。 第３図は、本発明の好ましい実施例の模式図である。 図中、参照番号は以下の通りである。 ４４・ ７０・ ７２・ ７Ｂ・・・・・・ｐチャンネ
ル−ＦＥＴ５２、 ５８、 Ｇｏ、 ８４゜ ８２．８４．、、、、、バイポーラトランジスタ６２・
・・・・・出力端 １００、、、、、、コンデンサ
Claims (1)
- 【特許請求の範囲】 少なくとも第１、第２の端子を有し、第１の端子からの
バイアス電圧が第２の端子に通する基準電流を制御する
電流設定手段と、 電流設定手段の第２の端子に接続され、該端子に通する
基準電流を反射する電流反射手段と、電流反射手段に接
続され、反射電流により定まるバイアス電圧を電流設定
手段の第１の端子に供給するバンドギャップ基準電圧ユ
ニット回路手段と、 から成るバンドギャップ基準電圧回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/161,694 US4906863A (en) | 1988-02-29 | 1988-02-29 | Wide range power supply BiCMOS band-gap reference voltage circuit |
| US161,694 | 1988-02-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0210415A true JPH0210415A (ja) | 1990-01-16 |
Family
ID=22582308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1048394A Pending JPH0210415A (ja) | 1988-02-29 | 1989-02-28 | バンドギャップ基準電圧回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4906863A (ja) |
| JP (1) | JPH0210415A (ja) |
| KR (1) | KR0157045B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009277072A (ja) * | 2008-05-15 | 2009-11-26 | Omron Corp | 基準電圧発生回路 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5084665A (en) * | 1990-06-04 | 1992-01-28 | Motorola, Inc. | Voltage reference circuit with power supply compensation |
| US5120994A (en) * | 1990-12-17 | 1992-06-09 | Hewlett-Packard Company | Bicmos voltage generator |
| DE69212889T2 (de) * | 1991-05-17 | 1997-02-20 | Rohm Co Ltd | Konstantspannungsschaltkreis |
| KR930001577A (ko) * | 1991-06-19 | 1993-01-16 | 김광호 | 기준전압 발생회로 |
| US5268871A (en) * | 1991-10-03 | 1993-12-07 | International Business Machines Corporation | Power supply tracking regulator for a memory array |
| US5291455A (en) * | 1992-05-08 | 1994-03-01 | Motorola, Inc. | Memory having distributed reference and bias voltages |
| JPH0778481A (ja) | 1993-04-30 | 1995-03-20 | Sgs Thomson Microelectron Inc | ダイレクトカレント和バンドギャップ電圧比較器 |
| US5434532A (en) * | 1993-06-16 | 1995-07-18 | Texas Instruments Incorporated | Low headroom manufacturable bandgap voltage reference |
| US5349286A (en) * | 1993-06-18 | 1994-09-20 | Texas Instruments Incorporated | Compensation for low gain bipolar transistors in voltage and current reference circuits |
| US5548233A (en) * | 1995-02-28 | 1996-08-20 | Motorola, Inc. | Circuit and method of biasing a drive transistor to a data bus |
| KR0142960B1 (ko) * | 1995-05-25 | 1998-08-17 | 김광호 | 전원 변동에 안정된 반도체 메모리 장치 |
| US5821807A (en) * | 1996-05-28 | 1998-10-13 | Analog Devices, Inc. | Low-power differential reference voltage generator |
| KR100480589B1 (ko) * | 1998-07-20 | 2005-06-08 | 삼성전자주식회사 | 밴드 갭 전압발생장치 |
| US6002243A (en) * | 1998-09-02 | 1999-12-14 | Texas Instruments Incorporated | MOS circuit stabilization of bipolar current mirror collector voltages |
| JP3519646B2 (ja) * | 1999-09-13 | 2004-04-19 | 東光株式会社 | 半導体装置 |
| US6853164B1 (en) * | 2002-04-30 | 2005-02-08 | Fairchild Semiconductor Corporation | Bandgap reference circuit |
| JP4212036B2 (ja) * | 2003-06-19 | 2009-01-21 | ローム株式会社 | 定電圧発生器 |
| US7737734B1 (en) * | 2003-12-19 | 2010-06-15 | Cypress Semiconductor Corporation | Adaptive output driver |
| US7728574B2 (en) * | 2006-02-17 | 2010-06-01 | Micron Technology, Inc. | Reference circuit with start-up control, generator, device, system and method including same |
| CN109144165A (zh) * | 2017-06-19 | 2019-01-04 | 深圳市威益德科技有限公司 | 基准源及其集成电路 |
| US10739808B2 (en) * | 2018-05-31 | 2020-08-11 | Richwave Technology Corp. | Reference voltage generator and bias voltage generator |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58112112A (ja) * | 1981-12-25 | 1983-07-04 | Nec Corp | 基準電圧回路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4380706A (en) * | 1980-12-24 | 1983-04-19 | Motorola, Inc. | Voltage reference circuit |
| US4395680A (en) * | 1980-12-29 | 1983-07-26 | Sun Electric Corporation | Automobile timing light |
| JPS5880718A (ja) * | 1981-11-06 | 1983-05-14 | Mitsubishi Electric Corp | 基準電圧発生回路 |
| US4495425A (en) * | 1982-06-24 | 1985-01-22 | Motorola, Inc. | VBE Voltage reference circuit |
| US4525663A (en) * | 1982-08-03 | 1985-06-25 | Burr-Brown Corporation | Precision band-gap voltage reference circuit |
| US4595874A (en) * | 1984-09-26 | 1986-06-17 | At&T Bell Laboratories | Temperature insensitive CMOS precision current source |
| US4588941A (en) * | 1985-02-11 | 1986-05-13 | At&T Bell Laboratories | Cascode CMOS bandgap reference |
| IT1190325B (it) * | 1986-04-18 | 1988-02-16 | Sgs Microelettronica Spa | Circuito di polarizzazione per dispositivi integrati in tecnologia mos,particolarmente di tipo misto digitale-analogico |
-
1988
- 1988-02-29 US US07/161,694 patent/US4906863A/en not_active Expired - Lifetime
-
1989
- 1989-02-28 KR KR1019890002418A patent/KR0157045B1/ko not_active IP Right Cessation
- 1989-02-28 JP JP1048394A patent/JPH0210415A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58112112A (ja) * | 1981-12-25 | 1983-07-04 | Nec Corp | 基準電圧回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009277072A (ja) * | 2008-05-15 | 2009-11-26 | Omron Corp | 基準電圧発生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4906863A (en) | 1990-03-06 |
| KR0157045B1 (ko) | 1999-02-18 |
| KR890013864A (ko) | 1989-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0210415A (ja) | バンドギャップ基準電圧回路 | |
| JP3420536B2 (ja) | Ｃｍｏｓバンドギャップ電圧基準 | |
| US6894544B2 (en) | Brown-out detector | |
| US4399399A (en) | Precision current source | |
| US7227401B2 (en) | Resistorless bias current generation circuit | |
| US5568045A (en) | Reference voltage generator of a band-gap regulator type used in CMOS transistor circuit | |
| US5814995A (en) | Voltage detector for battery operated device | |
| US6901022B2 (en) | Proportional to temperature voltage generator | |
| KR100233761B1 (ko) | 밴드 갭 기준 회로 | |
| JPH02157917A (ja) | 定電流源回路 | |
| US4902915A (en) | BICMOS TTL input buffer | |
| JPH0951266A (ja) | 基板電圧を所望の値に維持するための回路及び方法 | |
| KR100301605B1 (ko) | 밴드갭 기준 전압 발생 회로 | |
| US5488329A (en) | Stabilized voltage generator circuit of the band-gap type | |
| JPH0656570B2 (ja) | カスコード接続電流源回路配置 | |
| CN116505925B (zh) | 带温度补偿的低功耗上下电复位电路及复位装置 | |
| KR100251576B1 (ko) | 기준 전압 발생기 | |
| US5966006A (en) | Voltage regulator generating a predetermined temperature-stable voltage | |
| JPH0228165B2 (ja) | ||
| US7038440B2 (en) | Method of limiting the noise bandwidth of a bandgap voltage generator and relative bandgap voltage generator | |
| JPH10143265A (ja) | 始動回路を有するバンドギャップリファレンス回路 | |
| US5047670A (en) | BiCMOS TTL input buffer | |
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| JPH11231948A (ja) | 増大した電力線雑音を除外したバンドギャップ基準回路 | |
| US6771054B2 (en) | Current generator for low power voltage |