JP2009257443A

JP2009257443A - 電磁弁駆動制御装置

Info

Publication number: JP2009257443A
Application number: JP2008106290A
Authority: JP
Inventors: Sakuichi Akabori; 作一赤堀
Original assignee: Toyooki Kogyo Co Ltd
Current assignee: Toyooki Kogyo Co Ltd
Priority date: 2008-04-16
Filing date: 2008-04-16
Publication date: 2009-11-05
Anticipated expiration: 2028-04-16
Also published as: JP5227066B2

Abstract

【課題】使用するスイッチング素子の個数を低減し、構成の簡素化を図り得る電磁弁駆動制御装置を提供する。
【解決手段】第１のソレノイド２Ａと第１のスイッチング素子２Ｂを直列に接続した第１回路２と、第２のソレノイド３Ａと第２のスイッチング素子３Ｂを直列に接続した第２回路３と、制御回路５とを備え、第１端子５Ａと制御回路５内部との間には第１端子５Ａから制御回路５内部への電流の流れを許容すると共に逆方向への電流の流れを阻止する第１のダイオード３２Ａを設け、第２端子５Ｂと制御回路５内部との間には第２端子５Ｂから制御回路５内部への電流の流れを許容すると共に逆方向への電流の流れを阻止する第２のダイオード３２Ｂを設ける。
【選択図】図１

Description

本発明は、定格通電と省電力通電により電磁弁を駆動する２個のソレノイドを備える電磁弁駆動制御装置に関する。

この種の電磁弁駆動制御装置は、電源の正側と負側との間に、第１のソレノイドと第１のスイッチング素子とを直列に接続する第１回路と、第２のソレノイドと第２のスイッチング素子とを直列に接続する第２回路とを並列に接続し、第１回路と第２回路とに直列に第３のスイッチング素子を接続している。そして、制御回路からの駆動指令信号に応じ、第１のスイッチング素子と第２のスイッチング素子のいずれか一方をＯＮにすると共に、第３のスイッチング素子をＯＮにし、弁体の移動が完了するまで第１のソレノイドまたは第２のソレノイドに定格電流を流す。弁体の移動が完了すると、第３のスイッチング素子を所定の周期でON／OFFさせて第１のソレノイドまたは第２のソレノイドに流れる電流をPWM制御し、消費電力を低減している。このようにして、一つの制御回路で二つのソレノイドを駆動制御している。
特開２００１−１３２８６６号公報（段落００３７〜００４４、図４、図５等）

ところが、かかる従来の電磁弁駆動制御装置では、第１のソレノイドに直列に接続する第１のスイッチング素子と、第２のソレノイドに直列に接続する第２のスイッチング素子と、これらに直列に接続する第３のスイッチング素子とを必要とする。このため、３個のスイッチング素子を必要とし、構成が複雑になる問題点があった。

本発明の課題は、使用するスイッチング素子の個数を低減し、構成の簡素化を図り得る電磁弁駆動制御装置を提供するものである。

かかる課題を達成すべく、本発明は次の手段をとった。即ち、
電磁弁の弁体を、第１のソレノイドと第２のソレノイドのいずれか一方の励磁による駆動力によって移動させ、第１のソレノイドまたは第２のソレノイドのいずれか一方に対する駆動指令信号の印加開始時点から弁体の移動が完了する第１期間にわたって、弁体を移動させるのに十分な駆動力を得る定格電圧に基づく定格通電を行い、第１期間の経過後の第２期間にわたって、移動が完了した弁体をＰＷＭ定制御により格通電よりも少ない省電力通電を行い移動位置に保持する電磁弁駆動制御装置であって、第１のソレノイドと第１のスイッチング素子を直列に接続した第１回路と、第２のソレノイドと第２のスイッチング素子を直列に接続した第２回路と、第１期間にわたって第１または第２のソレノイドに定格通電を行うために第１または第２のスイッチング素子にＯＮ信号を出力すると共に、第２期間にわたって第１または第２のソレノイドにＰＷＭ定制御による省電力通電を行うために第１または第２のスイッチング素子にＯＮ／ＯＦＦ信号を出力する制御回路とを備え、第１回路の正側と第２回路の正側とを相互に接続することなくそれぞれ電源の正側へ格別に接続すると共に、第１回路の負側と第２回路の負側とを相互に接続して電源の負側に接続し、電源の正側に格別に接続した第１回路の正側と第２回路の正側には第１回路と第２回路への通電を選択自在に操作手段を設けて負側共通接続構成を成し、制御回路は第１回路の正側に接続する第１端子と、第２回路の正側に接続する第２端子と、第１回路の負側に接続する第３端子と、第２回路の負側に接続する第４端子とを有し、各端子間を内部で接続し、第１端子と制御回路内部との間には第１端子から制御回路内部への電流の流れを許容すると共に制御回路内部から第１端子への電流の流れを阻止する第１のダイオードを設け、第２端子と制御回路内部との間には第２端子から制御回路内部への電流の流れを許容すると共に制御回路内部から第２端子への電流の流れを阻止する第２のダイオードを設けたことを特徴とする電磁弁駆動制御装置がそれである。

また、電磁弁の弁体を、第１のソレノイドと第２のソレノイドのいずれか一方の励磁による駆動力によって移動させ、第１のソレノイドまたは第２のソレノイドのいずれか一方に対する駆動指令信号の印加開始時点から弁体の移動が完了する第１期間にわたって、弁体を移動させるのに十分な駆動力を得る定格電圧に基づく定格通電を行い、第１期間の経過後の第２期間にわたって、移動が完了した弁体をＰＷＭ定制御により定格通電よりも少ない省電力通電を行い移動位置に保持する電磁弁駆動制御装置であって、第１のソレノイドと第１のスイッチング素子を直列に接続した第１回路と、第２のソレノイドと第２のスイッチング素子を直列に接続した第２回路と、第１期間にわたって第１または第２のソレノイドに定格通電を行うために第１または第２のスイッチング素子にＯＮ信号を出力すると共に、第２期間にわたって第１または第２のソレノイドにＰＷＭ定制御による省電力通電を行うために第１または第２のスイッチング素子にＯＮ／ＯＦＦ信号を出力する制御回路とを備え、第１回路の正側と第２回路の正側とを相互に接続して電源の正側へ接続すると共に、第１回路の負側と第２回路の負側とを相互に接続することなくそれぞれ電源の負側へ格別に接続し、電源の負側に格別に接続した第１回路の負側と第２回路の負側には第１回路と第２回路への通電を選択自在に操作手段を設けて正側共通接続構成を成し、制御回路は第１回路の正側に接続する第１端子と、第２回路の正側に接続する第２端子と、第１回路の負側に接続する第３端子と、第２回路の負側に接続する第４端子とを有し、各端子間を内部で接続し、第３端子と制御回路内部との間には制御回路内部から第３端子への電流の流れを許容すると共に第３端子から制御回路内部への電流の流れを阻止する第３のダイオードを設け、第４端子と制御回路内部との間には制御回路内部から第４端子への電流の流れを許容すると共に第４端子から制御回路内部への電流の流れを阻止する第４のダイオードを設けたことを特徴とする電磁弁駆動制御装置がそれである。

この場合、第１端子から制御回路内部への電流の流れを許容すると共に制御回路内部から第１端子への電流の流れを阻止する前記第１のダイオードと、第２端子から制御回路内部への電流の流れを許容すると共に制御回路内部から第２端子への電流の流れを阻止する前記第２のダイオードと、制御回路内部から第３端子への電流の流れを許容すると共に第３端子から制御回路内部への電流の流れを阻止する前記第３のダイオードと、制御回路内部から第４端子への電流の流れを許容すると共に第４端子から制御回路内部への電流の流れを阻止する前記第４のダイオードとを設け、前記負側共通接続構成と前記正側共通接続構成とを選択自在にしても良い。

また、前記制御回路には、前記第１期間を設定するタイマー回路と前記第１または第２のスイッチング素子にＯＮ／ＯＦＦ信号を出力する発振回路を備え、前記タイマー回路は前記第１期間にわたって前記発振回路からＯＮ／ＯＦＦ信号の出力を不能にしても良い。

以上詳述したように、請求項１に記載の発明は、負側共通接続構成の選択手段により第１回路への通電を選択した場合には、電源の正側から第１回路の正側、第１回路の負側を介して電源の負側へ電流が流れ、第１期間にわたっては制御回路から第１のスイッチング素子にＯＮ信号を出力するので、第１のソレノイドには定格電圧に基づく定格通電を行い、第２期間にわたっては制御回路から第１のスイッチング素子にＯＮ／ＯＦＦ信号を出力するので、第１のソレノイドには定格通電よりも少ないＰＷＭ定制御による省電力通電を行う。このとき、第１回路の正側に接続した第１端子より第１のダイオードを介して制御回路の内部に流れた電流は、第２のダイオードにより第２回路の正側に接続した第２端子へ流れることを阻止され、第２のソレノイドが通電されることはない。
また、負側共通接続構成の選択手段により第２回路への通電を選択した場合には、電源の正側から第２回路の正側、第２回路の負側を介して電源の負側へ電流が流れ、第１期間にわたっては制御回路から第２のスイッチング素子にＯＮ信号を出力するので、第２のソレノイドには定格電圧に基づく定格通電を行い、第２期間にわたっては制御回路から第２のスイッチング素子にＯＮ／ＯＦＦ信号を出力するので、第２のソレノイドには定格通電よりも少ないＰＷＭ定制御による省電力通電を行う。このとき、第２回路の正側に接続した第２端子より第２のダイオードを介して制御回路の内部に流れた電流は、第１のダイオードにより第１回路の正側に接続した第１端子へ流れることを阻止され、第１のソレノイドが通電されることはない。
このため、第１回路の負側と第２回路の負側とを相互に接続して電源の負側へ接続すると共に、電源の正側へ相互に接続することなくそれぞれ格別に接続した第１回路の正側と第２回路の正側には、第１回路と第２回路への通電を選択自在に操作手段を設けて負側共通接続構成を成し、第１のソレノイドを通電する時には第２のダイオードで第２のソレノイドが通電されることを阻止すると共に、第２のソレノイドを通電する時には第１のダイオードで第１のソレノイドが通電することを阻止するから、スイッチング素子は第１のソレノイドに直列に接続する第１のスイッチング素子と第２のソレノイドに直列に接続する第２のスイッチング素子の２個でよく、使用するスイッチング素子の個数を低減でき、構成の簡素化を図ることができる。

また、請求項２に記載の発明は、正側共通接続構成の選択手段により第１回路への通電を選択した場合には、電源の正側から第１回路の正側、第１回路の負側を介して電源の負側へ電流が流れ、第１期間にわたっては制御回路から第１のスイッチング素子にＯＮ信号を出力するので、第１のソレノイドには定格電圧に基づく定格通電を行い、第２期間にわたっては制御回路から第１のスイッチング素子にＯＮ／ＯＦＦ信号を出力するので、第１のソレノイドには定格通電よりも少ないＰＷＭ定制御による省電力通電を行う。このとき、第２回路の負側に接続した第４端子より制御回路の内部に電流が流れることを第４のダイオードにより阻止し、第２のソレノイドが通電されることはない。
また、正側共通接続構成の選択手段により第２回路への通電を選択した場合には、電源の正側から第２回路の正側、第２回路の負側を介して電源の負側へ電流が流れ、第１期間にわたっては制御回路から第２のスイッチング素子にＯＮ信号を出力するので、第２のソレノイドには定格電圧に基づく定格通電を行い、第２期間にわたっては制御回路から第２のスイッチング素子にＯＮ／ＯＦＦ信号を出力するので、第２のソレノイドには定格通電よりも少ないＰＷＭ定制御による省電力通電を行う。このとき、第１回路の負側に接続した第３端子より制御回路の内部に電流が流れることを第３のダイオードにより阻止し、第１のソレノイドが通電されることはない。
このため、第１回路の正側と第２回路の正側とを相互に接続して電源の正側へ接続すると共に、電源の負側へ相互に接続することなくそれぞれ格別に接続した第１回路の負側と第２回路の負側には、第１回路と第２回路への通電を選択自在に操作手段を設けて正側共通接続構成を成し、第１のソレノイドを通電する時には第４のダイオードで第２のソレノイドが通電されることを阻止すると共に、第２のソレノイドを通電する時には第３のダイオードで第１のソレノイドが通電することを阻止するから、スイッチング素子は第１のソレノイドに直列に接続する第１のスイッチング素子と第２のソレノイドに直列に接続する第２のスイッチング素子の２個でよく、使用するスイッチング素子の個数を低減でき、構成の簡素化を図ることができる。

また、請求項３に記載の発明は、請求項１または請求項２に記載の発明の効果に加え、負側共通接続構成と正側共通接続構成とを選択自在にしているため、電磁弁駆動装置に備える第１回路と第２回路と制御回路とを共通化して負側共通接続構成と正側共通接続構成とに適用することができるから、負側共通接続構成に用いる電磁弁駆動装置と正側共通接続構成に用いる電磁弁駆動装置とをそれぞれ格別に用意しなくて良く、電磁弁駆動装置の機種の削減を図ることができる。

また、請求項４に記載の発明は、請求項１ないし請求項３に記載の効果に加え、タイマー回路で設定する第１期間を、弁の仕様に応じた最適値とすることができる。

以下、本発明の一実施形態を図面に基づき説明する。
図１において、１は直流の電源である。２は第１回路で、自身の正側を電源１の正側に、自身の負側を電源１の負側に接続している。第１回路２は第１のソレノイド２Ａと第１のスイッチング素子２Ｂと第１の保護用ダイオード２Ｃを直列に接続し、さらに第１の発光素子２Ｄと第１の還流ダイオード２Ｅを第１のソレノイド２Ａと並列に接続している。第１のソレノイド２Ａは、通電による励磁で駆動力を生じ、この駆動力で図示しない電磁弁の弁体を一方向に移動する。第１のスイッチング素子２Ｂは電界効果トランジスタで、ゲートに受けるＯＮ信号やＯＮ／ＯＦＦ信号に応じてスイチッング作動し、第１のソレノイド２Ａに流れる電流を制御する。第１の保護用ダイオード２Ｃは、第１回路２の正側から負側への電流の流れを許容すると共に、負側から正側への電流の流れを阻止するよう配置し、第１回路２の正側と負側とを誤って電源１の正側と負側とに接続した場合、第１のソレノイド２Ａの通電による誤作動防止と、第１のスイッチンング素子２Ｂの保護を図る。第１の発光素子２Ｄは発光ダイオードで、通電により発光し、第１のソレノイド２Ａが通電されていることを発光で視認可能にする。第１の還流ダイオード２Ｅは、第１回路２の負側から正側への電流の流れを許容すると共に、正側から負側への電流の流れを阻止するよう配置し、通電を断った直後に生じる逆起電力を負側から正側に還流して第１のソレノイド２Ａにサージ電圧が生じることを防止する。２Ｆは第１のスイッチング素子２Ｂのゲートとソースとの間に配置したコンデンサで、第１のスイッチング素子２Ｂのゲートに作用するノイズを吸収する。２Ｇは常時開の第１の接点で、電源１の正側と第１回路２の正側との間に配置し、駆動指令信号に応じた操作により閉じて電源１の正側と第１回路２の正側との間を接続する。

３は第２回路で、自身の正側を電源１の正側に、自身の負側を電源１の負側に接続している。第２回路３は第２のソレノイド３Ａと第２のスイッチング素子３Ｂと第２の保護用ダイオード３Ｃを直列に接続し、さらに第２の発光素子３Ｄと第２の還流ダイオード３Ｅを第２のソレノイド３Ａと並列に接続している。第２のソレノイド３Ａは、通電による励磁で駆動力を生じ、この駆動力で図示しない電磁弁の弁体を第１のソレノイド２Ａによる一方向への移動と反対方向の他方向に移動する。第２のスイッチング素子３Ｂは電界効果トランジスタで、第２のソレノイド３Ａに流れる電流をスイチッング作動で制御する。
第２の保護用ダイオード３Ｃは、第１の保護用ダイオード２Ｃと同様の向きに配置し、第２回路３の正側と負側とを誤って電源１の正側と負側とに接続した場合、第２のソレノイド３Ａの通電による誤作動防止と、第２のスイッチンング素子３Ｂの保護を図る。第２の発光素子３Ｄは発光ダイオードで、第２のソレノイド３Ａが通電されていることを発光で視認可能にする。第２の還流ダイオード３Ｅは、第１の還流ダイオード２Ｅと同様の向きに配置し、通電を断った直後に生じる逆起電力を負側から正側に還流して第２のソレノイド３Ａにサージ電圧が生じることを防止する。第２のスイッチング素子３Ｂのゲートとソースとの間にはコンデンサ３Ｆを配置し、ゲートに作用するノイズを吸収する。３Ｇは常時開の第２の接点で、電源１の正側と第２回路３の正側との間に配置し、駆動指令信号に応じた操作により閉じて電源１の正側と第２回路３の正側との間を接続する。そして、第１回路２の正側と第２回路３の正側とは相互に接続することなくそれぞれ電源１の正側へ格別に接続する。また、第１回路２の負側と第２回路３の正側とは線４で相互に接続して電源１の負側に接続する。また、第１の接点２Ｇと第２の接点３Ｇが、第１回路２と第２回路３への通電を選択自在に設ける操作手段となる。これらによって、負側共通接続構成を成す。

５は制御回路で、第１回路２の正側に接続する第１端子５Ａと、第２回路３の正側に接続する第２端子５Ｂと、第１回路２の負側に接続する第３端子５Ｃと、第２回路３の負側に接続する第４端子５Ｄとを有し、内部には発振回路６とタイマー回路７とスイッチ回路８とを主な構成要素として設け、第１期間にわたって第１または第２のソレノイド２Ａまたは３Ａに定格通電を行うために第１または第２のスイッチング素子２Ｂまたは３ＢにＯＮ信号を出力すると共に、第２期間にわたって第１または第２のソレノイド２Ａまたは３ＡにＰＷＭ定制御による省電力通電を行うために第１または第２のスイッチング素子２Ｂまたは３ＢにＯＮ／ＯＦＦ信号を出力する。発振回路６は５個の抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５と、２個のＮＰＮ型トランジスタ９Ａ、９Ｂと、２個のコンデンサ１０Ａ、１０Ｂと、２個のダイオード１１Ａ、１１Ｂとから構成し、第１端子５Ａと第２端子５Ｂとの間を線１２で接続し、線１２には抵抗Ｒ１を配置している。線１２の第１端子５Ａと抵抗Ｒ１との間には２個の抵抗Ｒ２、Ｒ３を並列に分岐接続すると共に、第２端子５Ｂと抵抗Ｒ１との間には２個の抵抗Ｒ４、Ｒ５を並列に分岐接続する。線１２に分岐接続した抵抗Ｒ２、Ｒ３は線１４に接続し、線１４は一端を他方のＮＰＮ型トランジスタ９Ｂのベースに接続し、他端を第３端子５Ｃに接続する。また、線１２に分岐接続した抵抗Ｒ４、Ｒ５は線１５に接続し、線１５は一端を一方のＮＰＮ型トランジスタ９Ａのベースに接続し、他端を第４端子５Ｄに接続する。各ＮＰＮ型トランジスタ９Ａ、９Ｂは第１、第２のスイッチング素子２Ｂ、３ＢにＯＮ／ＯＦＦ信号を出力するためのもので、このＯＮ／ＯＦＦ信号のデューティ比と周期は抵抗Ｒ２〜Ｒ５とコンデンサ１０Ａ、１０Ｂで設定する。線１４の抵抗Ｒ２の接続個所と抵抗Ｒ３の接続個所との間には、一方のＮＰＮ型トランジスタ９Ａのコレクタを接続すると共に、一方のコンデンサ１０Ａを配置する。また、線１５の抵抗Ｒ４の接続個所と抵抗Ｒ５の接続個所との間には、他方のＮＰＮ型トランジスタ９Ｂのコレクタを接続すると共に、他方のコンデンサ１０Ｂを配置する。各ＮＰＮ型トランジスタ９Ａ、９Ｂのエミッタを線１６で相互に接続し、線１６には一方のダイオード１１Ａと他方のダイオード１１Ｂとを対向して配置し、一方のダイオード１１Ａは一方のＮＰＮ型トランジスタ９Ａのエミッタ側から他方のＮＰＮ型トランジスタ９Ｂのエミッタ側への電流の流れを許容し、その反対方向への電流の流れを阻止する。また、他方のＮＰＮ型トランジスタは他方のＮＰＮ型トランジスタ９Ｂのエミッタ側から一方のＮＰＮ型トランジスタ９Ａのエミッタ側への電流の流れを許容し、その反対方向への電流の流れを阻止する。そして、線１６の一方のダイオード１１Ａの接続個所と他方のダイオード１１Ｂの接続個所との間から分岐してスイッチ回路８に至る線１７を設ける。１８は線１２の第１端子５Ａと抵抗Ｒ２の接続個所との間から分岐してタイマー回路７に至る線である。

タイマー回路７は、線１８に抵抗Ｒ６とコンデンサ１９とを直列に配置し、この抵抗Ｒ６とコンデンサ１９との間より線２０を分岐接続し、線２０には定電圧ダイオード２１を配置し、線１８、２０はスイッチ回路８に至る。そして、抵抗Ｒ６の抵抗値とコンデンサ１９の容量と定電圧ダイオード２１の電流を流し始める電圧とにより第１または第２のソレノイド２Ａまたは３Ａに定格通電を行うための第１期間の時間を設定する。また、線２０と並列にダイオード２２を配置した線２３を設け、線２３はスイッチ回路８に至る。ダイオード２２はコンデンサ１９に溜まった電圧を放電するものである。

スイッチ回路８は、ＮＰＮ型トランジスタ２４とＰＮＰ型トランジスタ２５とを主な構成要素とする。ＮＰＮ型トランジスタ２４はベースを線２０に、コレクタをＰＮＰ型トランジスタ２５のベースに、エミッタを線１８にそれぞれ接続する。ＮＰＮ型トランジスタ２４のエミッタに接続した線１８は、線２６を介して線１４に接続すると共に、線２７を介して線１５に接続する。ベースをＮＰＮ型トランジスタ２４のコレクタに接続したＰＮＰ型トランジスタ２５は、コレクタを発振回路６からの線１７とタイマー回路７からの線２３とに接続すると共に、エミッタをＮＰＮ型トランジスタ２４のベースに接続し、さらに、コンデンサ２８を介してＮＰＮ型トランジスタ２４のエミッタに接続する。コンデンサ２８はＮＰＮ型トランジスタ２４のベースに作用するノイズを吸収する。スイッチ回路８はタイマー回路７で設定した第１期間の経過後、線２０よりＮＰＮ型トランジスタ２４のベースに電流が流れることでＮＰＮ型トランジスタ２４がＯＮし、ＮＰＮ型トランジスタ２４のＯＮに伴いＰＮＰ型トランジスタ２５がＯＮし、発振回路６の線１７からの電流を流す。

制御回路５は、線１４に抵抗Ｒ７、Ｒ８を直列に配置し、線１５に抵抗Ｒ９、Ｒ１０を直列に配置する。線１４の抵抗Ｒ７と抵抗Ｒ８との間から分岐接続した線３０を第１のスイッチング素子２Ｂのゲートに接続し、抵抗Ｒ７、Ｒ８で分圧して電圧を低下した発振回路６からのＯＮ信号やＯＮ／ＯＦＦ信号を第１のスイッチング素子２Ｂのゲートに出力する。また、線１５の抵抗Ｒ９と抵抗Ｒ１０との間から分岐接続した線３１を第２のスイッチング素子３Ｂのゲートに接続し、抵抗Ｒ９、Ｒ１０で分圧して電圧を低下した発振回路６からのＯＮ信号やＯＮ／ＯＦＦ信号を第２のスイッチング素子３Ｂのゲートに出力する。

３２Ａは第１のダイオードで、線１２の第１端子５Ａと制御回路５内部の発振回路６との間に配置し、第１端子５Ａから発振回路６への電流の流れを許容すると共に発振回路６から第１端子５Ａへの電流の流れを阻止する。３２Ｂは第２のダイオードで、線１２の第２端子５Ｂと発振回路６との間に配置し、第２端子５Ｂから発振回路６への電流の流れを許容すると共に発振回路６から第２端子５Ｂへの電流の流れを阻止する。３２Ｃは第３のダイオードで、線１４の第３端子５Ｃと制御回路５内部のスイッチ回路８からの線２６が接続する個所との間に配置し、発振回路６、スイッチ回路８から第３端子５Ｃへの電流の流れを許容すると共に第３端子５Ｃから発振回路６、スイッチ回路８への電流の流れを阻止する。３２Ｄは第４のダイオードで、線１５の第４端子５Ｄとスイッチ回路８からの線２７が接続する個所との間に配置し、発振回路６、スイッチ回路８から第４端子３２Ｄへの電流の流れを許容すると共に第４端子３２Ｄから発振回路６、スイッチ回路８への電流の流れを阻止する。３３Ａ、３３Ｂはノイズを吸収するコンデンサで、コンデンサ３３Ａは線１２の第１端子５Ａと第１のダイオード３２Ａとの間から分岐して線１４の第３端子５Ｃと第３のダイオード３２Ｃとの間に接続する線３４Ａに配置する。また、コンデンサ３３Ｂは線１２の第２端子５Ｂと第２のダイオード３２Ｂとの間から分岐して線１５の第４端子５Ｄと第４のダイオード３２Ｄとの間に接続する線３４Ｂに配置する。

次に、かかる構成の作動を説明する。
図１に示す状態は、第１の接点２Ｇと第２の接点３Ｇがともに開状態で、第１のソレノイド２Ａと第２のソレノイド３Ａはともに非通電となっており、図示しない弁体は中立位置に位置している。

この状態で、駆動指令信号により第１の接点２Ｇを閉操作すると、電源１の正側からの電流が、閉じた第１のａ接点２Ｇを介して第１端子５Ａから第１回路２と制御回路５とを並列的に通り、電源１の負側に流れる。このとき、第２の接点３Ｇは開状態を維持しているため、第２の接点３Ｇを介して第２回路３には電流が流れない。

制御回路５内部の電流の流れを詳述すると、第１端子５Ａから線１２を流れる電流は、第２のダイオード３２Ｂで第２端子５Ｂへの流れを阻止され、発振回路６の抵抗Ｒ２、Ｒ３を介して線１４と、抵抗Ｒ４、Ｒ５を介して線１５と、線１８とに流れる。線１８よりタイマー回路７に流れた電流は、第１期間が経過するまでは定電圧ダイオード２１よりスイッチ回路８のＮＰＮ型トランジスタ２４のベースに電流が流れないので、ＮＰＮ型トランジスタ２４はＯＦＦし、これに対応してＰＮＰ型トランジスタ２５もＯＦＦしている。スイッチ回路８のＰＮＰ型トランジスタ２５のＯＦＦにより線１７を流れる電流が遮断され、発振回路６の各ＮＰＮ型トランジスタ９Ａ、９ＢはＯＦＦである。このため、線１４に流れる電流は、線３０よりＯＮ信号として第１のスイッチング素子２Ｂのゲートに出力し、第３のダイオード３２Ｃより第３端子５Ｃを通って電源１の負側に流れる。

第１のスイッチング素子２Ｂはゲートに受けるＯＮ信号に応じてＯＮ作動し、第１のソレノイド２Ａが定格通電され、弁体を一方向に移動させる。また、線１５に流れる電流は、線３１よりＯＮ信号として第２のスイッチング素子３Ｂのゲートに出力し、第４のダイオード３２Ｄより第４端子５Ｄ、線４、第３端子５Ｃを通る流れと、線２７、２６、１４、第３のダイオード３２Ｃ、第３端子５Ｃを通る流れとの双方で電源１の負側に流れる。第２のスイッチング素子３Ｂはゲートに受けるＯＮ信号に応じてＯＮ作動するが、前述のとおり第２回路３には電流が流れていないので、第２のソレノイド３Ａは通電されない。

線１８よりタイマー回路７に流れる電流の電圧が、定電圧ダイオード２１の設定電圧を越えると、第１期間が経過して第２期間になり、スイッチ回路８のＮＰＮ型トランジスタ２４、ＰＮＰ型トランジスタ２５がＯＮし、発振回路６からの線１７の電流が流れる。このため、発振回路６の各ＮＰＮ型トランジスタ９Ａ、９ＢをＯＮ／ＯＦＦ作動し、このＯＮ／ＯＦＦ作動は抵抗Ｒ１により一方のＮＰＮ型トランジスタ９Ａと他方のＮＰＮ型トランジスタ９Ｂとの間で位相が生じる。線１４を流れる電流は、一方のＮＰＮ型トランジスタ９ＡのＯＮ／ＯＦＦ作動に対応して一方のＮＰＮ型トランジスタ９ＡがＯＮのときにはＯＦＦとなり、一方のＮＰＮ型トランジスタ９ＡがＯＦＦのときにはＯＮとなるＯＮ／ＯＦＦ信号となって線３０より第１のスイッチング素子２Ｂのゲートに出力し、第３のダイオード３２Ｃより第３端子５Ｃを通って電源１の負側に流れる。

第１のスイッチング素子２Ｂはゲートに受けるＯＮ／ＯＦＦ信号に応じてＯＮ／ＯＦＦ作動し、第１のソレノイド２Ａが定格通電より少ない省電力通電され、一方向に移動が完了した弁体を一方向の移動位置に保持する。また、線１５を流れる電流は、他方のＮＰＮ型トランジスタ９ＢのＯＮ／ＯＦＦ作動に対応してＯＮとＯＦＦを逆にしたＯＮ／ＯＦＦ信号として線３１より第２のスイッチング素子３Ｂのゲートに出力し、前述と同様に双方を通って電源１の負側に流れる。第２のスイッチング素子３Ｂはゲートに受けるＯＮ／ＯＦＦ信号に応じてＯＮ／ＯＦＦ作動するが、前述のとおり第２回路３には電流が流れていないので、第２のソレノイド３Ａは通電されない。

この状態で、駆動指令信号の解除により第１の接点２Ｇを開操作すると、第１のソレノイド２Ａは非通電となって、一方向の移動位置に保持した弁体をばね力等で中立位置に復帰する。

弁体が中立位置にある図１の状態で、駆動指令信号により第２の接点３Ｇを閉操作すると、電源１の正側からの電流が、閉じた第２の接点３Ｇを介して第２端子５Ｂから第２回路３と制御回路５とを並列的に通り、電源１の負側に流れる。このとき、第１の接点２Ｇは開状態を維持しているため、第１の接点２Ｇを介して第１回路２には電流が流れない。

第２端子５Ｂから線１２を流れる電流は、第１のダイオード３２Ａで第１端子５Ａへの流れを阻止され、線１４と線１５と線１８とに流れる。タイマー回路７で設定した第１期間が経過するまでは、発振回路６の各ＮＰＮ型トランジスタ９Ａ、９ＢはＯＦＦで、線１５に流れる電流は、線３１よりＯＮ信号として第２のスイッチング素子３Ｂのゲートに出力し、第４のダイオード３２Ｄを通る流れと、線２７、２６、１４、第３のダイオード３２Ｃを通る流れとの双方で電源１の負側に流れる。

第２のスイッチング素子３Ｂはゲートに受けるＯＮ信号に応じてＯＮ作動し、第２のソレノイド３Ａが定格通電され、弁体を一方向と反対方向の他方向に移動させる。また、線１４に流れる電流は、第１のスイッチング素子２ＢのゲートにＯＮ信号を出力し、第３のダイオード３２Ｃより電源１の負側に流れ、第１のスイッチング素子２ＢはＯＮ作動するが、前述のとおり第１回路２には電流が流れていないので、第１のソレノイド２Ａは通電されない。

第１期間を経過して第２期間になると、電流が定電圧ダイオード２１を通って流れるため、スイッチ回路８のＮＰＮ型トランジスタ２４、ＰＮＰ型トランジスタ２５がＯＮし、発振回路６からの線１７の電流が流れ、発振回路６の各ＮＰＮ型トランジスタ９Ａ、９ＢをＯＮ／ＯＦＦ作動する。線１５を流れる電流は、他方のＮＰＮ型トランジスタ９ＢのＯＮ／ＯＦＦ作動に対応してＯＮとＯＦＦを逆にしたＯＮ／ＯＦＦ信号となって線３１より第２のスイッチング素子３Ｂのゲートに出力し、第４のダイオード３２Ｄを通る流れと第３のダイオード３２Ｃを通る流れとの双方で電源１の負側に流れる。

第２のスイッチング素子３Ｂはゲートに受けるＯＮ／ＯＦＦ信号に応じてＯＮ／ＯＦＦ作動し、第２のソレノイド３Ａが定格通電より少ない省電力通電され、他方向に移動が完了した弁体を他方向の移動位置に保持する。また、線１４を流れる電流は、一方のＮＰＮ型トランジスタ９ＡのＯＮ／ＯＦＦ作動に対応してＯＮとＯＦＦを逆にしたＯＮ／ＯＦＦ信号として線３０より第１のスイッチング素子２Ｂのゲートに出力し、第３のダイオード３２Ｃを通って電源１の負側に流れる。前述のとおり第１回路２には電流が流れていないので、第１のソレノイド２Ａは通電されない。そして、駆動指令信号の解除により第２の接点３Ｇを開操作すると、第２のソレノイド３Ａは非通電となって、他方向の移動位置に保持した弁体をばね力等で中立位置に復帰する。

かかる作動で、第１回路２の負側と第２回路３の負側とを線４で相互に接続して電源１の負側へ接続すると共に、電源１の正側へ相互に接続することなくそれぞれ格別に接続した第１回路２の正側と第２回路３の正側には、第１回路２と第２回路３への通電を選択自在に操作手段として第１の接点２Ｇと第２の接点３Ｇを設けて負側共通接続構成を成し、第１のソレノイド２Ａを通電する時には第２のダイオード３２Ｂで第２のソレノイド３Ａが通電されることを阻止すると共に、第２のソレノイド３Ａを通電する時には第１のダイオード３２Ａで第１のソレノイド２Ａが通電することを阻止する。このため、スイッチング素子は第１のソレノイド２Ａに直列に接続する第１のスイッチング素子２Ｂと第２のソレノイド３Ａに直列に接続する第２のスイッチング素子３Ｂの２個でよく、使用するスイッチング素子の個数を低減でき、構成の簡素化を図ることができる。

また、制御回路５には、第１期間を設定するタイマー回路７と第１または第２のスイッチング素子２Ｂまたは３ＢにＯＮ／ＯＦＦ信号を出力する発振回路６を備え、タイマー回路７は第１期間にわたってスイッチ回路８の各トランジスタ２４、２５をＯＦＦにして発振回路６からＯＮ／ＯＦＦ信号の出力を不能にしている。このため、タイマー回路７で設定する第１期間を、弁の仕様に応じた最適値とすることができる。

図２は本発明の他の実施形態を示し、一実施形態と同一個所には同符号を付して説明を省略し、異なる個所についてのみ説明する。
第１回路２の正側と第２回路３の正側とは線３５で相互に接続して電源１の正側に接続する。また、第１回路２の負側と第２回路３の負側とは相互に接続することなくそれぞれ電源１の負側へ格別に接続する。そして、電源１の負側と第１回路２の負側との間には常時開の第１のａ接点２Ｈを配置すると共に、電源１の負側と第２回路３の負側との間には常時開の第２のａ接点３Ｈを配置し、第１回路２と第２回路３への通電を選択自在に設ける選択手段となる。これらによって、正側共通接続構成を成す。

作動は、図示しない弁体が中立位置に位置する図２の状態で、励磁指令により第１の接点２Ｈを閉操作すると、電源１の正側からの電流が、第１端子５Ａから第１回路２を通ると共に、第１端子５Ａおよび第２端子５Ｂから制御回路５を通り、第３端子５Ｃから閉じた第１の接点２Ｈを介して電源１の負側に流れる。このとき、第２の接点３Ｈは開状態を維持していると共に、第４のダイオード３２Ｄで第２回路３の負側に接続する第４端子５Ｄから制御回路５内部への電流の流れが阻止されるため、第２回路３には電流が流れない。

第１端子５Ａおよび第２端子５Ｂから線１２を流れる電流は、線１４と線１５と線１８とに流れ、線１８に流れる電流はタイマー回路７に流れる。線１４、１５に流れる電流は、タイマー回路７で設定した第１期間が経過するまで発振回路６の各ＮＰＮ型トランジスタ９Ａ、９ＢがＯＦＦのため、線３０、３１よりＯＮ信号として第１、第２のスイッチング素子２Ｂ、３Ｂのゲートに出力し、第３のダイオード３２Ｃより第３端子５Ｃ、閉じた第１のａ接点２Ｈを通って電源１の負側に流れる。

第１のスイッチング素子２Ｂはゲートに受けるＯＮ信号に応じてＯＮ作動し、第１のソレノイド２Ａが定格通電され、弁体を一方向に移動させる。また、第２のスイッチング素子３Ｂはゲートに受けるＯＮ信号に応じてＯＮ作動するが、前述のとおり第２回路３には電流が流れていないので、第２のソレノイド３Ａは通電されない。

第１期間を経過して第２期間になると、スイッチ回路８の各トランジスタ２４、２５がＯＮし、発振回路６の各ＮＰＮ型トランジスタ９Ａ、９ＢをＯＮ／ＯＦＦ作動する。線１４、１５を流れる電流は、各ＮＰＮ型トランジスタ９Ａ、９ＢのＯＮ／ＯＦＦ作動に対応してＯＮとＯＦＦを逆にしたＯＮ／ＯＦＦ信号となって線３０、３１より第１、第２のスイッチング素子２Ｂ、３Ｂのゲートに出力し、第３のダイオード３２Ｃより第３端子５Ｃ、閉じた第１の接点２Ｈを通って電源１の負側に流れる。

第１のスイッチング素子２Ｂはゲートに受けるＯＮ／ＯＦＦ信号に応じてＯＮ／ＯＦＦ作動し、第１のソレノイド２Ａが定格通電より少ない省電力通電され、一方向に移動が完了した弁体を一方向の移動位置に保持する。第２のスイッチング素子３Ｂはゲートに受けるＯＮ／ＯＦＦ信号に応じてＯＮ／ＯＦＦ作動するが、前述のとおり第２回路３には電流が流れていないので、第２のソレノイド３Ａは通電されない。そして、駆動指令信号の解除により第１の接点２Ｈを開操作すると、第１のソレノイド２Ａは非通電となって、一方向の移動位置に保持した弁体をばね力等で中立位置に復帰する。

図示しない弁体が中立位置に位置する図２の状態で、駆動指令信号により第２の接点３Ｈを閉操作すると、電源１の正側からの電流が、第１端子５Ａから線３５を通り第２端子５Ｂに流れ、第２回路３を通ると共に、第１端子５Ａおよび第２端子５Ｂから制御回路５を通り、第４端子５Ｄから閉じた第２の接点３Ｈを介して電源１の負側に流れる。このとき、第１の接点２Ｈは開状態を維持していると共に、第３のダイオード３２Ｃで第１回路２の負側に接続する第３端子５Ｃから制御回路５内部への電流の流れが阻止されるため、第１回路２には電流が流れない。

タイマー回路７で設定する第１期間は、第２のスイッチング素子３ＢがＯＮ作動して第２のソレノイド３Ａを定格通電し、弁体を他方向に移動させる。そして、第１期間を経過して第２期間になると、第２のスイッチング素子３ＢがＯＮ／ＯＦＦ作動して第２のソレノイド３Ａを定格通電より少ない省電力通電し、他方向に移動が完了した弁体を他方向の移動位置に保持する。そして、駆動指令信号の解除により第２の接点３Ｈを開操作すると、第２のソレノイド３Ａは非通電となって、他方向の移動位置に保持した弁体をばね力等で中立位置に復帰する。

かかる作動で、第１回路２の正側と第２回路３の正側とを線３５で相互に接続して電源１の正側へ接続すると共に、電源１の負側へ相互に接続することなくそれぞれ格別に接続した第１回路２の負側と第２回路３の負側には、第１回路２と第２回路３への通電を選択自在に操作手段として第１の接点２Ｈと第２の接点３Ｈを設けて正側共通接続構成を成し、第１のソレノイド２Ａを通電する時には第４のダイオード３２Ｄで第２のソレノイド３Ａが通電されることを阻止すると共に、第２のソレノイド３Ａを通電する時には第３のダイオード３２Ｃで第１のソレノイド２Ａが通電することを阻止する。このため、一実施形態と同様に、スイッチング素子は第１のソレノイド２Ａに直列に接続する第１のスイッチング素子２Ｂと第２のソレノイド３Ａに直列に接続する第２のスイッチング素子３Ｂの２個でよく、使用するスイッチング素子の個数を低減でき、構成の簡素化を図ることができる。また、一実施形態と同様に、タイマー回路７で設定する第１期間を、弁の仕様に応じた最適値とすることができる。

図１に示す一実施形態の電磁弁駆動制御装置と図２に示す他の実施形態の電磁弁駆動制御装置は、いずれも第１端子５Ａから制御回路５内部への電流の流れを許容すると共に制御回路５内部から第１端子５Ａへの電流の流れを阻止する第１のダイオード３２Ａと、第２端子５Ｂから制御回路５内部への電流の流れを許容すると共に制御回路５内部から第２端子５Ｂへの電流の流れを阻止する第２のダイオード３２Ｂと、制御回路５内部から第３端子５Ｃへの電流の流れを許容すると共に第３端子５Ｃから制御回路５内部への電流の流れを阻止する第３のダイオード３２Ｃと、制御回路５内部から第４端子５Ｄへの電流の流れを許容すると共に第４端子５Ｄから制御回路５内部への電流の流れを阻止する第４のダイオード３２Ｄとを設ける。そして、第１回路２の負側と第２回路３の負側とを線４で相互に接続して電源１の負側へ接続すると共に、電源１の正側へ相互に接続することなくそれぞれ格別に接続した第１回路２の正側と第２回路３の正側に、第１回路２と第２回路３への通電を選択自在に操作手段として第１の接点２Ｇと第２の接点３Ｇを設けた図１に示す負側共通接続構成と、第１回路２の正側と第２回路３の正側とを線３５で相互に接続して電源１の正側へ接続すると共に、電源１の負側へ相互に接続することなくそれぞれ格別に接続した第１回路２の負側と第２回路３の負側に、第１回路２と第２回路３への通電を選択自在に操作手段として第１の接点２Ｈと第２の接点３Ｈを設けた図２に示す正側共通接続構成とを選択自在にする。このため、電磁弁駆動装置に備える第１回路２と第２回路３と制御回路５とを共通化して負側共通接続構成と正側共通接続構成とに適用することができるから、負側共通接続構成の電磁弁駆動装置と正側共通接続構成の電磁弁駆動装置とをそれぞれ格別に用意しなくて良く、電磁弁駆動装置の機種の削減を図ることができる。

なお、前述の各実施形態では、負側共通接続構成と正側共通接続構成とを選択自在にするため第１、第２、第３、第４のダイオード３２Ａ、３２Ｂ、３２Ｃ、３２Ｄの４個のダイオードを設けたが、図１に示す負側共通接続構成を専用とする場合には、第１、第２のダイオード３２Ａ、３２Ｂを設けて、第３、第４のダイオード３２Ｃ、３２Ｄを不要にできる。また、図２に示す正側共通接続構成を専用とする場合には、第３、第４のダイオード３２Ｃ、３２Ｄを設けて、第１、第２のダイオード３２Ａ、３２Ｂを不要にできる。

本発明の一実施形態を示した電磁弁駆動装置の電気回路図である。他の実施形態を示した電磁弁駆動装置の電気回路図である。

符号の説明

１：電源
２：第１回路
２Ａ、３Ａ：ソレノイド
２Ｂ、３Ｂ：スイッチング素子
３：第２回路
５：制御回路
５Ａ：第１端子
５Ｂ：第２端子
５Ｃ：第３端子
５Ｄ：第４端子
３２Ａ、３２Ｂ、３２Ｃ、３２Ｄ：ダイオード

Claims

電磁弁の弁体を、第１のソレノイドと第２のソレノイドのいずれか一方の励磁による駆動力によって移動させ、第１のソレノイドまたは第２のソレノイドのいずれか一方に対する駆動指令信号の印加開始時点から弁体の移動が完了する第１期間にわたって、弁体を移動させるのに十分な駆動力を得る定格電圧に基づく定格通電を行い、第１期間の経過後の第２期間にわたって、移動が完了した弁体をＰＷＭ制御により定格通電よりも少ない省電力通電を行い移動位置に保持する電磁弁駆動制御装置であって、第１のソレノイドと第１のスイッチング素子を直列に接続した第１回路と、第２のソレノイドと第２のスイッチング素子を直列に接続した第２回路と、第１期間にわたって第１または第２のソレノイドに定格通電を行うために第１または第２のスイッチング素子にＯＮ信号を出力すると共に、第２期間にわたって第１または第２のソレノイドにＰＷＭ制御による省電力通電を行うために第１または第２のスイッチング素子にＯＮ／ＯＦＦ信号を出力する制御回路とを備え、第１回路の正側と第２回路の正側とを相互に接続することなくそれぞれ電源の正側へ格別に接続すると共に、第１回路の負側と第２回路の負側とを相互に接続して電源の負側に接続し、電源の正側に格別に接続した第１回路の正側と第２回路の正側には第１回路と第２回路への通電を選択自在に操作手段を設けて負側共通接続構成を成し、制御回路は第１回路の正側に接続する第１端子と、第２回路の正側に接続する第２端子と、第１回路の負側に接続する第３端子と、第２回路の負側に接続する第４端子とを有し、各端子間を内部で接続し、第１端子と制御回路内部との間には第１端子から制御回路内部への電流の流れを許容すると共に制御回路内部から第１端子への電流の流れを阻止する第１のダイオードを設け、第２端子と制御回路内部との間には第２端子から制御回路内部への電流の流れを許容すると共に制御回路から第２端子への電流の流れを阻止する第２のダイオードを設けたことを特徴とする電磁弁駆動制御装置。
電磁弁の弁体を、第１のソレノイドと第２のソレノイドのいずれか一方の励磁による駆動力によって移動させ、第１のソレノイドまたは第２のソレノイドのいずれか一方に対する駆動指令信号の印加開始時点から弁体の移動が完了する第１期間にわたって、弁体を移動させるのに十分な駆動力を得る定格電圧に基づく定格通電を行い、第１期間の経過後の第２期間にわたって、移動が完了した弁体をＰＷＭ制御により定格通電よりも少ない省電力通電を行い移動位置に保持する電磁弁駆動制御装置であって、第１のソレノイドと第１のスイッチング素子を直列に接続した第１回路と、第２のソレノイドと第２のスイッチング素子を直列に接続した第２回路と、第１期間にわたって第１または第２のソレノイドに定格通電を行うために第１または第２のスイッチング素子にＯＮ信号を出力すると共に、第２期間にわたって第１または第２のソレノイドにＰＷＭ制御による省電力通電を行うために第１または第２のスイッチング素子にＯＮ／ＯＦＦ信号を出力する制御回路とを備え、第１回路の正側と第２回路の正側とを相互に接続して電源の正側へ接続すると共に、第１回路の負側と第２回路の負側とを相互に接続することなくそれぞれ電源の負側へ格別に接続し、電源の負側に格別に接続した第１回路の負側と第２回路の負側には第１回路と第２回路への通電を選択自在に操作手段を設けて正側共通接続構成を成し、制御回路は第１回路の正側に接続する第１端子と、第２回路の正側に接続する第２端子と、第１回路の負側に接続する第３端子と、第２回路の負側に接続する第４端子とを有し、各端子間を内部で接続し、第３端子と制御回路内部との間には制御回路内部から第３端子への電流の流れを許容すると共に第３端子から制御回路内部への電流の流れを阻止する第３のダイオードを設け、第４端子と制御回路内部との間には制御回路内部から第４端子への電流の流れを許容すると共に第４端子から制御回路内部への電流の流れを阻止する第４のダイオードを設けたことを特徴とする電磁弁駆動制御装置。
第１端子から制御回路内部への電流の流れを許容すると共に制御回路内部から第１端子への電流の流れを阻止する前記第１のダイオードと、第２端子から制御回路内部への電流の流れを許容すると共に制御回路内部から第２端子への電流の流れを阻止する前記第２のダイオードと、制御回路内部から第３端子への電流の流れを許容すると共に第３端子から制御回路内部への電流の流れを阻止する前記第３のダイオードと、制御回路内部から第４端子への電流の流れを許容すると共に第４端子から制御回路内部への電流の流れを阻止する前記第４のダイオードとを設け、前記負側共通接続構成と前記正側共通接続構成とを選択自在にしたことを特徴とする請求項１または請求項２に記載の電磁弁駆動制御装置。
前記制御回路には、前記第１期間を設定するタイマー回路と前記第１または第２のスイッチング素子にＯＮ／ＯＦＦ信号を出力する発振回路を備え、前記タイマー回路は前記第１期間にわたって前記発振回路からＯＮ／ＯＦＦ信号の出力を不能にすることを特徴とする請求項１ないし請求項３に記載の電磁弁駆動制御装置。