JP2007024281A

JP2007024281A - 電磁弁駆動制御装置

Info

Publication number: JP2007024281A
Application number: JP2005211009A
Authority: JP
Inventors: Fumio Morikawa; 文夫森川
Original assignee: SMC Corp
Current assignee: SMC Corp
Priority date: 2005-07-21
Filing date: 2005-07-21
Publication date: 2007-02-01
Anticipated expiration: 2025-07-21
Also published as: CN1900573A; DE102006032461A1; DE102006032461B4; CN100422881C; US20070019356A1; JP4573197B2; US7813101B2

Abstract

【課題】電磁弁の実装スペースの省スペース化並びに低コスト化を実現させる。
【解決手段】駆動指令期間の開始時点から第１期間にわたって、電磁弁の駆動コイル２８に、該駆動コイル２８内の可動子を移動させるのに十分な定格電圧に基づく定格通電を行い、第１期間の経過後の第２期間にわたって、駆動コイル２８に、前記定格通電よりも少ないデユーティ比の通電を繰り返して行う省電力通電とを行って電磁弁を駆動する駆動制御装置１０であって、第１期間を設定するタイマー回路４４と、第２期間において駆動コイル２８に省電力通電を行うための発振回路４６と、タイマー回路４４からの出力に基づいて第１期間にわたり発振回路４６での発振動作を停止して、駆動コイル２８に定格通電を行わせる制御回路４８とを有する。
【選択図】図２

Description

本発明は電磁弁駆動制御装置に関し、さらに詳細には定格駆動と省電力駆動により電磁弁を駆動する電磁弁駆動制御装置に関する。

一般に、電磁弁駆動制御装置としては、例えば特許文献１〜３に示すような電磁弁駆動制御装置がある。

特許文献１記載の電磁弁駆動制御装置は、直流電源と、スイッチ素子と、電磁弁の駆動コイルと、作動用トランジスタとが直列に接続され、該作動用トランジスタを制御する制御用トランジスタを並列に接続した構成となっている。

これにより、電磁弁の駆動コイルへの通電量の制御を、デジタル制御とすることができ、トランジスタによる制御の欠点、すなわち、温度等の影響を受け易いという欠点を除去できると共に、電磁弁駆動制御装置に汎用性を持たせることができる、という効果を奏することができる。

さらに、この特許文献１では、抵抗で分圧することによって、電磁弁の消費電力を小さくようにしている。

実公平５−４７３３４号公報

特許文献１では、上述したように、電磁弁の低消費電力のために、抵抗で分圧することが開示されている。しかし、電磁弁の駆動コイルの所要電流に応じた抵抗が必要となることと、抵抗の発熱等を考慮して定格を決める必要があるため、通常は、抵抗のサイズが大きくならざるを得ないという問題がある。

近年、電磁弁のサイズが小さくなり、分圧のための抵抗を電磁弁の駆動コイル部に実装することは困難になってきた。

本発明は、このような課題を考慮してなされたものであり、電磁弁の実装スペースの省スペース化並びに低コスト化を実現させることができる電磁弁駆動制御装置を提供することを目的とする。

本発明に係る電磁弁駆動制御装置は、電磁弁に対する駆動指令信号の印加開始時点から第１期間にわたって、前記電磁弁の駆動コイルに、該駆動コイル内の可動子を移動させるのに十分な定格電圧に基づく定格通電を行い、前記第１期間の経過後の第２期間にわたって、前記駆動コイルに、前記定格通電よりも少ないデユーティ比の通電を繰り返して行う省電力通電とを行って前記電磁弁を駆動する電磁弁駆動制御装置であって、前記第１期間を設定するタイマー回路と、前記第２期間において前記駆動コイルに前記省電力通電を行うための発振回路と、前記タイマー回路からの出力に基づいて前記第１期間にわたり前記発振回路での発振動作を停止して、前記駆動コイルに前記定格通電を行わせる制御回路とを有することを特徴とする。

タイマー回路、発振回路及び制御回路は、安価なゲートＩＣやトランジスタにて構成することができ、電磁弁の実装スペースの省スペース化並びに低コスト化を実現させることができる。

そして、前記構成において、前記駆動コイルを励磁するためのスイッチング素子を有し、前記発振回路は、前記第２期間において、前記駆動コイルに前記省電力通電を行うための間欠パルスを前記スイッチング素子に出力し、前記制御回路は、前記第１期間において、前記駆動コイルに前記定格通電を行わせるためのパルスを前記スイッチング素子に出力するように制御するようにしてもよい。

また、前記構成において、前記タイマー回路は、少なくともコンデンサを有し、前記駆動指令信号の印加開始時点から充電を行う充電回路と、前記充電回路での充電電圧が前記第１期間に前記充電回路に充電される規定電圧に達するまで、前記制御回路に対して、前記発振回路での発振動作を停止させるための信号を与える第１比較回路とを有するようにしてもよい。

前記タイマー回路は、放電用ダイオードを有し、前記コンデンサに蓄積された電荷を、前記駆動指令信号の印加終了時点に、前記放電用ダイオードを通じて放電させる（リセット動作）ようにしてもよい。例えば仕様によっては、第１期間を長く設定する場合があり、コンデンサの容量を大きくとる必要が出てくる。このような場合、コンデンサの自然放電に任せていると、コンデンサが完全に放電するまでに時間がかかり、そのため、駆動指令信号の印加終了時点から次の駆動指令信号の印加開始時点までに長い時間を設定する必要があり、電磁弁に対する駆動が律速されるおそれがある。

しかし、上述のように、放電用ダイオードを設けることで、前記コンデンサに蓄積されていた電荷が短時間に放電されるため、コンデンサの容量を大きくしても速いリセット動作を実現できる。

また、前記構成において、前記第１比較回路は、入力端子にダイオードが接続され、前記コンデンサに蓄積された電荷を、前記駆動指令信号の印加終了時点に、前記第１比較回路内の前記ダイオードを通じて放電させる（リセット動作）ようにしてもよい。この場合、前記コンデンサに蓄積されていた電荷が短時間に放電されるため、コンデンサの容量を大きくしても速いリセット動作を実現できる。しかも、第１比較回路内のダイオードを放電用ダイオードとして兼用するため、回路構成を簡単にすることができ、コストの低廉化を図ることができる。

また、前記構成において、前記発振回路は、シュミットトリガ型の第２比較回路と、前記第２比較回路の入力端子に接続されたコンデンサと、前記第２比較回路の前記入力端子と出力端子間に接続された放電用の第１抵抗と、前記第２比較回路の前記入力端子と出力端子間に接続された充電用の第２抵抗とダイオードとの直列回路とを有するようにしてもよい。

例えば第２比較回路の入力が低レベルで出力が高レベルの場合、該出力から直列回路を介してコンデンサに向けて電流が流れることによって、コンデンサが充電される。このとき、第２抵抗とコンデンサとのＣＲ時定数に従って充電され、その充電電圧が第２比較回路の入力に現れる。そして、第２比較回路の入力が第１閾値を超えた時点で第２比較回路の出力が低レベルとなる。その後、コンデンサに蓄積されていた電荷が今度は第１抵抗を介して第２比較回路の出力及び第２比較回路の低レベル電源を介して放電し、前記コンデンサでの充電電圧、すなわち、第２比較回路の入力が低下する。第２比較回路の入力が第２閾値を下回った時点で第２比較回路の出力が高レベルとなる。そして、上述した一連の動作が繰り返されて駆動コイルに対する省電力通電が行われる。

このように、コンデンサに対する充電時の時定数（第２抵抗とコンデンサとのＣＲ時定数）と放電時の時定数（第１抵抗とコンデンサとの時定数）を異ならせることができ、第２期間における前記定格通電よりも少ないデユーティ比の通電の時間を仕様に応じて自由に設定するすることができ、要求に応じた省電力通電を低コストで実現させることができる。

本発明に係る電磁弁駆動制御装置によれば、電磁弁の実装スペースの省スペース化並びに低コスト化を実現させることができる。

以下、本発明に係る電磁弁駆動制御装置の実施の形態例（以下、実施の形態に係る駆動制御装置と記す）について図１〜図３を参照しながら説明する。

まず、本実施の形態に係る駆動制御装置１０を説明する前に、該駆動制御装置１０が適用される電磁弁１２について図１を参照しながら説明する。

この電磁弁１２は、圧力流体供給ポート１４、圧力流体導出ポート１６、排気ポート１８が形成されたバルブボデイ２０を有し、バルブボデイ２０内には、固定鉄心２２と、ばね部材２４の弾発力の作用下に固定鉄心２２から離間する方向に付勢された可動子２６と、固定鉄心２２及び可動子２６を囲繞する駆動コイル２８と、駆動コイル２８の励磁作用下に前記固定鉄心２２に対して可動子２６が吸着されることにより着座部から離間する弁体３０とを備える。また、バルブボデイ２０とキャップ部材３２との間には、本実施の形態に係る駆動制御装置１０が組み込まれた基板３４が設けられる。

本実施の形態に係る駆動制御装置１０は、図２に示すように、電源端子４０と、制御入力端子４２と、タイマー回路４４と、発振回路４６と、制御回路４８とを備えている。

電源端子４０は、逆流防止のための第１ダイオード５０と、電磁弁１２（図１参照）の駆動コイル２８と、該駆動コイル２８への通電をオンオフ制御する第１トランジスタ５２（例えばｎチャネル形ＭＯＳトランジスタ）との直列回路を介して制御入力端子４２に接続されている。電源端子４０には電磁弁１２の駆動コイル２８の定格電圧、例えばＤＣ２４Ｖの電源電圧＋Ｖが印加され、制御入力端子４２には駆動指令期間Ｔｄ（図３参照）にわたって駆動指令信号Ｓａとして低電位（例えばアース電位Ｖｓｓ）が印加され、駆動指令期間Ｔｄ以外は、高電位（少なくとも第１トランジスタ５２のゲートに印加される電位と同じかそれよりも高い電位：Ｖｄｄ）が印加される。また、駆動コイル２８にはサージ吸収用の第２ダイオード５４が並列に接続してある。この第２ダイオード５４は、駆動コイル２８に蓄積されていた電磁エネルギーを第１トランジスタ５２のオフ時において放出させる。

タイマー回路４４は、充電回路５６と、第１比較回路５８とを有する。充電回路５６は、駆動指令期間Ｔｄの開始時点ｔ０（図３参照）から充電を行う回路である。第１比較回路５８は、充電回路５６での充電電圧Ｖ２が、規定電圧に達するまで、制御回路４８に対して、発振回路４６での発振動作を停止させるための信号を与える。なお、規定電圧は、第１期間Ｔ１（図３参照）に充電回路５６に充電される電圧に相当する。

具体的には、例えば図２に示すように、充電回路５６は、第１抵抗６０と第１コンデンサ６２との直列回路を有する。第１比較回路５８は、例えばシュミットトリガ型の第１コンパレータ６４を有し、該第１コンパレータ６４の入力端子に第１抵抗６０と第１コンデンサ６２との接点が接続されている。図２の例では、第１比較回路５８としてシュミットトリガ型の第１コンパレータ６４を用いた場合を示しているが、その他、１つの閾値電圧との比較を行う通常のコンパレータを用いてもよい。

制御回路４８は、図２の例では、第２トランジスタ６６（例えばｎｐｎトランジスタ）にて構成されている。そして、第２トランジスタ６６のベースがタイマー回路４４における第１コンパレータ６４の出力端子に接続され、第２トランジスタ６６のエミッタが制御入力端子４２に接続されている。

発振回路４６は、例えばシュミットトリガ型の第２コンパレータ６８と、該第２コンパレータ６８の入力端子と制御入力端子４２との間に接続された第２コンデンサ７０と、第２コンパレータ６８の入力端子と出力端子との間に接続された放電用の第２抵抗７２と、第２コンパレータ６８の入力端子と出力端子との間に接続され、第２抵抗７２と並列に接続された充電用の第３抵抗７４と第３ダイオード７６との直列回路とを有する。そして、第２コンパレータ６８の入力端子が制御回路４８における第２トランジスタ６６のコレクタに接続され、第２コンパレータ６８の出力端子が第１トランジスタ５２のゲートに接続されている。

さらに、この実施の形態に係る駆動制御装置１０は、第１ダイオード５０のカソードと第１抵抗６０との間にツェナーダイオード７８が接続されている。このツェナーダイオード７８のアノードは、タイマー回路４４における第１コンパレータ６４の＋電源端子と発振回路４６における第２コンパレータ６８の＋電源端子にそれぞれ接続され、これにより、第１コンパレータ６４の＋電源電圧、第２コンパレータ６８の＋電源電圧、並びに第１抵抗６０とツェナーダイオード７８との接点の電圧がそれぞれ定電圧Ｖｄｄに設定されるようになっている。定電圧Ｖｄｄとしては、例えば論理回路で使用される電圧（３〜５Ｖ）を用いることができる。なお、第１コンパレータ６４の−電源端子と第２コンパレータ６８の−電源端子は、それぞれ制御入力端子４２に接続されている。

また、この実施の形態に係る駆動制御装置１０は、第１抵抗６０に並列に第４ダイオード８０が接続されている。すなわち、この第４ダイオード８０のアノードが第１抵抗６０と第１コンデンサ６２との接点に接続され、カソードが第１抵抗６０とツェナーダイオード７８との接点に接続されている。

上記のように構成された本実施の形態に係る駆動制御装置１０の動作を図３の信号波形図を参照しながら説明する。

この駆動制御装置１０は、図３に示すように、予め定めた１つの駆動指令期間Ｔｄにおいて、予め定めた第１期間Ｔ１に駆動コイル２８に対して定格通電を行い、残りの第２期間Ｔ２において駆動コイル２８に対して省電力通電を行うという処理を行う。

まず、初期段階では、制御入力端子４２の電位Ｖ１は高電位（例えばＶｄｄ）、第１コンパレータ６４の出力Ｖ３も高レベル（Ｖｄｄ）、第２コンパレータ６８の出力Ｖ５も高レベル（Ｖｄｄ）であるとする。これにより、第１トランジスタ５２のゲート−ソース間電圧は０Ｖであり、第１トランジスタ５２はオフの状態を維持している。

そして、時点ｔ０において、制御入力端子４２の電位Ｖ１が低電位（例えばアース電位Ｖｓｓ）となった時点で駆動指令期間Ｔｄが開始される。この駆動指令期間Ｔｄにおける低電位の信号が駆動指令信号Ｓａである。

駆動指令期間Ｔｄの開始に伴って第１コンデンサ６２が充電を開始し、第１抵抗６０と第１コンデンサ６２のＣＲ時定数に従って充電電圧Ｖ２が徐々に上昇する。このとき、第１コンパレータ６４の出力Ｖ３並びに第２コンパレータ６８の出力Ｖ５は高レベルＶｄｄを維持しているため、特に、第１トランジスタ５２は、駆動指令期間Ｔｄが開始時点ｔ０において、ゲート−ソース間の電圧が正電圧となるため、オンとなり、駆動コイル２８は励磁することとなる。

その後、第１コンデンサ６２の充電電圧Ｖ２が第１コンパレータ６４の第１閾値電圧Ｖｔｈ１を超えた時点ｔ１で第１コンパレータ６４の出力Ｖ３が低レベルＶｄｄとなり、これによって、第２トランジスタ６６がオフとなる。

時点ｔ１において、第２コンパレータ６８の入力Ｖ４が低レベルＶｓｓ、出力Ｖ５が高レベルＶｄｄであることから、第２コンパレータ６８の出力端子から直列回路（第３抵抗及び第３ダイオード７６）を介して第２コンデンサ７０に向けて電流が流れることによって、第２コンデンサ７０が充電される。

このとき、第３抵抗７４と第２コンデンサ７０とのＣＲ時定数に従って充電され、その充電電圧が第２コンパレータ６８の入力Ｖ４に現れる。そして、第２コンパレータ６８の入力Ｖ４が第１閾値Ｖｔｈ１１を超えた時点ｔ２で第２コンパレータ６８の出力Ｖ５が低レベルＶｓｓとなる。これにより、第１トランジスタ５２のゲート−ソース間電圧が０Ｖとなり、第１トランジスタ５２はオフとなる。

時点ｔ０から時点ｔ２までの期間が第１期間Ｔ１であり、この実施の形態では、例えば第１期間Ｔ１が１０ｍｓｅｃとなるように、第１抵抗６０、第１コンデンサ６２及び第１コンパレータ６４の第１閾値電圧Ｖｔｈ１が設定されている。

すなわち、この第１期間Ｔ１では、発振回路４６での発振動作が停止され、第１コンパレータ６４の出力Ｖ３と第２コンパレータ６８の出力Ｖ５の高レベル（Ｖｄｄ）が維持される。

従って、第１期間Ｔ１においては、第１トランジスタ５２はオン状態に維持され、駆動コイル２８には定格電圧が印加されて、駆動コイル２８は定格電圧で駆動し、駆動コイル２８にはデユーティ１００％による定格通電がなされる。ここで、第１期間Ｔ１は定格電圧による駆動された駆動コイル２８によって駆動コイル２８内の可動子２６（図１参照）が移動するのに十分な時間に設定されている。これにより、可動子２６を移動させるに十分な電力が第１期間Ｔ１にわたって供給されることになり、この第１期間Ｔ１において、駆動コイル２８内部の可動子２６は固定鉄心２２に向けて移動し、該固定鉄心２２に吸着されることとなる。

第１期間Ｔ１が終了した時点ｔ２において、第２コンパレータ６８の出力Ｖ５が低レベルＶｓｓになったことにより、第２コンデンサ７０に蓄積されていた電荷が今度は第２抵抗７２を介して第２コンパレータ６８の出力端子及び第２コンパレータ６８の−電源端子を介して放電し、第２コンデンサ７０での充電電圧、すなわち、第２コンパレータ６８の入力Ｖ４が低下する。このとき、第２抵抗７２と第２コンデンサ７０とのＣＲ時定数に従って放電される。

そして、第２コンパレータ６８の入力Ｖ４が第２閾値Ｖｔｈ１２を下回った時点で第２コンパレータ６８の出力Ｖ５が高レベルＶｄｄとなり、再び第１トランジスタ５２がオンになる。

第２コンパレータ６８の出力Ｖ５が高レベルＶｄｄになったことにより、上述と同様に、第２コンデンサ７０が充電され、第２コンパレータ６８の入力Ｖ４が第１閾値Ｖｔｈ１１を超えた時点で第２コンパレータ６８の出力Ｖ５が低レベルＶｓｓとなって、再び第１トランジスタ５２はオフとなる。

このように、第１期間Ｔ１を経過した後、第１トランジスタ５２がオフしている期間Ｔｏｆｆにおいては、駆動コイル２８への通電が停止し、駆動コイル２８に蓄積された電磁エネルギーが第２ダイオード５４を通じて消費される。このオフ期間Ｔｏｆｆは、本実施の形態では、短く設定されているため（例えば６０μｓ）、可動子２６は、固定鉄心２２への吸着が維持されるか、あるいは固定鉄心２２からわずかに離間する程度とされる。

一方、第１期間Ｔ１を経過した後、第１トランジスタ５２がオンしている期間Ｔｏｎにおいては、駆動コイル２８への通電が再開し、可動子２６の固定鉄心２２への吸着が維持され、又は固定鉄心２２からわずかに離間し、あるいは離間しそうになった可動子２６が再び固定鉄心２２に吸着されることとなる。

上述した一連の動作（オフ期間Ｔｏｆｆ及びオン期間Ｔｏｎ）が、駆動指令期間Ｔｄが終了するまで繰り返されることによって、駆動コイル２８に対する省電力通電が行われる。第１期間Ｔ１の終了時点ｔ２から駆動指令期間Ｔｄが終了する時点ｔ３までの期間が第２期間Ｔ２であり、この第２期間Ｔ２において省電力通電が行われる。なお、この第２期間Ｔ２は、制御対象（流体機器）の駆動時間に応じて任意に設定することができる。

そして、制御入力端子４２の電位Ｖ１が高電位Ｖｄｄになった時点で、駆動指令期間Ｔｄが終了することになるが、このとき、駆動指令期間Ｔｄにおいて第１コンデンサ６２に蓄積されていた電荷が第４ダイオード８０、第１コンパレータ６４の＋電源端子及び−電源端子を通じて放電することとなる（リセット動作）。その後、第１コンデンサ６２の両端電圧Ｖ２（充電電圧）が第１コンパレータ６４の第２閾値電圧Ｖｔｈ２を下回った時点ｔ４で再び第１コンパレータ６４の出力Ｖ３が高レベルＶｄｄとなり、初期状態に戻ることとなる。

このように、本実施の形態に係る駆動制御装置１０においては、第１期間Ｔ１を設定するタイマー回路４４と、第２期間Ｔ２において駆動コイル２８に省電力通電を行うための発振回路４６と、タイマー回路４４からの出力に基づいて第１期間Ｔ１にわたり発振回路４６での発振動作を停止して、駆動コイル２８に定格通電を行わせる制御回路４８とを有するようにしたので、タイマー回路４４、発振回路４６及び制御回路４８を、安価なゲートＩＣやトランジスタにて構成することができ、電磁弁１２の実装スペースの省スペース化並びに低コスト化を実現させることができる。

特に、この実施の形態では、タイマー回路４４に放電用ダイオード（第４ダイオード８０）を接続するようにしたので、駆動指令期間Ｔｄにわたって第１コンデンサ６２に蓄積された電荷を、駆動指令期間Ｔｄの終了時点ｔ３に、放電用ダイオード８０を通じて放電させる（リセット動作）ことができる。

例えば仕様によっては、第１期間Ｔ１を長く設定する場合があり、第１コンデンサ６２の容量を大きくとる必要が出てくる。このような場合、第１コンデンサ６２の自然放電に任せていると、第１コンデンサ６２が完全に放電するまでに時間がかかり、そのため、駆動指令期間Ｔｄの終了時点ｔ２から次の駆動指令期間Ｔｄの開始時点ｔ０までに長い時間を設定する必要があり、電磁弁１２に対する駆動が律速されるおそれがある。

しかし、上述のように、放電用ダイオード８０を設けることで、第１コンデンサ６２に蓄積されていた電荷が短時間に放電されるため、第１コンデンサ６２の容量を大きくしても速いリセット動作を実現できる。

上述の例では、第１コンデンサ６２の放電用に第１抵抗６０に並列に第４ダイオード８０を接続したが、その他、第１コンパレータ６４内において、該第１コンパレータ６４の入力端子に接続されたダイオードを通じて放電させるようにしてもよい。

この場合、第１コンパレータ６４内のダイオードを放電用ダイオードとして兼用することができるため、回路構成を簡単にすることができ、コストの低廉化を図ることができる。

なお、本発明に係る電磁弁駆動制御装置は、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。

本実施の形態に係る駆動制御装置が組み込まれた電磁弁の縦断面構造図である。本実施の形態に係る駆動制御装置の構成を示す回路図である。本実施の形態に係る駆動制御装置の処理動作を示す信号波形図である。

符号の説明

１０…駆動制御装置１２…電磁弁
２８…駆動コイル４４…タイマー回路
４６…発振回路４８…制御回路
５２…第１トランジスタ５６…充電回路
５８…第１比較回路６０…第１抵抗
６２…第１コンデンサ６４…第１コンパレータ
６６…第２トランジスタ６８…第２コンパレータ
７０…第２コンデンサ７２…第２抵抗
７４…第３抵抗７６…第３ダイオード
８０…第４ダイオード

Claims

電磁弁に対する駆動指令信号の印加開始時点から第１期間にわたって、前記電磁弁の駆動コイルに、該駆動コイル内の可動子を移動させるのに十分な定格電圧に基づく定格通電を行い、前記第１期間の経過後の第２期間にわたって、前記駆動コイルに、前記定格通電よりも少ないデユーティ比の通電を繰り返して行う省電力通電とを行って前記電磁弁を駆動する電磁弁駆動制御装置であって、
前記第１期間を設定するタイマー回路と、
前記第２期間において前記駆動コイルに前記省電力通電を行うための発振回路と、
前記タイマー回路からの出力に基づいて前記第１期間にわたり前記発振回路での発振動作を停止して、前記駆動コイルに前記定格通電を行わせる制御回路とを有することを特徴とする電磁弁駆動制御装置。
請求項１記載の電磁弁駆動制御装置において、
前記駆動コイルを励磁するためのスイッチング素子を有し、
前記発振回路は、前記第２期間において、前記駆動コイルに前記省電力通電を行うための間欠パルスを前記スイッチング素子に出力し、
前記制御回路は、前記第１期間において、前記駆動コイルに前記定格通電を行わせるためのパルスを前記スイッチング素子に出力するように制御することを特徴とする電磁弁駆動制御装置。
請求項１又は２記載の電磁弁駆動制御装置において、
前記タイマー回路は、
少なくともコンデンサを有し、前記駆動指令信号の印加開始時点から充電を行う充電回路と、
前記充電回路での充電電圧が前記第１期間に前記充電回路に充電される規定電圧に達するまで、前記制御回路に対して、前記発振回路での発振動作を停止させるための信号を与える第１比較回路とを有することを特徴とする電磁弁駆動制御装置。
請求項３記載の電磁弁駆動制御装置において、
前記タイマー回路は、
放電用ダイオードを有し、
前記コンデンサに蓄積された電荷を、前記駆動指令信号の印加終了時点に、前記放電用ダイオードを通じて放電することを特徴とする電磁弁駆動制御装置。
請求項３記載の電磁弁駆動制御装置において、
前記第１比較回路は、入力端子にダイオードが接続され、
前記コンデンサに蓄積された電荷を、前記駆動指令信号の印加終了時点に、前記第１比較回路内の前記ダイオードを通じて放電することを特徴とする電磁弁駆動制御装置。
請求項１〜５のいずれか１項に記載の電磁弁駆動制御装置において、
前記発振回路は、
シュミットトリガ型の第２比較回路と、
前記第２比較回路の入力端子に接続されたコンデンサと、
前記第２比較回路の前記入力端子と出力端子間に接続された放電用の第１抵抗と、
前記第２比較回路の前記入力端子と出力端子間に接続された充電用の第２抵抗とダイオードとの直列回路とを有することを特徴とする電磁弁駆動制御装置。