JP2001215573A

JP2001215573A - ストロボ充電回路

Info

Publication number: JP2001215573A
Application number: JP2000020728A
Authority: JP
Inventors: Keiichi Tsuchida; 啓一土田; Yasunori Kudo; 泰則工藤; Takashi Suzuki; 崇鈴木; Koji Ikegami; 宏二池上
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 2000-01-28
Filing date: 2000-01-28
Publication date: 2001-08-10

Abstract

(57)【要約】（修正有）【課題】スイッチング素子としてバイポーラ型トランジ
スタと電界効果型トランジスタとを用いるストロボ充電
回路においても、充電効率が良く、過大電流を生じるこ
とのないストロボ充電回路を提供する。【解決手段】電界効果型トランジスタＦＥＴ１，ＦＥＴ
２およびバイポーラ型トランジスタＴｒ１をスイッチン
グ制御してメインコンデンサＣ１に充電するストロボ充
電回路において、電界効果型トランジスタＦＥＴ１とバ
イポーラ型トランジスタＴｒ１とをプッシュプル駆動す
る際に、バイポーラ型トランジスタＴｒ１をオフ操作し
た後にＦＥＴ１をオン操作する場合には、該バイポーラ
型トランジスタＴｒ４をオフ操作した後、所定時間後に
該ＦＥＴ２をオン操作するよう制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ストロボ充電回
路、詳しくは、カメラのストロボ充電回路に関する。

【０００２】

【従来の技術】従来、ストロボ発光装置を備えるカメラ
において、ストロボ発光用メインコンデンサの充電制御
回路としては種々の回路が提案されている。たとえば、
特開平８−２０３６８８号公報には、充電時間の短縮化
を目した、複数のスイッチング素子をプッシュプル駆動
させて充電を行うストロボ充電回路が開示されている。
さらにこのストロボ充電回路は、コンデンサ電圧が低い
ときにはプッシュプル充電回路をシングル動作させて充
電し、コンデンサ電圧が高くなると当該充電回路をプッ
シュプル動作させるよう制御することで、効率の良い充
電動作を実現している。

【０００３】また、本出願人も特願平１０−１９１５６
１号においてプッシュプル駆動によるストロボ充電回路
を提案している。このストロボ充電回路は、複数の（３
分割された）一次巻線を有する発振トランスと、それぞ
れの一次巻線をスイッチング駆動する複数の（３つの）
スイッチング素子と、を備え、メインコンデンサの充電
電圧に応じて動作させるスイッチング素子を選択し、適
宜プッシュプル駆動させることで、充電時間の短縮化、
消費電流の低減化、電源電圧降下の防止等の効果を得て
いる。

【０００４】この特願平１０−１９１５６１号において
提案されるストロボ充電回路は、上述した３つのスイッ
チング素子のうち、一端が電源の正極に接続された第
１、第２の一次巻線として電界効果型トランジスタ（Ｆ
ＥＴ）を用い、一端が該第１あるいは第２の一次巻線の
何れかの他端に接続され、他端が電源の負極に接続され
た第３の一次巻線としてバイポーラ型トランジスタを用
いている。そして、コンデンサ電圧によっては、ＦＥＴ
とバイポーラ型トランジスタとをプッシュプル駆動して
いる。

【０００５】

【発明が解決しようとする課題】ところで、一般にバイ
ポーラ型トランジスタをスイッチング動作させる場合、
半導体固有の特性上、ベースに印加する駆動信号に対し
て実際のコレクタ電流の立ち上がり、立ち下がり特性に
はタイムラグを生じてしまう。一方、ＦＥＴをスイッチ
ング動作させる場合、そのドレイン電流はゲートに印加
する駆動信号に対して素早く反応し、駆動信号に対する
タイムラグは無視できる範囲となる。

【０００６】このように、ＦＥＴとバイポーラ型トラン
ジスタとでは駆動信号に対する立ち上がり、立ち下がり
特性に差異が生じるため、これら異なる種のトランジス
タを用いてプッシュプル駆動する場合には問題が生じる
虞がある。すなわち、通常のプッシュプル駆動に従い、
バイポーラ型トランジスタのオフ信号と同時にＦＥＴの
オン信号を印加する場合、立ち下がりが緩やかなバイポ
ーラ型トランジスタと素早く立ち上がるＦＥＴとではオ
ン状態が重なってしまう時間が生じ、このとき、回路全
体には大きな電流が流れることになる。

【０００７】これに伴い、ＦＥＴのドレイン電流が小さ
くなってしまい、一次巻線の電流変化も小さくなってし
まう。この一次巻線の電流変化が小さくなると発振トラ
ンスに発生するエネルギーも小さくなることから、結果
として充電時間が延びるという問題が生じてしまう。

【０００８】一方、バイポーラ型トランジスタのオフ時
とＦＥＴのオン時とで、オン状態が重なってしまう時間
が生じるため、一時的に回路に過大な電流が生じ、場合
によっては電源電圧の低下を招く虞もある。

【０００９】上記特願平１０−１９１５６１号において
提案されたストロボ充電回路は、極めて有用な技術であ
るが、コンデンサ電圧によってはＦＥＴとバイポーラ型
トランジスタとをプッシュプル駆動しているため、上記
の問題点を抱えている。

【００１０】本発明はかかる事情に鑑みてなされたもの
であり、スイッチング素子としてバイポーラ型トランジ
スタと電界効果型トランジスタとを用いるストロボ充電
回路においても、充電効率が良く、過大電流を生じるこ
とのないストロボ充電回路を提供することを目的とす
る。

【００１１】

【課題を解決するための手段】上記の目的を達成するた
めに本発明の第１のストロボ充電回路は、ストロボ発光
用のコンデンサに発光エネルギを充電するストロボ充電
回路において、複数の一次巻線に入力された電圧を昇圧
して二次巻線に出力する昇圧回路と、上記昇圧回路の一
次側に接続された電源と、上記複数の一次巻線のうち、
一端が上記電源の正極に接続された第１の種の一次巻線
に流れる電流を制御する、少なくとも１つの電界効果型
トランジスタと、上記複数の一次巻線のうち、一端が上
記第１の種の一次巻線の他端に接続されるとともに他端
が上記電極の負極に接続された第２の種の一次巻線に流
れる電流を制御するバイポーラ型トランジスタと、上記
電界効果型トランジスタおよび上記バイポーラ型トラン
ジスタをスイッチング制御する制御回路と、を備え、上
記制御回路は、上記電界効果型トランジスタと上記バイ
ポーラ型トランジスタとをプッシュプル駆動する際に、
上記バイポーラ型トランジスタをオフ操作した後に上記
電界効果型トランジスタをオン操作する場合には、該バ
イポーラ型トランジスタをオフ操作した後、所定時間後
に該電界効果型トランジスタをオン操作するよう制御す
ることを特徴とする。

【００１２】上記の目的を達成するために本発明の第２
のストロボ充電回路は、上記第１のストロボ充電回路に
おいて、上記複数の一次巻線は、一端が上記電源の正極
に接続された第１、第２の一次巻線と、一端が該第１あ
るいは第２の一次巻線の何れかの他端に接続され、他端
が上記電源の負極に接続された第３の一次巻線と、を有
することを特徴とする。

【００１３】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。

【００１４】図１は、本発明の第１の実施形態であるス
トロボ充電回路の構成を示した電気回路図である。

【００１５】図１に示すように、本実施形態のストロボ
充電回路は、当該ストロボ充電回路を有するカメラ全体
の各回路への電源である電源Ｅと、この電源Ｅの電源電
圧を昇圧してメインコンデンサＣ１に電荷を蓄えるため
の、互いに異なる巻き数の第有する発振トランスＴ１
と、上記第１、第２の一次巻線Ｐ１、Ｐ２にそれぞれ接
続１の一次巻線Ｐ１、第２の一次巻線Ｐ２、第３の一次
巻線Ｐ３と二次巻線Ｓとをされた第１、第２のスイッチ
ング素子（電界効果型トランジスタ）ＦＥＴ１，ＦＥＴ
２と、上記第３の一次巻線Ｐ３に接続された第３のスイ
ッチング素子（バイポーラ型トランジスタ）Ｔｒ１と、
上記発振トランジスタＴ１の二次巻線Ｓに接続されるブ
リッジダイオードＢＤｉと、上記ブリッジダイオードＢ
Ｄｉの出力端子に並列に接続される分割抵抗Ｒ１，Ｒ２
からなる直列接続回路と、上記発振トランスＴ１によっ
て昇圧された電荷を蓄えるメインコンデンサＣ１と、上
記メインコンデンサＣ１の蓄積電荷の逆流を防止する逆
流防止ダイオードＤｉと、被写体に光を照射するキセノ
ン管Ｘｅと、上記キセノン管Ｘｅの発光量を制御するス
イッチング素子ＩＧＢＴと、上記キセノン管Ｘｅにトリ
ガ信号を供給するためのトリガコンデンサＣ２、トリガ
コイルＴ２、抵抗Ｒ３とを有するトリガ回路と、当該ス
トロボ充電回路の各種制御を行う制御回路（ＣＰＵ）１
と、で主要部が構成されている。

【００１６】発振トランスＴ１における上記２つの一次
巻線Ｐ１、Ｐ２、Ｐ３の巻き数比は、Ｐ２＜Ｐ１＜Ｐ３
のように設定されている。

【００１７】第１の一次巻線Ｐ１と第２の一次巻線Ｐ２
の中点には電源Ｅの正極側が接続されるとともに、ＣＰ
Ｕ１の電源制御端子Ｅに接続され、ＣＰＵ１の制御下に
電池電圧が印加されるようになっている。

【００１８】また、電源Ｅが接続される第２の一次巻線
Ｐ２の他端には第３の一次巻線Ｐ３が接続される。すな
わち、第２の一次巻線Ｐ２を初段とすると、第３の一次
巻線Ｐ３はこの第２の一次巻線Ｐ２の２段目として接続
される。

【００１９】上記第１の一次巻線Ｐ１、第２の一次巻線
Ｐ２の他端側とグランド間には、それぞれ第１のスイッ
チング素子ＦＥＴ１、第２のスイッチング素子ＦＥＴ２
が接続される。

【００２０】また、第２の一次巻線Ｐ２に接続される第
３の一次巻線Ｐ３の他端側とグランド間には、第３のス
イッチング素子Ｔｒ１が接続される。

【００２１】上記第１のスイッチング素子ＦＥＴ１、第
２のスイッチング素子ＦＥＴ２のゲート端子はそれぞれ
ＣＰＵ１のＣＨＧ１端子、ＣＨＧ２端子に、また、第３
のスイッチング素子Ｔｒ１のベース端子はＣＰＵ１のＣ
ＨＧ３端子に接続される。

【００２２】これらスイッチング素子はＣＰＵ１の制御
下にオン、オフ制御され、第１のスイッチング素子ＦＥ
Ｔ１、第２のスイッチング素子ＦＥＴ２のオン、オフに
よりそれぞれ第１の一次巻線Ｐ１、第２の一次巻線Ｐ２
に流れる電流が制御され、また、第３のスイッチング素
子Ｔｒ１のオン、オフにより第２の一次巻線Ｐ２および
第３の一次巻線Ｐ３に流れる電流が制御されるようにな
っている。

【００２３】上記分割抵抗Ｒ１、Ｒ２の中点はＣＰＵ１
のＶＳＴ端子に接続され、ＣＰＵ１は該ＶＳＴ端子の入
力電圧によりメインコンデンサＣ１の充電電圧を測定す
る。なお、本実施形態のストロボ充電回路では、メイン
コンデンサＣ１の充電中、抵抗Ｒ２に発生する電圧をＣ
ＰＵ１内に設けた図示しないＡ／Ｄ回路においてモニタ
している抵抗Ｒ１と抵抗Ｒ２の値はあらかじめ調整され
ており、抵抗Ｒ２に加わる電圧の抵抗比（Ｒ１＋Ｒ２／
Ｒ２）倍の電圧がメインコンデンサＣ１に印可されるよ
うになっている。これにより、ＣＰＵ１は、メインコン
デンサＣ１の電圧を知ることができる。

【００２４】また、ダイオードＤｉはメインコンデンサ
Ｃ１に蓄えられた電荷が抵抗Ｒ１，Ｒ２の直列回路を通
して放出されるのを防止するために設けられている。

【００２５】上記スイッチング素子ＩＧＢＴのゲート端
子はＣＰＵ１のＳＴＯＮ端子に接続され、キセノン管Ｘ
ｅはＣＰＵ１の制御下にその発光量が制御されるように
なっている。

【００２６】つぎに、このような構成をなす本実施形態
のストロボ充電回路の充電作用を図２に示すタイミング
チャート、図３に示す線図を参照して説明する。

【００２７】図２は、本実施形態のストロボ充電回路に
おけるＣＰＵ１のＣＨＧ１端子、ＣＨＧ２端子およびＣ
ＨＧ３端子の出力信号を示したタイミングチャートであ
り、図３は、本実施形態のストロボ充電回路におけるメ
インコンデンサＣ１の充電特性を示した線図である。

【００２８】図３中、コンデンサ電圧Ｖａは第１の既定
電圧、電圧Ｖｂは第２の既定電圧、電圧Ｖｃは充電完了
電圧をそれぞれ示し、図２、図３中、区間Ａは充電開始
から第１の既定電圧に達するまでの間であって第３のス
イッチング素子Ｔｒ１のみによるシングル動作区間、区
間Ｂは第１の既定電圧に達した後、第２の既定電圧に達
するまでの間であって第１のスイッチング素子ＦＥＴ１
および第３のスイッチング素子Ｔｒ１によるプッシュプ
ル動作区間、区間Ｃは、第２の既定電圧に達した後、充
電完了電圧に達するまでの第１のスイッチング素子ＦＥ
Ｔ１および第２のスイッチング素子ＦＥＴ２によるプッ
シュプル動作区間をそれぞれ示す。

【００２９】いま、初期状態としてメインコンデンサＣ
１の充電電圧が０［Ｖ］であるとする。本実施形態のス
トロボ充電回路はこの初期状態より、まず、ＣＰＵ１の
ＣＨＧ３端子よりオン、オフ信号を交互に出力、すなわ
ちデューティ駆動により第３のスイッチング素子Ｔｒ１
を駆動し、発振トランスＴ１を作用せしめる（図２、図
３の区間Ａ参照）。

【００３０】ここで、ＣＨＧ３端子よりオン信号が出力
されたときの発振トランスＴ１の状態およびメインコン
デンサＣ１への充電作用について簡単に説明する。

【００３１】ＣＰＵ１のＣＨＧ３端子よりオン信号が出
力されると、第３のスイッチング素子Ｔｒ１がオンして
発振トランスＴ１の第２の一次巻線Ｐ２および第３の一
次巻線Ｐ３に電流が流れる。この第２の一次巻線Ｐ２、
第３の一次巻線Ｐ３に電流が流れると電流変化（ｄｉ／
ｄｔ）に応じた起電力が発振トランスＴ１に発生する。
そして、発生した起電力が二次巻線Ｓに伝達される。

【００３２】上記発振トランスＴ１に起電力が生じる
と、ブリッジダイオードＢＤｉを通して発振トランスＴ
１の巻比倍に昇圧された電流がメインコンデンサＣ１に
流れ、電荷が蓄えられる。このとき発振トランスＴ１で
は、Ｉ１＝Ｎ＊Ｉ２（Ｎはトランス巻線比）より、１次電流と２次電流が相似形となる。

【００３３】しかし、発生した起電力をすべて放出する
と２次電流は無くなるが１次側は抵抗体として電流が流
れ続ける。すなわち、上式Ｉ１＝Ｎ＊Ｉ２の関係が成
り立たなくなる。

【００３４】本実施形態のストロボ充電回路はかかる点
に考慮し、２次電流が零になる前に強制的に１次電流を
遮断するように設定している。すなわち、ＣＨＧ３端子
よりオン信号を出力して２次電流が零になる前の時間を
予めＣＰＵ１内にあるＥＥＰＲＯＭ等の記憶回路に記憶
し、当該時間に達するとＣＨＧ３端子よりオフ信号を出
力するようになっている。

【００３５】そして、巻線の電流が止まると、第２の一
次巻線Ｐ２と第３の一次巻線Ｐ３の逆の電流変化（−ｄ
ｉ／ｄｔ）に応じた逆起電力が発振トランスＴ１に発生
し、発生した逆起電力が二次巻線Ｓに伝達される。上述
したように、発振トランスＴ１の２次側はダイオードの
ブリッジ接続のため、逆方向の電流もメインコンデンサ
Ｃ１に流れ、電荷を蓄えることができる。

【００３６】この後、ＣＨＧ３端子から、オン信号と同
じ時間のオフ信号を出力して初期状態に戻る。

【００３７】なお、本実施形態のストロボ充電回路で
は、ＣＨＧ３端子からのオン時間の設定同様、２次電流
が零になる前の時間をあらかじめＣＰＵ１内にあるＥＥ
ＰＲＯＭ等の記憶装置にて記憶し、初期状態へ戻る。

【００３８】なお、以上説明した充電方法は、ＣＰＵ１
のＣＨＧ３端子からのみオン、オフ信号を出力、すなわ
ち、第３のスイッチング素子Ｔｒ１のみをデューティ駆
動しており、本明細書では当該動作をプッシュプル充電
回路のシングル動作と呼ぶこととする。

【００３９】このように、本実施形態のストロボ充電回
路は、充電開始直後は、まずＣＨＧ３端子からのみオ
ン、オフ信号を繰り返して出力して第３のスイッチング
素子Ｔｒ１のみを駆動する（シングル動作）ことでメイ
ンコンデンサＣ１に充電を行う（図２，図３に示す区間
Ａ）。

【００４０】この区間Ａにおいて、充電における消費電
流Ｉ１ｔ［Ａ・Ｓ］は、Ｉ１ｔ＝ＮＩ２ｔ＝ＮＣＶで表すことができる。なお、ここで、Ｉ１ｔ：発振トランスＴ１のトランス１次電流量Ｉ２ｔ：発振トランスＴ１のトランス２次電流量Ｎ：トランス巻線比Ｃ：メインコンデンサＣ１の容量Ｖ：充電電圧すなわち、巻線比の小さなトランスを用いて充電させた
方が巻線比の大きなトランスで充電させるより、電源Ｅ
から取り出す電流量（電荷量）が少ないことがわかる。

【００４１】また、区間Ａにおける充電動作において発
振トランスＴ１の巻数比は、一次巻線が第２の一次巻線
Ｐ２＋第３の一次巻線Ｐ３、二次巻線がＳであることよ
り、Ｎ（Ａ区間）＝Ｓ／（Ｐ２＋Ｐ３）となる。

【００４２】ただし、Ｖ１Ｎ＝Ｖ２より昇圧できる電圧値は低い。

【００４３】本実施形態のストロボ充電回路において
は、第２の一次巻線Ｐ２＋第３の一次巻線Ｐ３の巻数
は、第１の一次巻線Ｐ１より多いので、巻線比は小さ
い。したがって、より低消費電流で充電を行い得ること
ができる。

【００４４】ところで、メインコンデンサＣ１の充電電
圧が低いと発振トランスＴ１の１次側に流れる電流は多
く、電圧が上昇するに従って同電流が下がってくる。こ
こで、１次電流が多いと電源電圧の低下が大きくＣＰＵ
１の駆動電圧を下回り、カメラシステムに悪影響を及ぼ
す虞れがある。

【００４５】本実施形態のストロボ充電回路はかかる点
を考慮し、充電開始直後は上述した如きシングル制御を
行うことで１次電流をオフする期間を設け、総合的に電
源電圧の低下を緩和し、安定した電圧を確保するように
している。また、上述したように第２の一次巻線Ｐ２＋
第３の一次巻線Ｐ３の巻数が多いため、一次巻線の直流
抵抗も大きくなり、電源から流れる電流も少なくなる。
したがって、電圧降下も少なくなっている。

【００４６】さらに、ＣＨＧ３端子の出力がオフしてい
る期間に流れている２次巻線は逆起電力によって充電を
行っているので効率の良い充電となる。

【００４７】図２、図３に戻って、上述した第１のスイ
ッチング素子ＦＥＴ１のみのシングル動作による充電に
おいて、ＣＰＵ１は、ＶＳＴ端子に入力する値よりメイ
ンコンデンサＣ１の電圧が所定の第１の既定電圧値Ｖａ
［Ｖ］に達したと判断すると、当該シングル制御による
充電を一旦、終了し、第１のスイッチング素子ＦＥＴ１
と第３のスイッチング素子Ｔｒ１とを交互にオン、オフ
させて充電を行うプッシュプル制御に移行する（図２、
図３における区間Ｂ）。

【００４８】この区間Ｂにおけるプッシュプル制御で
は、ＣＰＵ１は、ＣＨＧ１端子とＣＨＧ３端子より、交
互にオン、オフ信号を出力し、第１のスイッチング素子
ＦＥＴ１と第３のスイッチング素子Ｔｒ１とを、いわゆ
るプッシュプル駆動させる。以下、本実施形態における
プッシュプル駆動について、図２、図３に図４を加えて
具体的に述べる。

【００４９】図４は、本実施形態のストロボ充電回路に
おいて、区間ＢにおけるＣＰＵ１のＣＨＧ１端子、ＣＨ
Ｇ３端子の出力信号および第１のスイッチング素子ＦＥ
Ｔ１、第３のスイッチング素子Ｔｒ１の出力電流波形を
示したタイミングチャートである。

【００５０】ＣＰＵ１は、まず、ＣＨＧ３端子よりオン
信号を出力して第３のスイッチング素子Ｔｒ１をオンせ
しめる。これにより第２の一次巻線Ｐ２および第３の一
次巻線Ｐ３に電流が流れる。そして、ＣＰＵ１内の記憶
回路に記憶された所定時間に達したところで該ＣＨＧ３
端子よりオフ信号を出力して、この後、若干のディレイ
の後、ＣＨＧ１端子よりオン信号を出力する。

【００５１】ところで、ＣＨＧ３端子よりオン信号が出
力されると第３のスイッチング素子Ｔｒ１に電流がなが
れ充電が行われる。そして、ＣＨＧ３端子よりオフ信号
が出力されると第３のスイッチング素子Ｔｒ１はオフ状
態に移行する。一般にトランジスタのオフ特性は悪く、
ＣＨＧ３端子よりオフ信号を出力して数μｓ経たないと
トランジスタはオフしない。

【００５２】本実施形態のストロボ充電回路は、かかる
事情を考慮して、第３のスイッチング素子Ｔｒ１が完全
にオフした後にＣＨＧ１端子よりオン信号を出力するよ
うに設定する。

【００５３】このように、ＣＨＧ３出力オフの後、所定
時間ディレイさせてＣＨＧ１端子よりオン信号を出力す
る。これにより、第１のスイッチング素子ＦＥＴ１がオ
ンして第１の一次巻線Ｐ１に電流が流れ、上述した逆起
電力による充電と同じ状態となって充電が行われる。

【００５４】なお、上記とは逆に、第１のスイッチング
素子ＦＥＴ１がオフの後、第３のスイッチング素子Ｔｒ
１をオンさせる場合は、一般にＦＥＴの電流は瞬時に停
止する特性を有するため、本実施形態では、ＣＨＧ１端
子よりオフ信号を出力すると同時にＣＨＧ３端子よりオ
ン信号を出力させて第３のスイッチング素子Ｔｒ１をオ
ンさせる。

【００５５】また、ＣＨＧ１端子とＣＨＧ３端子からの
各オン信号の出力時間は各々設定され、あらかじめＣＰ
Ｕ１内にあるＥＥＰＲＯＭ等の記憶回路に記憶してあ
る。

【００５６】以上説明した第１のスイッチング素子ＦＥ
Ｔ１と第３のスイッチング素子Ｔｒ１のプッシュプル駆
動は、メインコンデンサＣ１の充電電圧が第２の既定電
圧値Ｖｂに達した段階で終了する。

【００５７】また、上述したように、プッシュプル動作
では各１次巻線Ｐ１，Ｐ２＋Ｐ３を交互にオンさせて充
電を行っているので充電時間を短縮することができる。

【００５８】ここで、区間Ｂ（第１のプッシュプル動作
区間）における充電動作において、発振トランスＴ１の
巻数比は、Ｎ（Ｂ区間）＝（（Ｓ／（Ｐ２＋Ｐ３））＋（Ｓ／Ｐ
１））／２となり、区間Ａより大きくなる。

【００５９】上述した第１のスイッチング素子ＦＥＴ
１、第３のスイッチング素子Ｔｒ１によるプッシュプル
動作による充電において、ＣＰＵ１は、ＶＳＴ端子に入
力する値よりメインコンデンサＣ１の電圧が所定の第２
の既定電圧値Ｖｂ［Ｖ］に達したと判断すると、当該プ
ッシュプル制御による充電を一旦、終了し、第１のスイ
ッチング素子ＦＥＴ１と第２のスイッチング素子ＦＥＴ
２とをプッシュプル動作させて充電を行う新たなプッシ
ュプル制御に移行する（図２、図３における区間Ｃ）。

【００６０】この区間Ｃにおけるプッシュプル制御で
は、ＣＰＵ１は、ＣＨＧ１端子とＣＨＧ２端子よりオ
ン、オフ信号を交互に出力し、第１のスイッチング素子
ＦＥＴ１と第２のスイッチング素子ＦＥＴ２とをプッシ
ュプル駆動する。このプッシュプル制御による充電は第
２の既定電圧Ｖｂ［Ｖ］から充電完了電圧Ｖｃ［Ｖ］ま
で行う（図２，図３における区間Ｃ）。

【００６１】ここで、区間Ｃ（第２のプッシュプル動作
区間）における充電動作において、発振トランスＴ１の
巻数比は、Ｎ（Ｃ区間）＝（（Ｓ／Ｐ２）＋（Ｓ／Ｐ１））／２となり、区間Ａ、区間Ｂより大きくなる。

【００６２】以上説明したように本実施形態のストロボ
充電回路は、充電中に発振トランスＴ１の巻線比を大き
くするように制御することで、メインコンデンサの充電
電圧に応じた巻数比での充電動作を実現する。

【００６３】ここで、本実施形態のストロボ充電回路に
おける、各充電区間（区間Ａ、Ｂ、Ｃ）に対するＣＰＵ
１の各制御端子（ＣＨＧ１端子、ＣＨＧ２端子、ＣＨＧ
３端子）のオン信号の出力時間（１パルス毎）を表１に
示す。

【００６４】

【表１】この表１に示すように、本実施形態のストロボ充電回路
では。各充電区間に応じて、すなわちメインコンデンサ
Ｃ１の充電電圧に応じて各制御端子のオン信号の出力時
間を変化させている。これにより、効率良く充電を実施
することができる。

【００６５】次に、本実施形態のストロボ充電回路にお
ける発光部の動作について簡単に説明する。ところで、
メインコンデンサＣ１の充電が完了するとトリガコンデ
ンサＣ２の電圧は抵抗Ｒ１、Ｒ２を通して放電されるこ
ととなる。したがって、発光が必要なときは再度、該ト
リガコンデンサＣ２に充電をしてから発光信号を出力し
なければならない。

【００６６】本実施形態のストロボ充電回路は、かかる
点を考慮して、まずＣＰＵ１のＣＨＧ１端子よりオン、
オフ信号を出力して充電回路をシングル制御させトリガ
コンデンサＣ２に充電を行う。なお、発光前の充電をプ
リ充電と呼ぶ。

【００６７】ところで、一般に、トリガコンデンサＣ２
の容量はメインコンデンサＣ１に比べ非常に小さい。し
たがって、トリガコンデンサＣ２の充電時間は、極めて
短時間で良い。

【００６８】上記プリ充電が終了すると、ＣＰＵ１は、
ＳＴＯＮ端子よりオン信号を出力する。これにより抵抗
Ｒ３を介してトリガコンデンサＣ２に蓄えられた電荷が
トリガコンデンサＣ２→ＩＧＢＴ→トリガコイルＴ２の
一次巻線の順に流れる。

【００６９】トリガコイルＴ２の一次側に電流が流れる
と二次側にエネルギが伝達され、キセノン管Ｘｅの表面
に高電圧が印可される。そして、キセノン管Ｘｅにトリ
ガ電圧が印可されるとキセノン管Ｘｅの抵抗値が低下
し、メインコンデンサＣ１に蓄えられた電荷が放出さ
れ、キセノン管Ｘｅが発光する。

【００７０】ＣＰＵ１は、ＳＴＯＮ端子のオン時間が当
該ＣＰＵ１内の計時回路により所定時間に達するとＳＴ
ＯＮ端子よりオフ信号を出力し、ＩＧＢＴをオフさせて
発光を停止させる。

【００７１】以上説明したように、本実施形態のストロ
ボ充電回路によると、電界効果型トランジスタ（ＦＥ
Ｔ）とバイポーラ型トランジスタとをスイッチング素子
として共に採用し、これら異種のスイッチング素子によ
るプッシュプル駆動を行うストロボ充電回路において、
バイポーラ型トランジスタ（第３のスイッチング素子Ｔ
ｒ１）のオフ後にＦＥＴ（第１のスイッチング素子ＦＥ
Ｔ１）をオンする場合のみディレイ時間を設けて作用さ
せることで、無駄な消費電流を省き効率の良い充電動作
を行うことができる。

【００７２】また、過大な電流を生じることもなく、無
用な電源電圧の低下を招くこともない。

【００７３】また、複数の一次巻線を有する発振トラン
スを採用するストロボ充電回路において、各一次巻線毎
にオン時間を調整可能とし、このオン時間をメインコン
デンサの充電電圧に応じて的確に設定するようにしたの
で、短時間に効率よく充電を行うことが可能となる。

【００７４】次に、本発明の第２の実施形態のストロボ
充電回路について説明する。上記第１の実施形態のスト
ロボ充電回路では、複数の一次巻線のうち駆動する一次
巻線の巻数に応じて設定するオン時間を、メインコンデ
ンサＣ１の充電電圧に応じて（具体的には充電区間に応
じて）設定したが、本第２の実施形態のストロボ充電回
路は、電源Ｅの電圧に応じて、一次巻線毎のオン時間を
設定すること特徴とする。

【００７５】すなわち、本第２の実施形態のストロボ充
電回路は、その構成は図１に示す限りにおいては上記第
１の実施形態のストロボ充電回路と同様な構成をなし、
充電区間（第１の実施形態においては区間Ａ、区間Ｂ、
区間Ｃ）を切り換える既定電圧値を、電源Ｅの電源電圧
に応じた電圧値にしたことのみを違え、その他の構成、
作用は第１の実施形態と同様である。したがって、重複
を避けるため、第１の実施形態と同様な部分の説明は、
ここでは省略する。

【００７６】当該ストロボ充電回路においては、ＣＰＵ
１の電源電圧監視端子Ｅで電源Ｅの電源電圧を常時検出
するようになっている。さらに、電源電圧に応じて、上
記第１の実施形態における充電区間Ａ、Ｂ、Ｃの如き複
数の区間を設けている。また区間毎に、第１の実施形態
と同様に、各スイッチング素子のオン時間を設定してい
る。

【００７７】このように、本第２の実施形態において
も、上記第１の実施形態のストロボ充電回路と同様に、
複数の一次巻線を有する発振トランスを採用するストロ
ボ充電回路において、各一次巻線毎にオン時間を調整可
能とし、このオン時間を電源電圧に応じて的確に設定す
るようにしたので、短時間に効率よく充電を行うことが
可能となる。

【００７８】

【発明の効果】以上説明したように本発明によれば、ス
イッチング素子としてバイポーラ型トランジスタと電界
効果型トランジスタとを用いるストロボ充電回路におい
ても、充電効率が良く、過大電流を生じることのないス
トロボ充電回路を提供することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態であるストロボ充電回
路の構成を示した電気回路図である。

【図２】上記実施形態のストロボ充電回路におけるＣＰ
Ｕ１のＣＨＧ１端子、ＣＨＧ２端子およびＣＨＧ３端子
の出力信号を示したタイミングチャートである。

【図３】上記実施形態のストロボ充電回路におけるメイ
ンコンデンサＣ１の充電特性を示した線図である。

【図４】上記実施形態のストロボ充電回路において、区
間ＢにおけるＣＰＵ１のＣＨＧ１端子、ＣＨＧ３端子の
出力信号および第１のスイッチング素子ＦＥＴ１、第３
のスイッチング素子Ｔｒ１の出力電流波形を示したタイ
ミングチャートである。

【符号の説明】

１…ＣＰＵ１Ｅ…電源Ｔ１…発振トランスＰ１…第１の一次巻線Ｐ２…第２の一次巻線Ｐ３…第３の一次巻線Ｓ…二次巻線ＦＥＴ１…第１のスイッチング素子ＦＥＴ２…第２のスイッチング素子Ｔｒ１…第３のスイッチング素子Ｃ１…メインコンデンサＸｅ…キセノン管

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０２Ｍ 3/325 Ｈ０２Ｍ 3/325 Ｂ 3/335 3/335 ＦＨ０５Ｂ 41/32 Ｈ０５Ｂ 41/32 Ｋ (72)発明者鈴木崇東京都渋谷区幡ヶ谷２丁目43番２号オリンパス光学工業株式会社内 (72)発明者池上宏二東京都渋谷区初台１丁目34番14号オリンパスシステムズ株式会社内Ｆターム(参考） 2H053 BA01 BA08 3K098 AA17 5G003 AA04 BA01 CA12 CC02 DA16 GA01 GB04 GC04 GC05 5G065 BA07 DA07 EA02 GA02 HA03 HA04 JA01 LA01 MA07 NA05 NA06 NA09 5H730 AA02 AA14 AA20 AS04 AS18 BB23 BB25 BB30 BB57 BB88 BB98 DD02 DD04 DD26 DD32 EE04 FD01 FG01 FG22

Claims

【特許請求の範囲】

【請求項１】ストロボ発光用のコンデンサに発光エネ
ルギを充電するストロボ充電回路において、複数の一次巻線に入力された電圧を昇圧して二次巻線に
出力する昇圧回路と、上記昇圧回路の一次側に接続され
た電源と、上記複数の一次巻線のうち、一端が上記電源の正極に接
続された第１の種の一次巻線に流れる電流を制御する、
少なくとも１つの電界効果型トランジスタと、上記複数の一次巻線のうち、一端が上記第１の種の一次
巻線の他端に接続されるとともに他端が上記電極の負極
に接続された第２の種の一次巻線に流れる電流を制御す
るバイポーラ型トランジスタと、上記電界効果型トランジスタおよび上記バイポーラ型ト
ランジスタをスイッチング制御する制御回路と、を備え、上記制御回路は、上記電界効果型トランジスタと上記バ
イポーラ型トランジスタとをプッシュプル駆動する際
に、上記バイポーラ型トランジスタをオフ操作した後に
上記電界効果型トランジスタをオン操作する場合には、
該バイポーラ型トランジスタをオフ操作した後、所定時
間後に該電界効果型トランジスタをオン操作するよう制
御することを特徴とするストロボ充電回路。
【請求項２】上記複数の一次巻線は、一端が上記電源
の正極に接続された第１、第２の一次巻線と、一端が該
第１あるいは第２の一次巻線の何れかの他端に接続さ
れ、他端が上記電源の負極に接続された第３の一次巻線
と、を有することを特徴とする請求項１に記載のストロ
ボ充電回路。