JPH10304655A

JPH10304655A - スイッチングレギュレータ

Info

Publication number: JPH10304655A
Application number: JP10364097A
Authority: JP
Inventors: Masayoshi Sasaki; 真義笹木; Hironori Katou; 博儀加藤; Masao Hatami; 正雄播田実
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1997-04-21
Filing date: 1997-04-21
Publication date: 1998-11-13

Abstract

(57)【要約】【課題】出力電流が大きくても損失が増加するような
ことがなく、非常に効率の高いスイッチングレギュレー
タを提供する。【解決手段】入力電圧をパルス電圧とするスイッチン
グトランジスタＳＷ１のスイッチングのタイミングと、
平滑回路側のスイッチングトランジスタＳＷ２のスイッ
チングのタイミングとが異なるようにする。そして、こ
れらのスイッチングトランジスタＳＷ１，ＳＷ２のスイ
ッチング動作時の立ち上がり時間や立ち下がり時間に関
わらず、それらのスイッチングトランジスタＳＷ１，Ｓ
Ｗ２が同時に導通状態とならないようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、定電圧を供給する
電源装置等に好適なスイッチングレギュレータに関し、
詳しくは、スイッチングのタイミングを制御することに
より、高効率化を図ったスイッチングレギュレータに関
する。

【０００２】

【従来の技術】スイッチングレギュレータの一例を図５
に示す。このスイッチングレギュレータ１００は、入力
電圧Ｖｉよりも出力電圧Ｖｏが低い、いわゆるステップ
ダウン型のＤＣ−ＤＣコンバータであり、導通状態と非
導通状態を切り換えることにより入力電圧をパルス電圧
とするスイッチ１０１と、パルス電圧を平滑して出力す
る平滑回路とを備えている。ここで、スイッチ１０１
は、トランジスタからなり、制御回路１０２からベース
に印加される電圧によって、導通状態と非導通状態との
制御がなされる。

【０００３】このスイッチングレギュレータ１００で
は、スイッチ１０１が導通状態とされている期間は、チ
ョークコイル１０３を通じて電流Ｉｃが流れ、コンデン
サ１０４が充電されるとともに、出力電圧Ｖｏが上昇す
る。そして、これが所定の電圧レベルＶｈに達すると、
スイッチ１０１が制御回路１０２によって非導通状態と
される。その後、電流Ｉｃによってチョークコイル１０
３に蓄えられていたエネルギーが、ダイオード１０５を
経由して電流Ｉｄとなって流れ、コンデンサ１０４に蓄
えられていた電荷とともに、外部負荷１０６に電力を供
給する。その結果、出力電圧Ｖｏは低下するが、出力電
圧Ｖｏが所定の電圧レベルＶｌに達したら、再びスイッ
チ１０１が制御回路１０２によって導通状態とされる。
この動作を繰り返すと、図６に示すように、出力電圧Ｖ
ｏは、電圧レベルＶｈと電圧レベルＶｌの間を往復する
三角波形になる。このとき、電圧レベルＶｈと電圧レベ
ルＶｌとの差を十分に小さくしておけば、出力電圧Ｖｏ
は、電圧レベルＶｈと電圧レベルＶｌとの中間の、ほぼ
一定の電圧して得られることとなる。なお、このような
スイッチングレギュレータ１００において、ダイオード
１０４は、チョークコイル１０３に蓄積されたエネルギ
ーを放出する動作を担っており、フライホイールダイオ
ードと称される。

【０００４】ところで、図５に示したようなスイッチン
グレギュレータ１００において、損失が生じるのは主
に、スイッチ１０１と、チョークコイル１０３の銅損
と、ダイオード１０５とである。ここで、スイッチ１０
１やチョークコイル１０３の銅損については、デバイス
の進歩等により、大幅に改善されてきている。しかしな
がら、ダイオード１０５については、電圧降下Ｖｆが少
ないショットキーバリアダイオードを使用したとして
も、０．４Ｖ程度は電圧降下Ｖｆが発生するため、かな
りの整流損失が生じてしまう。すなわち、電流Ｉｄが流
れているときに、Ｖｆ×Ｉｄの分だけ、ダイオード１０
５において整流損失が生じてしまう。

【０００５】このように、図５に示したようなスイッチ
ングレギュレータ１００では、ダイオード１０５での整
流損失、すなわちチョークコイル１０３に蓄積されたエ
ネルギーを放出する動作を担うフライホイールダイオー
ドでの整流損失が、高効率化の大きな妨げとなってしま
う。特に低出力電圧且つ大出力電流を必要とするＤＣ−
ＤＣコンバータの場合、フライホイールダイオードでの
整流損失の影響が大きく、高効率化の大きな障害とな
る。

【０００６】そこで、フライホイールダイオードでの整
流損失を低減し、高効率化を図ったスイッチングレギュ
レータとして、図７に示すようなスイッチングレギュレ
ータ１１０が考案されている。なお、図７において、図
５に示したスイッチングレギュレータ１００と同様に機
能する素子については、図５と同じ符号を付している。

【０００７】このスイッチングレギュレータ１１０は、
入力電圧をパルス電圧とするための第１のスイッチング
トランジスタ１１１と、ダイオード１０５に対して並列
に接続された第２のスイッチングトランジスタ１１２
と、第１のスイッチングトランジスタ１１１のスイッチ
ングを行うための第１のドライブ回路１１３と、第２の
スイッチングトランジスタ１１２のスイッチングを行う
ための第２のドライブ回路１１４と、第１のドライブ回
路１１３及び第２のドライブ回路１１４を駆動するため
の制御信号を出力する制御ＩＣ１１５とを備えている。
ここで、第１のスイッチングトランジスタ１１１及び第
２のスイッチングトランジスタ１１２は、ゲート電圧に
よってソースからの出力電圧の制御が可能な電界効果ト
ランジスタからなる。

【０００８】このスイッチングレギュレータ１１０にお
けるスイッチング動作について、図８を参照して説明す
る。なお、図８（Ａ）は図７のＡ点における電圧波形、
すなわち制御ＩＣ１１５から出力される制御信号の電圧
波形を示している。また、図８（Ｂ）は図７のＢ点にお
ける電圧波形、すなわち第１スイッチングトランジスタ
１１１のゲート電圧の波形を示している。また、図８
（Ｃ）は図７のＣ点における電圧波形、すなわち第１の
スイッチングトランジスタ１１１のソースからの出力電
圧の波形を示している。また、図８（Ｄ）は図７のＤ点
における電圧波形、すなわち第２のスイッチングトラン
ジスタ１１２のゲート電圧の波形を示している。

【０００９】このスイッチングレギュレータ１１０にお
いて、制御ＩＣ１１５から出力される制御信号は、図８
（Ａ）に示すように、ハイレベルＨとローレベルＬとを
交互に繰り返すパルス状の電圧波形となっている。そし
て、制御信号の電圧レベルがローレベルＬのとき、第１
のドライブ回路１１３は、第１のスイッチングトランジ
スタ１１１のゲート電圧を上げて、第１のスイッチング
トランジスタ１１１を導通状態とする。これにより、第
１のスイッチングトランジスタ１１１のソースからの出
力電圧が上がり、第１のスイッチングトランジスタ１１
１を通って電流Ｉｃが流れる。このとき、第２のドライ
ブ回路１１４は、第２のスイッチングトランジスタ１１
２のゲート電圧を下げて、第２のスイッチングトランジ
スタ１１２を非導通状態とする。

【００１０】一方、制御信号の電圧レベルがハイレベル
Ｈのとき、第１のドライブ回路１１３は、第１のスイッ
チングトランジスタ１１１のゲート電圧を下げて、第１
のスイッチングトランジスタ１１１を非導通状態とす
る。これにより、第１のスイッチングトランジスタ１１
１のソースからの出力電圧が下がり、電流Ｉｃが流れな
くなる。このとき、第２のドライブ回路１１４は、第２
のスイッチングトランジスタ１１２のゲート電圧を上げ
て、第２のスイッチングトランジスタ１１２を導通状態
とする。これにより、第２のスイッチングトランジスタ
１１２のソースからの出力電圧が上がり、第２のスイッ
チングトランジスタ１１２を通って電流Ｉｄが流れる。

【００１１】すなわち、図７に示したスイッチングレギ
ュレータ１１０では、第１のスイッチングトランジスタ
１１１が導通状態のときに、第２のスイッチングトラン
ジスタ１１２は非導通状態とされ、また、第１のスイッ
チングトランジスタ１１１が非導通状態のときに、第２
のスイッチングトランジスタ１１２は導通状態とされ
る。

【００１２】このようなスイッチングレギュレータ１１
０では、第１のスイッチングトランジスタ１１１が非導
通状態のときに流れる電流Ｉｄが、ダイオード１０５だ
けでなく、第２のスイッチングトランジスタ１１２も通
って流れることとなる。したがって、ダイオード１０５
での整流損失が少なくて済み、高効率化を図ることがで
きる。

【００１３】

【発明が解決しようとする課題】スイッチングレギュレ
ータは、図７に示したような回路構成とすることによ
り、効率を向上することができるが、図７に示したスイ
ッチングレギュレータ１１０でも完全に損失が無いわけ
ではなく、より効率の高いスイッチングレギュレータが
望まれていることは言うまでもない。

【００１４】特に、図７に示したスイッチングレギュレ
ータ１１０は、出力電流を大きくしたときに効率が大幅
に低下する傾向があり、出力電流が大きくても損失が増
加するようなことの無いスイッチングレギュレータが望
まれている。

【００１５】本発明は、以上のような従来の実情に鑑み
て提案されたものであり、出力電流が大きくても損失が
増加するようなことがなく、非常に効率の高いスイッチ
ングレギュレータを提供することを目的としている。

【００１６】

【課題を解決するための手段】本発明者は、スイッチン
グレギュレータの高効率化について鋭意研究を行った結
果、図７に示したようなスイッチングレギュレータ１１
０では、第１のスイッチングトランジスタ１１１や第２
のスイッチングトランジスタ１１２のスイッチングを行
うときに、第１のスイッチングトランジスタ１１１と第
２のスイッチングトランジスタ１１２とが同時に導通状
態となるときがあり、これが損失の原因となっているこ
とを見いだした。

【００１７】すなわち、図７に示したスイッチングレギ
ュレータ１１０では、第１のスイッチングトランジスタ
１１１を導通状態から非導通状態に切り換えるととも
に、第２のスイッチングトランジスタ１１２を非導通状
態から導通状態に切り換えるときに、図８中のＴ１で示
すように、第１のスイッチングトランジスタ１１１のゲ
ート電圧が立ち下がっているときと、第２のスイッチン
グトランジスタ１１２のゲート電圧が立ち上がっている
ときとが重なる。また、第１のスイッチングトランジス
タ１１１を非導通状態から導通状態に切り換えるととも
に、第２のスイッチングトランジスタ１１２を導通状態
から非導通状態に切り換えるときに、図８中のＴ２で示
すように、第１のスイッチングトランジスタ１１１のゲ
ート電圧が立ち上がっているときと、第２のスイッチン
グトランジスタ１１２のゲート電圧が立ち下がっている
ときとが重なる。このように、図７に示したスイッチン
グレギュレータ１１０では、第１のスイッチングトラン
ジスタ１１１及び第２のスイッチングトランジスタ１１
２の切り換え時の過渡応答時間の関係上、一時的に第１
のスイッチングトランジスタ１１１と第２のスイッチン
グトランジスタ１１２とが同時に導通状態となってしま
う。

【００１８】このように、入力電圧をパルス電圧とする
ためのスイッチと、パルス電圧を平滑して出力する平滑
回路側のスイッチとが、同時に導通状態となると、非常
に大きな損失が生じてしまう。換言すれば、入力電圧を
パルス電圧とするためのスイッチと、パルス電圧を平滑
して出力する平滑回路側のスイッチとが、同時に導通状
態とならないようにすれば、スイッチングレギュレータ
の効率を大幅に向上することができる。

【００１９】本発明は以上のような知見に基づいて成さ
れたものであり、本発明に係るスイッチングレギュレー
タは、導通状態と非導通状態を切り換えることにより入
力電圧をパルス電圧とする第１のスイッチング手段と、
上記パルス電圧を平滑して出力する平滑回路とを備える
とともに、上記平滑回路が、少なくとも上記第１のスイ
ッチング手段が導通状態のときには非導通状態とされる
第２のスイッチング手段を備えている。そして、上記第
１のスイッチング手段のスイッチングのタイミングと、
上記第２のスイッチング手段のスイッチングのタイミン
グとが異なるようになされていることを特徴としてい
る。

【００２０】本発明に係るスイッチングレギュレータで
は、入力電圧をパルス電圧とするスイッチング手段のス
イッチングのタイミングと、平滑回路側のスイッチング
手段のスイッチングのタイミングとが異なるようにして
いる。したがって、これらのスイッチング手段がスイッ
チング動作時に時間を要したとしても、これらのスイッ
チング手段が同時に導通状態となるようなことはない。

【００２１】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら詳細に説明する。

【００２２】本発明を適用したスイッチングレギュレー
タの一例を図１に示す。このスイッチングレギュレータ
１は、入力電圧Ｖｉよりも出力電圧Ｖｏが低い、いわゆ
るステップダウン型のＤＣ−ＤＣコンバータであり、プ
ラス入力端子２とマイナス入力端子３との間に外部電源
４から一定の入力電圧Ｖｉが印加され、第１の出力端子
５と第２の出力端子６との間に接続された外部負荷７に
対してほぼ一定の出力電圧Ｖｏを供給する。

【００２３】このスイッチングレギュレータ１は、導通
状態と非導通状態を切り換えることにより、入力電圧Ｖ
ｉをパルス電圧とする第１のスイッチングトランジスタ
ＳＷ１を備えるとともに、そのパルス電圧を平滑して出
力する平滑回路とを備えている。具体的には、制御ＩＣ
８と、第１のスイッチングトランジスタＳＷ１と、第１
のドライブ回路９と、第１の遅延回路１０と、第２のス
イッチングトランジスタＳＷ２と、第２のドライブ回路
１１と、フリップフロップ回路１２と、第２の遅延回路
１３と、フライホイールダイオードＤ１と、チョークコ
イルＬ１と、コンデンサＣ１と、コンデンサＣ２とを備
えている。

【００２４】制御ＩＣ８は、第１のスイッチングトラン
ジスタＳＷ１及び第２のスイッチングトランジスタＳＷ
２のスイッチングを制御するためのものであり、出力す
べき電圧レベルに応じた所定のパレス幅の制御信号を出
力する。すなわち、このスイッチングレギュレータ１で
は、制御ＩＣ８から出力される制御信号のパルス幅を変
調することにより、出力電圧Ｖｏの制御が可能となって
いる。

【００２５】第１のスイッチングトランジスタＳＷ１
は、入力電圧Ｖｉをパルス電圧とするためのものであ
り、ゲート電圧によって導通状態と非導通状態とを切り
換えることが可能な電界効果トランジスタからなる。そ
して、第１のスイッチングトランジスタＳＷ１のドレイ
ンはプラス入力端子２に接続され、ソースはチョークコ
イルＬ１に接続され、ゲートは第１のドライブ回路９に
接続されている。なお、この第１のスイッチングトラン
ジスタＳＷ１は、ソース側とドレイン側とを結ぶボディ
ーダイオードを備えている。

【００２６】第１のドライブ回路９は、第１のスイッチ
ングトンランジスタＳＷ１のスイッチングを行うための
ものである。すなわち、第１のドライブ回路９は、第１
のスイッチングトランジスタＳＷ１のゲートに印加する
電圧を制御することにより、第１のスイッチングトラン
ジスタＳＷ１について、その導通状態と非導通状態とを
切り換える。

【００２７】第１の遅延回路１０は、制御ＩＣ８と第１
のドライブ回路９との間に配され、制御ＩＣ８から第１
のドライブ回路９に供給される制御信号を一定時間遅ら
せる。ここで、第１の遅延回路１０によって制御信号を
遅らせる時間は、第２のスイッチングトランジスタＳＷ
２のスイッチング時の過渡応答時間に相当する時間とす
ることが好ましい。

【００２８】第２のスイッチングトランジスタＳＷ２
は、ゲート電圧によって導通状態と非導通状態とを切り
換えることが可能な電界効果トランジスタからなる。こ
の第２のスイッチングトランジスタＳＷ２は、フライホ
イールダイオードＤ１での整流損失を低減するためのも
のであり、フライホイールダイオードＤ１に対して並列
に配されている。そして、第２のスイッチングトランジ
スタＳＷ２のソースはチョークコイルＬ１に接続され、
ドレインはコンデンサＣ１接続され、ゲートは第２のド
ライブ回路１１に接続されている。なお、この第２のス
イッチングトランジスタＳＷ２は、ソース側とドレイン
側とを結ぶボディーダイオードを備えている。

【００２９】第２のドライブ回路１１は、第２のスイッ
チングトンランジスタＳＷ２のスイッチングを行うため
のものである。すなわち、第２のドライブ回路９は、第
２のスイッチングトランジスタＳＷ２のゲートに印加す
る電圧を制御することにより、第２のスイッチングトラ
ンジスタＳＷ２について、その導通状態と非導通状態と
を切り換える。

【００３０】フリップフロップ回路１２は、異なる２つ
の回路状態を取ることが可能で、入力信号に応じていず
れか一方の回路状態をとって安定する回路である。そし
て、フリップフロップ回路１２は、一方の回路状態（以
下、リセット状態と称する。）とされたときに、第２の
スイッチングトランジスタＳＷ２を非導通状態とさせる
ように、第２のドライブ回路１１に対して信号を出力す
る。また、フリップフロップ回路１２は、他方の回路状
態（以下、セット状態と称する。）とされたときに、第
２のスイッチングトランジスタＳＷ２を導通状態とさせ
るように、第２のドライブ回路１１に対して信号を出力
する。

【００３１】第２の遅延回路１３は、第１のスイッチン
グトランジスタＳＷ１のソースとフリップフロップ回路
１２との間に配される。そして、この第２の遅延回路１
３は、第１のスイッチングトランジスタＳＷ１のソース
からの出力電圧を検出し、ソースから出力されるパルス
電圧が立ち下がり始めてから一定時間経過した後に、フ
リップフロップ回路１２をセット状態とする信号を出力
する。ここで、第１のスイッチングトランジスタＳＷ１
のソースから出力されるパルス電圧が立ち下がり始めて
から、フリップフロップ回路１２をセット状態とする信
号を出力するまでの時間は、第１のスイッチングトラン
ジスタＳＷ１のスイッチング時の過渡応答時間に相当す
る時間とすることが好ましい。

【００３２】フライホイールダイオードＤ１は、チョー
クコイルＬ１に蓄積されたエネルギーを放出する動作を
担っており、一端がチョークコイルＬ１に接続され、他
端がコンデンサＣ１に接続されている。このフライホイ
ールダイオードＤ１は、コンデンサＣ１に接続された側
からチョークコイルＬ１に接続された側に至る方向が、
電流が流れる順方向とされている。

【００３３】チョークコイルＬ１及びコンデンサＣ１
は、第１のスイッチングトランジスタＳＷ１が導通状態
のときにエネルギーを蓄積するためのものである。そし
て、チョークコイルＬ１の一端は、第１のスイッチング
トランジスタＳＷ１のソースと、フライホイールダイオ
ードＤ１の電流出力側と、第２のスイッチングトランジ
スタＳＷ２のソースとに接続されている。また、チョー
クコイルＬ１の他端は、コンデンサＣ１の一端に接続さ
れている。また、コンデンサＣ１の他端は、フライホイ
ールダイオードＤ１の電流入力側と、第２のスイッチン
グトランジスタＳＷ２のドレインと、マイナス入力端子
３とに接続されている。また、コンデンサＣ１の一端か
らは、第１の出力端子５が導出され、コンデンサＣ１の
他端からは、第２の出力端子６が導出されている。

【００３４】コンデンサＣ２は、入力電圧を安定なもの
とするためのものであり、一対の入力端子２，３の間に
配されている。

【００３５】また、このスイッチングレギュレータ１で
は、出力電圧を検出してフィードバックするようにして
いる。すなわち、一対の出力端子５，６の間に配された
抵抗Ｒ１を用いて出力電圧Ｖｏを検出し、その出力電圧
Ｖｏを制御ＩＣ８にフィードバックして、スイッチング
レギュレータ１からの出力電圧Ｖｏが所望する安定なも
のとなるように、制御ＩＣ８から出力される制御信号の
パルス幅を調整するようにしている。

【００３６】つぎに、このスイッチングレギュレータ１
の動作について説明する。

【００３７】なお、このスイッチングレギュレータ１
は、第１のスイッチングトランジスタＳＷ１によって入
力電圧Ｖｉをパルス電圧として、そのパルス電圧を平滑
して出力するという点、並びに、第１のスイッチングト
ランジスタＳＷ１が非導通状態のときに流れる電流が、
フライホイールダイオードＤ１だけでなく、第２のスイ
ッチングトランジスタＳＷ２も通って流れるという点で
は、図７に示したスイッチングレギュレータ１１０と同
様に動作する。しかし、このスイッチングレギュレータ
１は、第１のスイッチングトランジスタＳＷ１のスイッ
チングのタイミングと、第２のスイッチングトランジス
タＳＷ２のスイッチングのタイミングとが異なるように
なされている点が、図７に示したスイッチングレギュレ
ータ１１０とは異なっている。

【００３８】そこで、以下の説明では、主に第１のスイ
ッチングトランジスタＳＷ１及び第２のスイッチングト
ランジスタＳＷ２のスイッチング動作について、図２を
参照して詳細に説明する。なお、図２（Ａ）は図１のＡ
点における電圧波形、すなわち制御ＩＣ８から出力され
る制御信号の電圧波形を示している。また、図２（Ｂ）
は図１のＢ点における電圧波形、すなわち第１スイッチ
ングトランジスタＳＷ１のゲート電圧の波形を示してい
る。また、図２（Ｃ）は図１のＣ点における電圧波形、
すなわち第１のスイッチングトランジスタＳＷ１のソー
スからの出力電圧の波形を示している。また、図２
（Ｄ）は図２のＤ点における電圧波形、すなわち第２の
スイッチングトランジスタＳＷ２のゲート電圧の波形を
示している。

【００３９】このスイッチングレギュレータ１におい
て、制御ＩＣ８から出力される制御信号は、図２（Ａ）
に示すように、ハイレベルＨとローレベルＬとを交互に
繰り返すパルス状の電圧波形となっている。そこで、以
下に、制御信号の電圧レベルがハイレベルＨからローレ
ベルＬに立ち下がったときの動作と、制御信号の電圧レ
ベルがローレベルＬからハイレベルＨに立ち上がったと
きの動作とについて説明する。なお、この制御信号は、
第１の遅延回路１０によって一定時間遅らされた上で第
１のドライブ回路９の供給される。また、この制御信号
は、フリップフロップ回路１２にも供給される。

【００４０】まず、スイッチングレギュレータ１におけ
るスイッチング動作のうち、制御信号の電圧レベルがハ
イレベルＨからローレベルＬに立ち下がったときの動作
について説明する。

【００４１】このとき、制御信号は、第１の遅延回路１
０によって一定時間遅らされた上で、第１のドライブ回
路９に供給される。そして、第１のドライブ回路９は、
第１の遅延回路１０によって一定時間遅らされた上で供
給された制御信号に基づいて、第１のスイッチングトラ
ンジスタＳＷ１のゲート電圧を立ち上げる。したがっ
て、図８（ｂ）に示すように、制御信号が立ち下がり始
めた時点から、第１の遅延回路による遅れｔ１の分だけ
の時間が経過した後、第１のスイッチングトランジスタ
ＳＷ１のゲート電圧の立ち上がり始めることとなる。こ
の結果、第１のスイッチングトランジスタＳＷ１のゲー
ト電圧の立ち上がりに伴って、第１のスイッチングトラ
ンジスタＳＷ１は非導通状態から導通状態へと切り換わ
り、図８（ｃ）に示すようにソースからの出力電圧が上
昇し、第１のスイッチングトランジスタＳＷ１を通って
電流が流れるようになる。

【００４２】また、制御信号は、フリップフロップ回路
１２にも供給される。ここで、フリップフロップ回路１
２は、入力される制御信号の電圧レベルがハイレベルＨ
からローレベルＬに変化したときにリセット状態とな
る。すなわち、制御信号において、上述のように第１の
スイッチングトランジスタＳＷ１を導通状態とするトリ
ガは、フリップフロップ回路１２をリセット状態とする
トリガを兼ねている。

【００４３】そして、フリップフロップ回路１２は、制
御信号の入力によりリセット状態とされたときに、第２
のスイッチングトランジスタＳＷ２を非導通状態とさせ
る信号を、第２のドライブ回路１１へと出力する。そし
て、この信号に基づいて第２のドライブ回路１１は、図
８（ｄ）に示すように、第２のスイッチングトランジス
タＳＷ２のゲート電圧を立ち下げる。この結果、第２の
スイッチングトランジスタＳＷ２のゲート電圧の立ち下
がりに伴って、第２のスイッチングトランジスタＳＷ２
は導通状態から非導通状態へと切り換わり、第２のスイ
ッチングトランジスタＳＷ２を通る電流は流れなくな
る。

【００４４】このように、制御信号の電圧レベルがハイ
レベルＨからローレベルＬに立ち下がったときには、第
２のスイッチングトランジスタＳＷ２のゲート電圧の立
ち下がりが直ぐに開始され、その後、第１の遅延回路１
０による遅れｔ１の分だけの時間が経過した後、第１の
スイッチングトランジスタＳＷ１の立ち上がりが開始さ
れる。ここで、第１の遅延回路１０による遅れｔ１は、
上述したように、第２のスイッチングトランジスタＳＷ
２のスイッチング時の過渡応答時間に相当する時間が好
ましい。すなわち、第１の遅延回路１０による遅れｔ１
は、第２のスイッチングトランジスタＳＷ２のゲート電
圧の立ち下がり時間とすることが好ましく、具体的に
は、数１０ｎｓｅｃ〜数１００ｎｓｅｃ程度が好まし
い。

【００４５】つぎに、スイッチングレギュレータ１にお
けるスイッチング動作のうち、制御信号の電圧レベルが
ローレベルＬからハイレベルＨに立ち上がったときの動
作について説明する。

【００４６】このとき、制御信号は、第１の遅延回路１
０によって一定時間遅らされた上で、第１のドライブ回
路９に供給される。そして、第１のドライブ回路９は、
第１の遅延回路１０によって一定時間遅らされた上で供
給された制御信号に基づいて、第１のスイッチングトラ
ンジスタＳＷ１のゲート電圧を立ち上げる。したがっ
て、図８（ｂ）に示すように、制御信号が立ち上がり始
めた時点から、第１の遅延回路による遅れｔ１の分だけ
の時間が経過した後、第１のスイッチングトランジスタ
ＳＷ１のゲート電圧が立ち下がり始めることとなる。こ
の結果、第１のスイッチングトランジスタＳＷ１のゲー
ト電圧の立ち下がりに伴って、第１のスイッチングトラ
ンジスタＳＷ１は導通状態から非導通状態へと切り換わ
り、図８（ｃ）に示すようにソースからの出力電圧が減
少し、第１のスイッチングトランジスタＳＷ１を通る電
流は流れなくなる。

【００４７】このとき、第１のスイッチングトランジス
タＳＷ１のソースからの出力電圧は、第２の遅延回路１
３によって検出される。そして、第２の遅延回路１３
は、第１のスイッチングトランジスタＳＷ１のソースか
らの出力電圧が立ち下がり始めてから一定時間経過した
後に、フリップフロップ回路１２をセット状態とする信
号を出力する。すなわち、第１のスイッチングトランジ
スタＳＷ１のソースからの出力電圧の立ち下がり開始時
点から、第２の遅延回路１３による遅れｔ２の分だけの
時間が経過してから、フリップフロップ回路１２がセッ
ト状態とされる。

【００４８】そして、フリップフロップ回路１２は、第
２の遅延回路１３からの信号入力によりセット状態とさ
れたときに、第２のスイッチングトランジスタＳＷ２を
導通状態とさせる信号を、第２のドライブ回路１１へと
出力する。そして、この信号に基づいて第２のドライブ
回路１１は、図８（ｄ）に示すように、第２のスイッチ
ングトランジスタＳＷ２のゲート電圧を立ち上げる。こ
の結果、第２のスイッチングトランジスタＳＷ２のゲー
ト電圧を立ち上がりに伴って、第２のスイッチングトラ
ンジスタＳＷ２は非導通状態から導通状態へと切り換わ
り、第２のスイッチングトランジスタＳＷ２を通って電
流が流れるようになる。

【００４９】このように、制御信号の電圧レベルがロー
レベルＬからハイレベルＨに立ち上がったときには、第
１の遅延回路１０による遅れｔ１の分だけの時間が経過
した後、第１のスイッチングトランジスタＳＷ１の立ち
上がりが開始され、その後、第２の遅延回路１３による
遅れｔ２の分だけの時間が経過した後、第２のスイッチ
ングトランジスタＳＷ２の立ち上がりが開始される。こ
こで、第２の遅延回路１３による遅れｔ２は、上述した
ように、第１のスイッチングトランジスタＳＷ１のスイ
ッチング時の過渡応答時間に相当する時間が好ましい。
すなわち、第２の遅延回路１３による遅れｔ２は、第１
のスイッチングトランジスタＳＷ１のゲート電圧の立ち
下がり時間とすることが好ましく、具体的には、数１０
ｎｓｅｃ〜数１００ｎｓｅｃ程度が好ましい。

【００５０】以上のように、このスイッチングレギュレ
ータ１では、第１のスイッチングトランジスタＳＷ１の
スイッチングのタイミングと、第２のスイッチングトラ
ンジスタＳＷ２のスイッチングのタイミングとが異なる
ようになされている。すなわち、制御信号の電圧レベル
がハイレベルＨからローレベルＬへと立ち下がったとき
に、第２のスイッチングトランジスタＳＷ２のゲート電
圧が立ち下がり始めてから、第１のスイッチングトラン
ジスタＳＷ１のゲート電圧が立ち上がりソースからの出
力が開始されるまでの間に、立ち下がりデッドバンドｔ
３が生じる。また、制御信号の電圧レベルがローレベル
ＬからハイレベルＨへと立ち上がったときに、第１のス
イッチングトランジスタＳＷ１のゲート電圧が立ち下が
りソースからの出力が停止してから、第２のスイッチン
グトランジスタＳＷ２のゲート電圧が立ち上がり第２の
スイッチングトランジスタＳＷ２が導通状態となるまで
の間に、立ち上がりデッドバンドｔ４が生じる。

【００５１】なお、これらのデッドバンドｔ３，ｔ４の
期間には、フライホイールダイオードＤ１や、第２のス
イッチングトランジスタＳＷ２に内蔵されたボディーダ
イオードを電流が継続して流れるので、このようなデッ
ドバンドｔ３，ｔ４を設けても安定な出力を得ることは
可能である。

【００５２】以上のように、このスイッチングレギュレ
ータ１では、第１のスイッチングトランジスタＳＷ１の
スイッチングのタイミングと、第２のスイッチングトラ
ンジスタＳＷ２のスイッチングのタイミングとが異なる
ようになされているので、第１のスイッチングトランジ
スタＳＷ１と、第２のスイッチングトランジスタＳＷ２
とが、同時に導通状態となってしまうようなことがな
い。したがって、このスイッチングレギュレータ１で
は、第１のスイッチングトランジスタＳＷ１及び第２の
スイッチングトランジスタＳＷ２のスイッチング動作時
に損失が生じるようなことがなく、たとえ出力電流を大
きくしたとしても、非常に高い効率が得られる。

【００５３】このことを検証するために、図１に示した
スイッチングレギュレータ１の効率と、図７に示した従
来のスイッチングレギュレータ１１０の効率とについ
て、その出力電流依存性を調べた。結果を図３に示す。
図３に示す結果からも明らかなように、従来のスイッチ
ングレギュレータ１１０では、出力電流が大きくなると
効率が大幅に低下してしまうが、本発明を適用したスイ
ッチングレギュレータ１では、出力電流が大きくなって
も非常に高い効率が得られる。

【００５４】なお、本発明を適用したスイッチングレギ
ュレータ１において、第１のスイッチングトランジスタ
ＳＷ１のスイッチングのタイミングと、第２のスイッチ
ングトランジスタＳＷ２のスイッチングのタイミングと
が異なるようにするには、例えば、実際に流れている電
流を検出し、その電流レベルに基づいて、第１のスイッ
チングトランジスタＳＷ１や第２のスイッチングトラン
ジスタＳＷ２のスイッチングのタイミングを制御するよ
うにしてもよい。しかしながら、電流レベルに基づい
て、第１のスイッチングトランジスタＳＷ１や第２のス
イッチングトランジスタＳＷ２のスイッチングのタイミ
ングを制御するためには、複雑な回路が必要となる。

【００５５】これに対して、図１に示したスイッチング
レギュレータ１では、遅延回路やフリップフロップ回路
のような非常に簡易な回路を用いることにより、第１の
スイッチングトランジスタＳＷ１のスイッチングのタイ
ミングと、第２のスイッチングトランジスタＳＷ２のス
イッチングのタイミングとが異なるようになされてい
る。すなわち、図１に示したような回路構成では、複雑
な回路が不要であるので、スイッチングレギュレータの
高効率化を図りつつ、小型化や低コスト化をも進めるこ
とが可能である。

【００５６】また、本発明に係るスイッチングレギュレ
ータは、図４に示すような回路構成としてもよい。

【００５７】このスイッチングレギュレータ２０は、Ａ
Ｃラインオペレート等で使用される１石オン−オン方式
の回路であり、入力と出力との間に変圧器ＴＲが配され
てなる。なお、図４に示したスイッチングレギュレータ
２０において、図１に示したスイッチングレギュレータ
１と同様に機能する素子や回路ブロックについては、図
１と同符号を付して説明を省略する。

【００５８】このスイッチングレギュレータ２０では、
変圧器ＴＲの一次側に入力電圧Ｖｉが印加される。ここ
で、変圧器ＴＲの一次側には、第１のスイッチングトラ
ンジスタＳＷ１が接続されており、この第１のスイッチ
ングトランジスタＳＷ１のスイッチング動作の繰り返し
により、変圧器ＴＲの一次側に印加される電圧はパルス
状とされる。そして、変圧器ＴＲの一次側に印加された
パルス状の電圧は、変圧器ＴＲにより降圧された上で、
二次側へと供給される。ここで、変圧器ＴＲの二次側に
は整流ダイオードＤ２が接続されており、変圧器ＴＲの
二次側の巻き線には電流が一方向にだけ流れるようにな
されている。また、変圧器ＴＲの二次側には、第２のス
イッチングトランジスタＳＷ２が配されている。この第
２のスイッチングトランジスタＳＷ２は、図１に示した
スイッチングレギュレータ１と同様、第１のスイッチン
グトランジスタＳＷ１と同期してスイッチング動作を繰
り返す。

【００５９】なお、このスイッチングレギュレータ２０
では、制御ＩＣ８とフリップフロップ回路１２とはフォ
トカプラＰＨによって結ばれており、制御ＩＣ８からの
制御信号は、フォトカプラＰＨを介してフリップフロッ
プ回路１２へ供給される。これにより、一次側と二次側
とが電気的に絶縁され、一次側と二次側との間での電気
的なノイズが除去される。

【００６０】このスイッチングレギュレータ２０でも、
第１のスイッチングトランジスタＳＷ１及び第２のスイ
ッチングトランジスタＳＷ２のスイッチング動作は、図
１に示したスイッチングレギュレータ１と同様である。
そして、図４のＡ点は図１のＡ点に相当し、図４のＢ点
は図１のＢ点に相当し、図４のＣ点は図１のＣ点に相当
し、図４のＤ点は図１のＤ点に相当する。したがって、
図４のＡ点における電圧波形は図２（Ａ）に示したもの
と同様となり、図４のＢ点における電圧波形は図２
（Ｂ）に示したものと同様となり、図４のＣ点における
電圧波形は図２（Ｃ）に示したものと同様となり、図４
のＤ点における電圧波形は図２（Ｄ）に示したものと同
様となる。

【００６１】このスイッチングレギュレータ２０でも、
図１に示したスイッチングレギュレータ１と同様に、第
１のスイッチングトランジスタＳＷ１のスイッチングの
タイミングと、第２のスイッチングトランジスタＳＷ２
のスイッチングのタイミングとが異なるようになされて
いるので、第１のスイッチングトランジスタＳＷ１と、
第２のスイッチングトランジスタＳＷ２とが、同時に導
通状態となってしまうようなことがない。したがって、
このスイッチングレギュレータ２０でも、図１に示した
スイッチングレギュレータ１と同様に、第１のスイッチ
ングトランジスタＳＷ１及び第２のスイッチングトラン
ジスタＳＷ２のスイッチング動作時に損失が生じるよう
なことがなく、たとえ出力電流を大きくしたとしても、
非常に高い効率が得られる。

【００６２】なお、本発明は、図１や図４に示したよう
な回路構成のものに限られるものではなく、電源装置等
に使用される２石オン−オン回路やフルブリッジ回路等
のように、二次側整流部が同様の回路構成を持つものに
ついても、広く適用可能である。すなわち、本発明は、
少なくとも２つのスイッチング手段を用いて同期整流を
行うスイッチングレギュレータに対して広く適用可能で
あり、同期整流回路のスイッチング動作を行う部分を、
図１や図４に示したスイッチングレギュレータと同様な
回路構成とすることにより、高効率化を図ることができ
る。

【００６３】なお、本発明を適用したスイッチングレギ
ュレータは、例えば、定電圧出力用の電源装置として使
用される。特に、本発明を適用したスイッチングレギュ
レータは、出力電流を大きくしても効率が低下するよう
なことがないので、低電圧高電流出力の電源装置として
非常に好適である。

【００６４】ところで、スイッチングレギュレータは、
少なくとも一部の回路が、同一基板上に形成された集積
回路とされていてもよい。特に、図１や図４に示したよ
うなスイッチングレギュレータは、遅延回路やフリップ
フロップ回路のような非常に簡易な回路で、スイッチン
グトランジスタの動作を制御するするようにしているの
で、容易に集積化が可能である。そして、集積化するこ
とにより、高効率で、しかも非常に小型なスイッチング
レギュレータとすることができる。

【００６５】そして、例えば、本発明を適用したスイッ
チングレギュレータを電源装置として使用するにあたっ
て、１つの基板上に回路を集積化して形成することによ
り、いわゆるオンボード電源回路とすることもできる。
すなわち、本発明によれば、非常に効率の高いオンボー
ド電源回路を提供することが可能となる。

【００６６】

【発明の効果】以上の説明から明らかなように、本発明
に係るスイッチングレギュレータでは、入力電圧をパル
ス電圧とするスイッチング手段のスイッチングのタイミ
ングと、平滑回路側のスイッチング手段のスイッチング
のタイミングとが異なるようにしているので、これらの
スイッチング手段がスイッチング動作時に時間を要した
としても、これらのスイッチング手段が同時に導通状態
となるようなことはない。したがって、本発明に係るス
イッチングレギュレータでは、非常に高い効率が得られ
る。しかも、本発明に係るスイッチングレギュレータで
は、出力電流を大きくしたときにも損失が増加するよう
なことがない。すなわち、本発明に係るスイッチングレ
ギュレータでは、出力電流を大きくしても、非常に高い
効率が得られる。

【図面の簡単な説明】

【図１】本発明を適用したスイッチングレギュレータの
一例の回路図である。

【図２】図１に示したスイッチングレギュレータの各部
における電圧波形を示すタイムチャートである。

【図３】本発明を適用したスイッチングレギュレータの
効率の出力電流依存性と、従来のスイッチングレギュレ
ータの効率の出力電流依存性とを比較して示す図であ
る。

【図４】本発明を適用したスイッチングレギュレータの
他の例を示す回路図である。

【図５】従来のスイッチングレギュレータの一例の回路
図である。

【図６】スイッチングレギュレータからの出力電圧を示
す図である。

【図７】高効率化を図った従来のスイッチングレギュレ
ータの一例の回路図である。

【図８】図７に示したスイッチングレギュレータの各部
における電圧波形を示すタイムチャートである。

【符号の説明】

１スイッチングレギュレータ、２，３入力端子、
４外部電源、５，６出力端子、７外部負
荷、８制御ＩＣ、９第１のドライブ回路、１
０第１の遅延回路、１１第２のドライブ回路、
１２フリップフロップ回路、１３第２の遅延回
路、ＳＷ１第１のスイッチングトランジスタ、Ｓ
Ｗ２第２のスイッチングトランジスタ、Ｄ１フラ
イホイールダイオード、Ｌ１チョークコイル、Ｃ
１，Ｃ２コンデンサ、Ｒ１抵抗

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１０年６月３日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００４１

【補正方法】変更

【補正内容】

【００４１】このとき、制御信号は、第１の遅延回路１
０によって一定時間遅らされた上で、第１のドライブ回
路９に供給される。そして、第１のドライブ回路９は、
第１の遅延回路１０によって一定時間遅らされた上で供
給された制御信号に基づいて、第１のスイッチングトラ
ンジスタＳＷ１のゲート電圧を立ち上げる。したがっ
て、図２（ｂ）に示すように、制御信号が立ち下がり始
めた時点から、第１の遅延回路による遅れｔ１の分だけ
の時間が経過した後、第１のスイッチングトランジスタ
ＳＷ１のゲート電圧が立ち上がり始めることとなる。こ
の結果、第１のスイッチングトランジスタＳＷ１のゲー
ト電圧の立ち上がりに伴って、第１のスイッチングトラ
ンジスタＳＷ１は非導通状態から導通状態へと切り換わ
り、図２（ｃ）に示すようにソースからの出力電圧が上
昇し、第１のスイッチングトランジスタＳＷ１を通って
電流が流れるようになる。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００４３

【補正方法】変更

【補正内容】

【００４３】そして、フリップフロップ回路１２は、制
御信号の入力によりリセット状態とされたときに、第２
のスイッチングトランジスタＳＷ２を非導通状態とさせ
る信号を、第２のドライブ回路１１へと出力する。そし
て、この信号に基づいて第２のドライブ回路１１は、図
２（ｄ）に示すように、第２のスイッチングトランジス
タＳＷ２のゲート電圧を立ち下げる。この結果、第２の
スイッチングトランジスタＳＷ２のゲート電圧の立ち下
がりに伴って、第２のスイッチングトランジスタＳＷ２
は導通状態から非導通状態へと切り換わり、第２のスイ
ッチングトランジスタＳＷ２を通る電流は流れなくな
る。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００４６

【補正方法】変更

【補正内容】

【００４６】このとき、制御信号は、第１の遅延回路１
０によって一定時間遅らされた上で、第１のドライブ回
路９に供給される。そして、第１のドライブ回路９は、
第１の遅延回路１０によって一定時間遅らされた上で供
給された制御信号に基づいて、第１のスイッチングトラ
ンジスタＳＷ１のゲート電圧を立ち下げる。したがっ
て、図２（ｂ）に示すように、制御信号が立ち上がり始
めた時点から、第１の遅延回路による遅れｔ１の分だけ
の時間が経過した後、第１のスイッチングトランジスタ
ＳＷ１のゲート電圧が立ち下がり始めることとなる。こ
の結果、第１のスイッチングトランジスタＳＷ１のゲー
ト電圧の立ち下がりに伴って、第１のスイッチングトラ
ンジスタＳＷ１は導通状態から非導通状態へと切り換わ
り、図２（ｃ）に示すようにソースからの出力電圧が減
少し、第１のスイッチングトランジスタＳＷ１を通る電
流は流れなくなる。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００４８

【補正方法】変更

【補正内容】

【００４８】そして、フリップフロップ回路１２は、第
２の遅延回路１３からの信号入力によりセット状態とさ
れたときに、第２のスイッチングトランジスタＳＷ２を
導通状態とさせるセット信号を、第２のドライブ回路１
１へと出力する。そして、このセット信号に基づいて第
２のドライブ回路１１は、図２（ｄ）に示すように、第
２のスイッチングトランジスタＳＷ２のゲート電圧を立
ち上げる。この結果、第２のスイッチングトランジスタ
ＳＷ２のゲート電圧の立ち上がりに伴って、第２のスイ
ッチングトランジスタＳＷ２は非導通状態から導通状態
へと切り換わり、第２のスイッチングトランジスタＳＷ
２を通って電流が流れるようになる。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００４９

【補正方法】変更

【補正内容】

【００４９】このように、制御信号の電圧レベルがロー
レベルＬからハイレベルＨに立ち上がったときには、第
１の遅延回路１０による遅れｔ１の分だけの時間が経過
した後、第１のスイッチングトランジスタＳＷ１の立ち
下がりが開始され、その後、第２の遅延回路１３による
遅れｔ２の分だけの時間が経過した後、第２のスイッチ
ングトランジスタＳＷ２の立ち上がりが開始される。こ
こで、第２の遅延回路１３による遅れｔ２は、上述した
ように、第１のスイッチングトランジスタＳＷ１のスイ
ッチング時の過渡応答時間に相当する時間が好ましい。
すなわち、第２の遅延回路１３による遅れｔ２は、第１
のスイッチングトランジスタＳＷ１のゲート電圧の立ち
下がり時間とすることが好ましく、具体的には、数１０
ｎｓｅｃ〜数１００ｎｓｅｃ程度が好ましい。

【手続補正６】

【補正対象書類名】図面

【補正対象項目名】図２

【補正方法】変更

【補正内容】

【図２】

Claims

【特許請求の範囲】

【請求項１】導通状態と非導通状態を切り換えること
により、入力電圧をパルス電圧とする第１のスイッチン
グ手段と、上記パルス電圧を平滑して出力する平滑回路とを備える
とともに、上記平滑回路は、少なくとも上記第１のスイッチング手
段が導通状態のときには非導通状態とされる第２のスイ
ッチング手段を備え、上記第１のスイッチング手段のスイッチングのタイミン
グと、上記第２のスイッチング手段のスイッチングのタ
イミングとが異なるようになされていることを特徴とす
るスイッチングレギュレータ。
【請求項２】上記第１のスイッチング手段のスイッチ
ングを制御する制御信号を出力する制御手段と、上記制御手段と上記第１のスイッチング手段との間に配
され、上記第１のスイッチング手段に供給される制御信
号を一定時間遅らせる第１の遅延回路とを備えることを
特徴とする請求項１記載のスイッチングレギュレータ。
【請求項３】上記パルス電圧が印加される第２の遅延
回路と、第１の回路状態とされたときに上記第２のスイッチング
手段を非導通状態とさせる信号を出力し、第２の回路状
態とされたときに上記第２のスイッチング手段を導通状
態とさせる信号を出力するフリップフロップ回路とを備
え、上記第２の遅延回路は、上記パルス電圧が立ち下がり始
めてから一定時間経過した後に、上記フリップフロップ
回路を第２の回路状態とする信号を出力することを特徴
とする請求項２記載のスイッチングレギュレータ。
【請求項４】上記制御信号において、上記第１のスイ
ッチング手段を導通状態とするトリガは、上記フリップ
フロップ回路を第１の回路状態とするトリガを兼ねてい
ることを特徴とする請求項３記載のスイッチングレギュ
レータ。
【請求項５】少なくとも一部の回路が、同一基板上に
形成された集積回路とされていることを特徴とする請求
項１記載のスイッチングレギュレータ。