JP2009231899A - クロック信号分周回路および方法 - Google Patents
クロック信号分周回路および方法 Download PDFInfo
- Publication number
- JP2009231899A JP2009231899A JP2008071501A JP2008071501A JP2009231899A JP 2009231899 A JP2009231899 A JP 2009231899A JP 2008071501 A JP2008071501 A JP 2008071501A JP 2008071501 A JP2008071501 A JP 2008071501A JP 2009231899 A JP2009231899 A JP 2009231899A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- clock
- phase
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
【解決手段】クロック選択制御回路100により、入力クロック信号のサイクルごとに、分周比に応じた一定サイクル時間を有する基準分周クロック信号と入力クロック信号との位相関係を示す位相計算値111を計算するとともに、位相調整信号に応じてその値を増減し、この位相計算値111に基づいて、出力動作のうち、基準分周クロック信号の位相と近いクロック信号を生成するための出力動作を指示する制御信号102,103を生成する。クロック選択回路101により、制御信号102,103に基づいて、入力クロック信号のクロックパルスをそのまま非反転で出力するか、反転して出力するか、マスクして出力しないか、のいずれかの出力動作を選択して実行することにより、出力クロック信号を生成する。
【選択図】 図1
Description
図17からも明らかなように、分周比が1〜1/2に相当する分周比7/8〜5/8において、分周クロック信号のサイクル時間の最小値は入力クロック信号の1サイクルのままであり、分周比に応じて増加しないという問題がある。また、分周比が3/8の場合において、分周クロック信号のサイクル時間の最小値は入力クロック信号の2サイクルであり、分周比に応じて増加しないという問題がある。
また、位相計算値を増減することにより分周クロック信号の生成と同時に位相調整とを行うことができるので、位相調整のための特別な回路が不要となる。また、上記演算処理はディジタル論理回路のみで構成することが可能となり、小さな回路規模で実現可能である。このため、消費電力やレイアウト面積が小さくて済み、さらに、アナログ回路や専用設計を必要とする回路を使用しないので、設計・検証コストを抑制することが可能となる。
[第1の実施形態]
まず、図1を参照して、本発明の第1の実施形態にかかるクロック信号分周回路について説明する。図1は、本発明の第1の実施形態にかかるクロック信号分周回路の構成を示すブロック図である。
クロック選択制御回路100は、入力クロック信号のタイミングで動作し、分周比に応じた一定サイクル時間を有する基準分周クロック信号と入力クロック信号との位相関係を示す位相計算値111を計算し、この位相計算値111に基づいて、クロック選択回路101での出力動作のうち、基準分周クロック信号の位相と近いクロック信号を生成するための出力動作を指示する制御信号、すなわちクロック出力制御信号102とクロック位相制御信号103とを、入力クロック信号のサイクルごとに生成する機能を有している。
位相計算回路110は、分周比がN/Mであり、かつ分周比に応じた一定サイクル時間を有する基準分周クロック信号、すなわち基準分周クロック信号の、入力クロック信号に対する位相を、入力クロック信号のサイクルごとに計算する機能を有している。
クロック出力判定回路112は、位相計算回路110が計算した位相計算値111を参照して、入力クロック信号のサイクルごとに、入力クロック信号のクロックパルスを出力クロック信号に出力するか否かを判定し、その判定結果をクロック出力制御信号102として出力する機能を有している。
また、クロック出力判定回路112は、位相計算値111が入力クロック信号の1サイクル以上を示している場合、クロック選択回路101が入力クロック信号のクロックパルスを出力クロック信号に出力しないようにマスク制御する制御値を、クロック出力制御信号102に出力する。
また、クロック位相判定回路113は、位相計算値111が入力クロック信号の半サイクル以上を示している場合、クロック選択回路101が入力クロック信号のクロックパルスを反転して出力クロック信号に出力するように反転出力制御する制御値を、クロック位相制御信号103に出力する。
このクロック選択回路101は、AND回路115、インバータ回路116、およびセレクタ回路117から構成されている。
インバータ回路116は、入力クロック信号のクロックパルスを反転して出力する機能を有している。
また、クロック選択回路101は、クロック位相制御信号103の値が「1」であり、クロック出力制御信号102の値が「1」の場合、入力クロック信号のクロックパルスを反転して出力クロック信号として出力する。
また、クロック選択回路101は、クロック出力制御信号102の値が「0」の場合、入力クロック信号のクロックパルスをマスクすることで、出力クロック信号としてのクロック信号を出力しない。
次に、図2を参照して、本発明の第1の実施形態にかかるクロック信号分周回路で用いられるクロック選択制御回路について説明する。図2は、クロック選択制御回路の構成を示す回路図である。
クロック選択制御回路100のクロック出力判定回路112は、大小比較器140から構成されている。
クロック選択制御回路100のクロック位相判定回路113は、2倍乗算器150と大小比較器151とから構成されている。
次に、図3を参照して、本発明の第1の実施形態にかかるクロック信号分周回路の動作について説明する。図3は、本発明の第1の実施形態にかかるクロック信号分周回路の適用例を示す説明図である。
ここでは、位相調整信号30に、出力クロック信号の位相の調整要求が入力された場合の動作について説明する。
位相比較回路40は、クロックA’とクロックB’の位相を周期的に比較し、その比較結果に基づいて、クロックA’とクロックB’の位相差が周期的にクロックA’の半サイクル以内になるように、クロックBの位相の調整を、位相調整信号30を通じてクロック信号分周回路10に要求する。
この動作により、例えば回路Bの電圧を変更するなど、LSIの動作中にクロックBの分配遅延が変化する場合でも、それに追従してクロックA’とクロックB’の位相差を周期的にクロックA’の半サイクル以内にすることができる。クロックA’とクロックB’の位相差が周期的にある小さい範囲(例えばクロックA’の半サイクル以内)にある場合、回路Aと回路Bとの間で同期的で高速な通信が可能となる、などの利点がある。
セレクタ回路123は、フリップフロップ回路122に保持されている前サイクルの大小比較器140の結果を参照して、位相計算値111がN以上であったならば入力−Nを選択し、位相計算値111がN未満であったならば入力M−Nを選択する。したがってサイクルC1では、セレクタ回路123は入力M−N(=8−3=5)を選択する。
また、フリップフロップ回路121は、サイクルC0における位相計算値111の値「0」を保持している。したがって、位相計算値111の値は、加算器120の出力「0+5=5」となる。
また、フリップフロップ回路121は、サイクルC1における位相計算値111の値「5」を保持している。したがって、位相計算値111の値は、加算器120の出力「5−3=2」となる。
また、フリップフロップ回路121は、サイクルC2における位相計算値111の値2を保持している。したがって、位相計算値111の値は、加算器120の出力「2+5=7」となる。
同様に、サイクルC7において、位相計算値111の値は「6−3=3」、クロック位相制御信号103の値は「1」、クロック出力制御信号102の値は「0」となる。したがって、クロック選択回路101は、入力クロック信号のクロックパルスを出力クロック信号に出力しない。
また、フリップフロップ回路121は、サイクルC7における位相計算値111の値「3」を保持している。したがって、位相計算値111の値は、加算器120の出力「3−3=0」となる。
したがって、クロック選択回路101は、入力クロック信号をそのまま出力クロック信号として出力する。この状況は、先に説明したサイクルC0の状況と同様である。したがって、この後、サイクルC0からサイクルC7の動作を繰り返すこととなる。
ここでは、例えば回路Bの電圧を低下させた場合など、クロックAの分配遅延、すなわちクロック分配回路41の遅延よりも、クロックBの分配遅延、すなわちクロック分配回路42の遅延が大きい場合の動作が示されている。
位相比較回路40は、サイクルC0で、クロックA’の位相とクロックB’の位相を比較し、この比較結果がクロックA’の位相よりもクロックB’の位相がクロックA’の半サイクル以上遅れていることを示す場合、その位相遅れを調整するため、位相調整信号30に、位相を進めることを要求する値「−1」を出力する。
ここでは、例えば回路Bの電圧を上昇させた場合など、クロックAの分配遅延、すなわちクロック分配回路41の遅延よりも、クロックBの分配遅延、すなわちクロック分配回路42の遅延が小さい場合の動作が示されている。
位相比較回路40は、サイクルC0で、クロックA’とクロックB’の位相を比較し、この比較結果が、クロックA’の位相よりもクロックB’の位相がクロックA’の半サイクル以上進んでいることを示す場合、その位相進みを調整するため、位相調整信号30に、位相を遅らせることを要求する値「+1」を出力する。
この場合、サイクルC0’においても、クロックA’の位相よりもクロックB’の位相がクロックA’の半サイクル以上進んでいるので、位相比較回路40は引き続き、位相調整信号30に、位相を遅らせることを要求する値「+1」を出力する。
このように、本実施形態によれば、クロック選択制御回路100により、分周比設定信号30に基づいて、分周比に応じた一定サイクル時間を有する基準分周クロック信号と入力クロック信号との位相関係を示す位相計算値111を計算するとともに、位相調整信号に応じて位相計算値111の値を増減し、この位相計算値111に基づいて、入力クロック信号のサイクルごとに、入力クロック信号のクロックパルスを、そのまま非反転で出力するか、反転して出力するか、マスクして出力しないか、のいずれかを選択し、クロック選択回路101により、この選択結果に基づいて入力クロック信号のクロックパルスの出力制御を行うことにより出力クロック信号を生成している。
具体的には、出力クロック信号の位相を早める旨を示す位相調整信号30に応じて位相計算値111から「1」を減算し、出力クロック信号の位相を遅らせる旨を示す位相調整信号30に応じて位相計算値111に「1」を加算している。
これにより、分周比に関係する整数値の演算処理で、入力クロック信号のサイクルごとに出力クロック信号に対する位相計算値111を計算することができる。
次に、図10を参照して、本発明の第2の実施形態にかかるクロック信号分周回路について説明する。図10は、クロック選択制御回路の他の構成を示す回路図である。
第1の実施形態では、クロック選択制御回路100において、分周動作時に位相計算値111を計算して出力する場合について説明した。本実施形態では、予め計算した値を保持するテーブル回路を用いて位相計算値111を出力する場合について説明する。
位相計算回路110には、分周比設定信号20として、分周比分母Mから分周比分子Nを減算した値を示すM−N情報、分周比分母Mを示すM情報、および分周比分子Nの正値を示すN情報が入力されている。これらは、数ビット分の並列データからなり、分周比が変更されない限りこの分周比設定情報20の値は変化しない。
次に、図11〜図16を参照して、本発明の第2の実施形態におけるクロック信号分周回路の動作について説明する。 図11は、クロック選択制御回路の動作(位相調整なし)を示すタイミングチャートである。図12は、クロック選択制御回路の他の動作(位相遅れを調整)を示すタイミングチャートである。図13は、クロック選択制御回路の他の動作(図13以降)を示すタイミングチャートである。図14は、クロック選択制御回路の他の動作(位相進みを調整)を示すタイミングチャートである。図15は、クロック選択制御回路の他の動作(図14以降)を示すタイミングチャートである。図16は、クロック選択制御回路の他の動作(図15以降)を示すタイミングチャートである。ここでは、分周比N/M=3/8の時のクロック選択制御回路100の動作について説明する。
テーブル回路161は、テーブルデータ164として、分周比N/M=3/8の時の位相計算値111の値を保持しており、入力「M」、「N」、およびカウント値162の組合せ163と対応するテーブルデータ164を読み出し、この値を位相計算値111として出力する。
図12では、クロックAの分配遅延よりも、クロックBの分配遅延が大きく、サイクルC0において、クロックA’の位相よりもクロックB’の位相が、クロックA’の半サイクル以上遅れているものとする。
位相比較回路40は、サイクルC0で、クロックA’とクロックB’の位相を比較し、この比較結果が、クロックA’の位相よりもクロックB’の位相がクロックA’の半サイクル以上遅れていることを示す場合、その位相遅れを調整するため、位相調整信号30に、位相を進めることを要求する値「−1」を出力する。
これに応じて、カウンタ回路160は、サイクルC6で調整された値に基づいてカウント動作を行うので、次のサイクルC0”でも、クロックA’とクロックB’の位相差はクロックA’の半サイクル以内になる。
図14では、クロックAの分配遅延よりも、クロックBの分配遅延が小さく、サイクルC0において、クロックA’よりもクロックB’の位相が、クロックA’の半サイクル以上進んでいるものとする。
位相比較回路40は、サイクルC0で、クロックA’とクロックB’の位相を比較し、この比較結果が、クロックA’の位相よりもクロックB’の位相がクロックA’の半サイクル以上進んでいることを示す場合、その位相進みを調整するため、位相調整信号30に、位相を遅らせることを要求する値「+1」を出力する。
この場合、サイクルC0’においても、クロックA’の位相よりもクロックB’の位相がクロックA’の半サイクル以上進んでいるので、位相比較回路40は引き続き、位相調整信号30に、位相を遅らせることを要求する値「+1」を出力する。
これに応じて、カウンタ回路160は、サイクルC6’で調整された値に基づいてカウント動作を行うので、次のサイクルC0'''でも、クロックA’とクロックB’の位相差はクロックA’の半サイクル以内になる。
このように、本実施形態によれば、位相計算回路110において、入力クロック信号をカウンタ回路160でMサイクル分繰り返しカウントすることにより、サイクルに対応したカウント値162を出力し、少なくともカウント値162に対応する位相計算値111を予めテーブル回路161で保持し、入力されたカウント値162に応じたテーブルデータ164を位相計算値111としてクロック出力判定回路112およびクロック位相判定回路113へ出力している。
具体的には、出力クロック信号の位相を早める旨を示す位相調整信号30に応じて位相計算値111から「M−N」を減算し、出力クロック信号の位相を遅らせる旨を示す位相調整信号30に応じて位相計算値111に「M−N」を加算している。
したがって、位相調整のために特別に遅延回路等を備える必要がなくなり、入力クロック信号を有理数分周しつつ、出力クロック信号の位相を調整できる。このため、レイアウト面積や消費電力を大幅に増大させることなく、設計・検証コストの小さい、位相調整機能付きの有理数分周回路を実現することができる。
Claims (7)
- N/M(Nは正整数,MはNより大きい正整数)で規定された分周比に基づいて、当該入力クロック信号をN/M分周した出力クロック信号を生成するクロック信号分周回路であって、
入力された制御信号に基づいて、前記入力クロック信号のクロックパルスをそのまま非反転で出力するか、反転して出力するか、マスクして出力しないか、のいずれかの出力動作を選択して実行することにより、前記出力クロック信号を生成するクロック選択回路と、
前記入力クロック信号のサイクルごとに、前記分周比に応じた一定サイクル時間を有する基準分周クロック信号と前記入力クロック信号との位相関係を示す位相計算値を計算し、この位相計算値に基づいて、前記出力動作のうち、前記基準分周クロック信号の位相と近いクロック信号を生成するための出力動作を指示する制御信号を生成して前記クロック選択回路へ出力するクロック選択制御回路と
を備え、
前記クロック選択制御回路は、
前記入力クロック信号のサイクルごとに、前記分周比に応じた一定サイクル時間を有する基準分周クロック信号と前記入力クロック信号との位相関係を示す位相計算値を計算し、前記出力クロック信号に対する位相制御を示す位相調整信号に応じて前記位相計算値の値を増減する位相計算回路と、
前記位相計算値に基づいて、入力クロック信号のクロックパルスを出力クロック信号に出力するか否かを判定し、この判定結果に応じた制御信号を前記クロック選択回路へ出力するクロック出力判定回路と、
前記位相計算値に基づいて、入力クロック信号のクロックパルスをそのまま非反転で出力するか、反転して出力するかを判定し、この判定結果に応じた制御信号を前記クロック選択回路へ出力するクロック位相判定回路と
を含む
ことを特徴とするクロック信号分周回路。 - 請求項1に記載のクロック信号分周回路において、
前記位相計算回路は、前記出力クロック信号の位相を早める旨を示す位相調整信号に応じて前記位相計算値から1を減算し、前記出力クロック信号の位相を遅らせる旨を示す位相調整信号に応じて前記位相計算値に1を加算する
ことを特徴とするクロック信号分周回路。 - N/M(Nは正整数,MはNより大きい正整数)で規定された分周比に基づいて、当該入力クロック信号をN/M分周した出力クロック信号を生成するクロック信号分周回路であって、
入力された制御信号に基づいて、前記入力クロック信号のクロックパルスをそのまま非反転で出力するか、反転して出力するか、マスクして出力しないか、のいずれかの出力動作を選択して実行することにより、前記出力クロック信号を生成するクロック選択回路と、
前記入力クロック信号のサイクルごとに、前記分周比に応じた一定サイクル時間を有する基準分周クロック信号と前記入力クロック信号との位相関係を示す位相計算値を計算し、この位相計算値に基づいて、前記出力動作のうち、前記基準分周クロック信号の位相と近いクロック信号を生成するための出力動作を指示する制御信号を生成して前記クロック選択回路へ出力するクロック選択制御回路と
を備え、
前記クロック選択制御回路は、
前記入力クロック信号をMサイクル分繰り返しカウントすることにより、前記サイクルに対応したカウント値を出力するカウンタ回路と、
少なくとも前記カウント値に対応する位相計算値を予め保持し、入力されたカウント値に応じたテーブルデータを位相計算値として出力するテーブル回路と
を含む
ことを特徴とするクロック信号分周回路。 - 請求項3に記載のクロック信号分周回路において、
前記カウンタ回路は、前記出力クロック信号の位相調整を指示する位相調整信号に応じて前記カウント値を変更することにより、前記出力クロック信号の位相を調整することを特徴とするクロック信号分周回路。 - 請求項4に記載のクロック信号分周回路において、
前記カウンタ回路は、前記出力クロック信号の位相を早める旨を示す位相調整信号に応じて前記カウント値からM−Nを減算し、前記出力クロック信号の位相を遅らせる旨を示す位相調整信号に応じて前記カウント値にM−Nを加算することにより、前記出力クロック信号の位相を調整する
ことを特徴とするクロック信号分周回路。 - N/M(Nは正整数,MはNより大きい正整数)で規定された分周比に基づいて、当該入力クロック信号をN/M分周した出力クロック信号を生成するクロック信号分周方法であって、
入力された制御信号に基づいて、前記入力クロック信号のクロックパルスをそのまま非反転で出力するか、反転して出力するか、マスクして出力しないか、のいずれかの出力動作を選択して実行することにより、前記出力クロック信号を生成するクロック選択ステップと、
前記入力クロック信号のサイクルごとに、前記分周比に応じた一定サイクル時間を有する基準分周クロック信号と前記入力クロック信号との位相関係を示す位相計算値を計算し、この位相計算値に基づいて、前記出力動作のうち、前記基準分周クロック信号の位相と近いクロック信号を生成するための出力動作を指示する制御信号を生成して前記クロック選択ステップへ出力するクロック選択制御ステップと
を備え、
前記クロック選択制御ステップは、
前記入力クロック信号のサイクルごとに、前記分周比に応じた一定サイクル時間を有する基準分周クロック信号と前記入力クロック信号との位相関係を示す位相計算値を計算し、前記出力クロック信号に対する位相制御を示す位相調整信号に応じて前記位相計算値の値を増減する位相計算ステップと、
前記位相計算値に基づいて、入力クロック信号のクロックパルスを出力クロック信号に出力するか否かを判定し、この判定結果に応じた制御信号を前記クロック選択ステップへ出力するクロック出力判定ステップと、
前記位相計算値に基づいて、入力クロック信号のクロックパルスをそのまま非反転で出力するか、反転して出力するかを判定し、この判定結果に応じた制御信号を前記クロック選択ステップへ出力するクロック位相判定ステップと
を含む
ことを特徴とするクロック信号分周方法。 - N/M(Nは正整数,MはNより大きい正整数)で規定された分周比に基づいて、当該入力クロック信号をN/M分周した出力クロック信号を生成するクロック信号分周方法であって、
入力された制御信号に基づいて、前記入力クロック信号のクロックパルスをそのまま非反転で出力するか、反転して出力するか、マスクして出力しないか、のいずれかの出力動作を選択して実行することにより、前記出力クロック信号を生成するクロック選択ステップと、
前記入力クロック信号のサイクルごとに、前記分周比に応じた一定サイクル時間を有する基準分周クロック信号と前記入力クロック信号との位相関係を示す位相計算値を計算し、この位相計算値に基づいて、前記出力動作のうち、前記基準分周クロック信号の位相と近いクロック信号を生成するための出力動作を指示する制御信号を生成して前記クロック選択ステップへ出力するクロック選択制御ステップと
を備え、
前記クロック選択制御ステップは、
前記入力クロック信号をMサイクル分繰り返しカウントすることにより、前記サイクルに対応したカウント値を出力するカウンタステップと、
少なくとも前記カウント値に対応する位相計算値を予め保持し、入力されたカウント値に応じたテーブルデータを位相計算値として出力するテーブルステップと
を含む
ことを特徴とするクロック信号分周方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008071501A JP5228553B2 (ja) | 2008-03-19 | 2008-03-19 | クロック信号分周回路および方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008071501A JP5228553B2 (ja) | 2008-03-19 | 2008-03-19 | クロック信号分周回路および方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009231899A true JP2009231899A (ja) | 2009-10-08 |
JP5228553B2 JP5228553B2 (ja) | 2013-07-03 |
Family
ID=41246869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008071501A Active JP5228553B2 (ja) | 2008-03-19 | 2008-03-19 | クロック信号分周回路および方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5228553B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1075121A (ja) * | 1996-03-28 | 1998-03-17 | Nippon Telegr & Teleph Corp <Ntt> | ダイレクト・デジタル・シンセサイザ |
JP2006165931A (ja) * | 2004-12-07 | 2006-06-22 | Renesas Technology Corp | 分周回路および通信装置 |
WO2008065869A1 (fr) * | 2006-11-29 | 2008-06-05 | Nec Corporation | Circuit de division de fréquence de signal d'horloge et procédé de division de fréquence de signal d'horloge |
-
2008
- 2008-03-19 JP JP2008071501A patent/JP5228553B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1075121A (ja) * | 1996-03-28 | 1998-03-17 | Nippon Telegr & Teleph Corp <Ntt> | ダイレクト・デジタル・シンセサイザ |
JP2006165931A (ja) * | 2004-12-07 | 2006-06-22 | Renesas Technology Corp | 分周回路および通信装置 |
WO2008065869A1 (fr) * | 2006-11-29 | 2008-06-05 | Nec Corporation | Circuit de division de fréquence de signal d'horloge et procédé de division de fréquence de signal d'horloge |
Also Published As
Publication number | Publication date |
---|---|
JP5228553B2 (ja) | 2013-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9735787B2 (en) | Frequency synthesizer with dynamic phase and pulse-width control | |
JP5494858B2 (ja) | クロック信号分周回路及びクロック信号分周方法 | |
TWI551053B (zh) | 脈寬調變訊號產生電路與方法 | |
US7889581B2 (en) | Digital DLL circuit | |
US20140333361A1 (en) | Event-driven clock duty cycle control | |
JP2009290473A (ja) | Pwm制御装置及びパルス波形制御方法 | |
US7518423B2 (en) | Digital DLL circuit for an interface circuit in a semiconductor memory | |
JP2011176615A (ja) | クロック制御回路及びこれを備える半導体装置 | |
KR20160033381A (ko) | 멀티 채널 지연 고정 루프 | |
JP2000156635A (ja) | セルフ・タイミング制御回路 | |
KR20110121108A (ko) | 클럭 신호 듀티 보정 회로 | |
WO2021169158A1 (zh) | 分频器和电子设备 | |
US6886106B2 (en) | System and method for controlling a multiplexer for selecting between an input clock and an input duty-cycle-corrected clock and outputting the selected clock and an enable signal | |
US7546481B2 (en) | Clock control circuit that generates and selects one of a divided clock signal and a multiplied clock signal as a bus clock signal | |
JP2015162052A (ja) | デューティ補正装置ならびにデューティ補正方法 | |
JP2009171573A (ja) | Dll回路およびその制御方法 | |
JP5228553B2 (ja) | クロック信号分周回路および方法 | |
KR101349587B1 (ko) | 단일 클럭 경로를 사용하는 1분주이상의 클럭 분주 회로 | |
JP2005304020A (ja) | クロック・ダブラ | |
JP5151587B2 (ja) | クロック信号分周回路および方法 | |
TWI469529B (zh) | 非整數頻率時脈產生電路及其方法 | |
JP4894327B2 (ja) | ジッタ測定回路 | |
JP5223696B2 (ja) | クロック分周回路、及びクロック分周方法 | |
JP2011205165A (ja) | 半導体装置及び遅延量調整方法 | |
TWI462483B (zh) | 用來產生輸出時脈訊號的時脈產生電路及相關方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130304 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160329 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5228553 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |