JP2009217941A - プラズマディスプレイ装置 - Google Patents

Abstract

【課題】 高精細化した場合でも、アドレス放電遅れの経時劣化が少なく、安定して動作するＰＤＰを提供する。
【解決手段】 列方向に隣接する表示放電セルDDC間の第２電極２３が隣り合う側に横隔壁３１Tで表示放電セルDDCと仕切られたプライミング放電領域PDCと、第１縦隔壁３１L１の延長線上に延び、プライミング放電領域PDCを仕切る第２縦隔壁３１L２と、第２縦隔壁３１L２により仕切られた領域を、さらに２つに仕切りプライミング放電セルPDCを構成する第３縦隔壁３１L３と、列方向に隣り合う２本の第２電極２３の対向する側に、隣り合う第２電極３１L２から別々のプライミング放電セルPDCへ延長された突起電極２３ｃと、表示放電セルDDC及びプライミング放電セルPDCを接続する隙間３５を設け、
プライミング放電セルPDCの隣り合う２つを含む略長方形である空間領域７０の、行方向幅と第２縦隔壁のパターン幅の和を、列方向幅と横隔壁パターン幅の和より大きくする。
【選択図】 図１

Description

本発明はプラズマディスプレイパネル（Plasma Display Panel：以下、PDPとも称する）および駆動装置を含めたプラズマディスプレイ装置に関する。

近年、大型かつ薄型のカラー表示装置として、交流（AC）面放電型PDP実用化が進んでいる。以下、従来技術であるAC面放電型PDPの実施形態を説明する。

図２は、一般的なAC面放電型PDPの構造の一部を示す分解斜視図の例である。図２に示すPDP３８は、ガラス製の前面基板２１などからなる前面板３６と背面基板２８などからなる背面板３７とを貼り合わせて一体化したものである。

前面基板２１は、一定の距離を隔てて平行に形成される維持放電電極対を、複数有する。この維持放電電極対は、第１電極であるX電極２２（以下、Xとも称する）と第２電極であるY電極２３（以下、Yとも称する。）で構成される。X電極２２は、X透明電極２２aと透明電極の導電性を補うことを目的としたXバス電極２２bからなる。また、Y電極２３は、同様に、Y透明電極２３aとYバス電極２３bで構成される。Xバス電極２２bとYバス電極２３bは、図２における矢印D２の方向（行方向）に延長して設けられる。X電極２２、Y電極２３は、誘電体層２６により被覆され、この誘電体層２６は保護膜２７により被覆される。

図２において、複数の維持放電電極対は、矢印D1方向にX-Y-Y-X-X-Y-Y-X-X・・・と配置されている。このような配置をXYYX配置と呼ぶ。これに対して、X-Y-X-Y-X-Y-X-Y-・・・と配置する場合もある。このような配置をXYXY配置と呼ぶ。XYYX配置をとることにより、隣り合うX電極同士、Y電極同士それぞれの電極間容量をなくすことが出来るため、XYXY配置の場合と比べ、無効電力の発生を抑制できる。

背面基板２８は、前面基板２１のXバス電極２２bおよびYバス電極２３bと直角に立体交差するアドレス電極（以下、単に、A電極と称する。）２９を有し、このA電極２９は誘電体層３０により被覆される。このA電極２９は、図２における矢印D１の方向（列方向）に延長して設けられる。この誘電体３０上には、放電の広がりを防止（放電の領域を規定）するための隔壁（リブ）３１が設けられる。誘電体３０上には、この隔壁３１により仕切られた放電セルDCが設けられる。放電セルDCには、赤、緑、青に発光する各蛍光体層３２R、３２G、３２Bが塗布される。

図３は、図２に示すPDPを矢印D２の方向から見た要部断面図である。３３は放電空間を示し、プラズマを生成するための放電ガスが充填される。電極間に電圧を印加すると、放電ガスの電離によってプラズマ１０が発生する。図３は、プラズマ１０が発生している様子を模式的に示している。このプラズマからの紫外線が蛍光体３２を励起して発光させ、蛍光体３２からの発光は、前面基板２１を透過して、それぞれの放電セルからの発光でディスプレイ画面を構成する。

図４は、図２に示したPDPに１枚の画を表示するために要する1TVフィールド期間の動作を示す図である。図４（Ａ）はタイムチャートである。（Ｉ）に示すように1TVフィールド期間４０は複数の異なる発光回数を持つサブフィールド４１乃至４８に分割されている。各サブフィールド毎の発光と非発光の選択により階調を表現する。各サブフィールドは（ＩＩ）に示すようにリセット期間４９、発光セルを規定するアドレス放電期間５０、維持放電期間５１からなる。

図４（B）は、図４（A）のアドレス放電期間５０においてA電極、X電極、及びY電極に印加される電圧波形を示す。波形５２はアドレス放電期間５０における1本のA電極に印加する電圧波形、波形５３はＸ電極に印加する電圧波形、５４、５５はY電極のｉ番目と（ｉ+1）番目に印加する電圧波形であり、それぞれの電圧をV０、V１、V２（Ｖ）とする。図４（B）にA電極に印加するアドレス電圧パルスの幅をt_aとして示してある。図４（B）により、Y電極のｉ行目にスキャンパルス５６が印加された時、A電極との交点に位置するセルでアドレス放電が起こる。また、Y電極のｉ行目にスキャンパルス５６が印加された時、A電極がグラウンド電位（GND）であればアドレス放電は起こらない。このように、アドレス放電期間５０においてY電極にはスキャンパルスが１回印加され、A電極にはスキャンパルスに対応して発光セルではV０、非発光セルではグラウンド電位となる。このアドレス放電が起こった放電セルでは、放電で生じた電荷が、Y電極を覆う誘電体層および保護膜の表面に形成される。この電荷によって発生する電界の助けにより、後述する維持放電のオンオフを制御できる。すなわち、アドレス放電を起こした放電セルは発光セルとなり、それ以外は非発光セルとなる。

図４（Ｃ）は、図４（Ａ）の維持放電期間５１の間に維持放電電極であるX電極とY電極の間に一斉に印加される電圧パルスを示したものである。X電極には電圧波形５８が、Y電極には電圧波形５９が印加される。どちらも同じ極性の電圧V３（V）のパルスが交互に印加されることにより、X電極とY電極との間の相対電圧は反転を繰り返す。この間にX電極とY電極の間の放電ガス中で起こる放電を維持放電と称す。

ところで、明るくかつ寿命が保証され、かつ安定に駆動出来る、低消費電力、高精細、高画質なPDPを実現しようとした場合、アドレス放電特性、特にアドレス放電遅れが問題となる。アドレス放電遅れについての詳細は後述する。

アドレス放電遅れが大きいと、アドレス放電で失敗し、その後に続く維持放電が出来ずに画面のチラツキが発生する。さらにPDPを長時間にわたり駆動することによって、アドレス放電遅れが増大するという問題も生じる（経時劣化）。すなわち、PDPを長時間にわたり点灯させると、やはり画面のチラツキが発生してしまう。
これらの課題を解決する方法として、特許文献１に示すように、電極配置がXYYX配置であって、前面板状にY電極に隣接して平行に補助電極を設け、前面板側の面内補助放電によりプライミング放電を発生させることにより、放電遅れを小さくするPDPが提案されている。また、特許文献２に示すように、電極配置がXYYX配置であって、維持放電を行う第１放電領域と、アドレス放電を行う第２放電領域と、両放電領域をつなぐ隙間部を設け、”列方向および行方向に延びる隔壁”により仕切られた第２放電領域においてYバス電極とアドレス電極の間でアドレス放電を行うことにより、第１放電領域における発光効率の向上と、第２領域におけるアドレス放電特性の向上を同時に達成するPDPが提案されている。

特開２００２−２９７０９１号公報 特開２００３−２１７４５８号公報

しかしながら、特許文献１に示すPDPは補助電極を用いるため、補助電極材料ならびに補助電極に電圧を印加するための駆動回路といった部材が必要となり、PDPの製造コストが増加してしまう。

特許文献２に示すPDPにおいては特許文献１に見られたような部材の増加はないが、”列方向および行方向に延びる隔壁”により第２放電領域を第１放電領域に１対１に対応する形で仕切っているために、PDPが高精細化して走査線数が増える場合に問題が発生する。すなわち、高精細化に対して、維持放電を行う第１放電領域の個々の放電空間を小さくすると、輝度の確保が難しい。そこで、第２放電領域の放電空間を小さくすると、放電開始電圧の上昇や放電遅れの増大が発生してしまい、アドレス特性を安定化させることが難しい。

本発明は、上記した事情に鑑みて成されたもので、その目的は、高精細化した場合でも、アドレス放電特性が安定するPDPを提供することにある。

本書において開示される発明のうち、代表的なものの概要を説明すれば、下記の通りである。

（１）少なくとも、前面基板と、それぞれ２本ずつが交互に列方向に前記前面基板上に配置され、行方向に延びた複数の第１電極および複数の第２電極と、前記第１電極および前記第２電極を被覆する誘電体層と、背面基板と、前記第１電極および前記第２電極に対向し行方向に前記背面基板上に配置され、列方向に延びた複数のアドレス電極と、列方向に延びる複数の第１縦隔壁と、行方向に延びる複数の横隔壁と、前記第１縦隔壁と前記横隔壁によって形成される複数の表示放電セルと、列方向に隣接する前記表示放電セルの内、前記第２電極の隣り合う前記表示放電セルの前記横隔壁の間に形成されたプライミング放電領域と、前記第１縦隔壁の延長線上に列方向に延び、前記プライミング放電領域を仕切る第２縦隔壁と、列方向に延び、前記第２縦隔壁間を、さらに２つに仕切る第３縦隔壁と、前記第２縦隔壁、前記第３縦隔壁及び前記横隔壁により形成されるプライミング放電セルと、列方向に隣り合う２本の前記第２電極の互いに対向する側に、前記隣り合う２本の第２電極からそれぞれ別々の前記プライミング放電セルへ延長された突起電極とを備え、前記表示放電セルと前記プライミング放電セルを仕切る前記横隔壁と前記前面基板との間には、前記表示放電セルと前記プライミング放電セルを空間的に接続する隙間があり、前記第２縦隔壁と前記横隔壁により形成される領域の行方向幅と前記第２縦隔壁のパターン幅の和が、前記第２縦隔壁と前記横隔壁により形成される領域の列方向幅と前記横隔壁のパターン幅の和より大きいことを特徴とするプラズマディスプレイ装置。

（２）少なくとも、前面基板と、それぞれ２本ずつが交互に列方向に前記前面基板上に配置され、行方向に延びた複数の第１電極および複数の第２電極と、前記第１電極および前記第２電極を被覆する誘電体層と、背面基板と、前記第１電極および前記第２電極に対向し行方向に前記背面基板上に配置され、列方向に延びた複数のアドレス電極と、列方向に延びる複数の第１縦隔壁と、行方向に延びる複数の横隔壁と、前記第１縦隔壁と前記横隔壁によって形成される複数の表示放電セルと、列方向に隣接する前記表示放電セルの内、前記第２電極の隣り合う前記表示放電セルの前記横隔壁の間に形成されたプライミング放電領域と、列方向に延び、前記プライミング放電領域を仕切る第２縦隔壁と、前記第２縦隔壁と前記横隔壁により形成されるプライミング放電セルと、列方向に隣り合う２本の前記第２電極の互いに対向する側に、前記隣り合う２本の第２電極からそれぞれ別々の前記プライミング放電セルへ延長された突起電極とを備え、前記表示放電セルと前記プライミング放電セルを仕切る前記横隔壁と前記前面基板との間には、前記表示放電セルと前記プライミング放電セルを空間的に接続する隙間があり、前記第２縦隔壁は前記第１縦隔壁の延長線上にないことを特徴とするプラズマディスプレイ装置。

（３）少なくとも、前面基板と、それぞれ２本ずつが交互に列方向に前記前面基板上に配置され、行方向に延びた複数の第１電極および複数の第２電極と、前記第１電極および前記第２電極を被覆する誘電体層と、背面基板と、前記第１電極および前記第２電極に対向し行方向に前記背面基板上に配置され、列方向に延びた複数のアドレス電極と、列方向に延びる複数の第１縦隔壁と、行方向に延びる複数の横隔壁と、前記第１縦隔壁と前記横隔壁によって形成される複数の表示放電セルと、列方向に隣接する前記表示放電セルの内、前記第２電極の隣り合う前記表示放電セルの前記横隔壁の間に形成されたプライミング放電領域と、前記プライミング放電領域を挟み、列方向に隣り合う前記表示放電セルの内、一方の前記表示放電セルにおける、前記第１縦隔壁と前記プライミング放電領域側の前記横隔壁の交点と、他方の前記表示放電セルにおける前記第１縦隔壁と前記プライミング放電領域側の前記横隔壁の交点と、を接続し、前記第１縦隔壁の延長線上とは異なる方向に延びて、前記プライミング放電領域を仕切るプライミング放電領域用隔壁と、前記プライミング放電領域用隔壁と前記横隔壁により形成されるプライミング放電セルと、列方向に隣り合う２本の前記第２電極の互いに対向する側に、前記隣り合う第２電極から、それぞれ別々の前記プライミング放電セルへ延長された突起電極とを備え、前記表示放電セルと前記プライミング放電セルを仕切る前記横隔壁と前記前面基板との間には、前記表示放電セルと前記プライミング放電セルを空間的に接続する隙間があることを特徴とするプラズマディスプレイ装置。

本発明の適用によれば、高精細化した場合でも、プライミング放電によりアドレス放電を安定して発生させることができる。従って、明るく、且つ寿命が保証され、且つ安定に駆動出来る、低消費電力、高精細、高画質なＰＤＰを提供することが出来る。

以下、本発明の実施例について、図面を参照して詳細に説明する。なお、実施例を説明する全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。また、図２に示した従来例における要素と同一機能を有するものも同一符号を付ける。

まず、図５から図７を用いて、本発明に関わる１つの命題を証明する。命題とは、「最小加工寸法幅がdである隔壁、により囲まれた行方向寸法がHであって列方向寸法がVである長方形領域を、新たな隔壁の配置により２つに分割する方法を考える。このとき、分割によりできる、隔壁を含まない領域の面積を、より広く確保するためには、[1] H > Vであれば、列方向に延びる隔壁により分割する方が、行方向に延びる隔壁により分割するよりも良い。また、[2] H < Vであれば、行方向に延びる隔壁により分割する方が、列方向に延びる隔壁により分割するよりも良い。」である。

証明は以下の通りである。ただし、図５は証明のための補足図であり、点線で示すような隔壁で囲まれた領域を分割するものとする。このとき、PDPにおいては隔壁を隣の領域と共有していることを考慮して、点線領域内にある外周の隔壁幅をd/2とした。

また列方向に延びる隔壁により分割する場合、図６において、この新たな隔壁（黒塗り部）を行方向のどの位置にずらしても、隔壁を含まない領域の面積は変わらない。よって新たな隔壁は、行方向の中心位置に配置して考えた。

また行方向に延びる隔壁により分割する場合、図７において、この新たな隔壁（黒塗り部）を列方向のどの位置にずらしても、隔壁を含まない領域の面積は変わらない。よって新たな隔壁は、列方向の中心位置に配置して考えた。

まず、列方向に延びる隔壁により分割する場合を考える。このとき図６より、仕切られてできる隔壁を含まない領域の面積は、

(1)
となる。これに対して、行方向に延びる隔壁により分割する場合を考える。このとき図７より、仕切られてできる隔壁を含まない領域の面積は、

(2)
となる。以上より、

(3)
となる。従って、(3)式より、[1] H > Vであれば、列方向に延びる隔壁により分割する方が、行方向に延びる隔壁により分割するよりも良い。また、[2] H < Vであれば、行方向に延びる隔壁により分割する方が、列方向に延びる隔壁により分割するよりも良いことが分かる。以上より、前記命題は証明された。また前記命題は最小加工寸法幅dの値によらず成立することも分かる。

本命題は、後述する実施例において、所定の空間領域を列方向に仕切ることにより
、効率よく放電空間を形成できることを示すための１つの根拠として用いる。

放電空間を広く形成することが出来れば、放電開始電圧の上昇や放電遅れの増大を防ぎ、放電を安定化させることが出来る。

次に、本発明により改善される、アドレス放電遅れおよびアドレス放電遅れの経時劣化について説明する。アドレス放電遅れｔ_ｄは電極間に放電開始電圧以上の電圧を印加した時刻から、放電が形成される時刻までの平均的な時間である。またアドレス放電遅れｔ_ｄは形成遅れｔ_ｆと統計遅れｔ_ｓに分割され、以下のように定義される。

(4)
ここで、形成遅れｔ_ｆは放電の起点となる種電子が発生した時刻から、放電が形成される時刻までの時間であり、統計遅れｔ_ｓは電極間に放電開始電圧以上の電圧を印加した時刻から、種電子が発生する時刻までの平均的な時間である。”平均的な”と書いたのは、種電子が発生するまでの時間が同じ条件下で測定を繰り返し行ったとしても、ばらつき、分布を持つからである。この形成遅れｔ_ｆと統計遅れｔ_ｓは放電遅れ現象を理解するために必要な量である。

ここで、アドレス電極に印加する電圧パルスの幅をt_aとすると、複数回測定における放電が全てt_aの時間内に起こらないとアドレス放電で失敗し、表示のチラツキが発生してしまうため、全ての放電がアドレスパルス内に収まっている必要がある。

さらにPDPを連続的に駆動、点灯させる寿命試験において、アドレス放電遅れ、特に統計遅れが大きく増大する。これにより、全ての放電がアドレスパルス内に収まらなくなり表示チラツキが発生してしまう。上記したように統計遅れは電極間に放電開始電圧以上の電圧を印加した時刻から、種電子が発生するまでの平均的な時間である。放電の種となる種電子は、MgO中の価電子帯と伝導帯の間で、伝導体から僅かに低いところに存在するトラップ準位に補足されていた電子が、電界効果やオージェ過程により放電空間に飛び出すことによって発生する。トラップ準位への電子の補足はアドレス放電の前の放電で真空紫外線のMgOへの照射もしくは荷電粒子のMgOへの衝突によって行なわれる。ここで、連続点灯を行なった後においても、放電の強度は殆ど変わらないことから、トラップ準位へ電子を補足させるための真空紫外線もしくは荷電粒子のエネルギー強度が減少している訳ではないことが分かる。すなわち、放電空間へ放出される種電子の数が減少するのは、トラップ準位そのものの数が減少するためである。以上より、寿命試験により統計遅れが大きくなるのは、MgO中のトラップ準位の数が減少し、MgOから放出される種電子の数が減少することが原因であることがわかる。

次に、MgO中のトラップ準位数の減少を引き起こす要因の調査を行った。図８に寿命試験前後でのMgO表面状態の様子を５万倍に拡大して観察した結果を示す。図８（Ａ）は寿命試験前のMgO表面の様子であり、図８（Ｂ）は寿命試験後に劣化している部分の様子である。図８（Ａ）の表面には綺麗なMgOの結晶が残されており、一方、図８（Ｂ）の表面は鱗状になっており結晶性が失われているのがわかった。上記したようにトラップ準位はMgO結晶のバンド構造の伝導体から僅かに低いところに形成され、このような準位が存在するためにはMgOが結晶となっていることが必要である。寿命試験後に結晶性が失われるのは、プラズマ中のイオンがMgO表面に衝突することにより、結晶が破壊される（スパッタされる）ためである。

なお、以上の議論は前面板誘電体の保護膜がMgOである場合について述べたが、PDPにおける保護膜はイオンによるスパッタを常に受ける環境にあるため、保護膜がMgOでない場合も同様である。

図１および図９から図１３は、本発明に関わる実施形態の第１の例を模式的に示す図面であり、図１は第１の例におけるPDPのセル構造の一部を表す正面図、図９は図１のA線における隔壁の断面図，図１０は図１のＡ’線における隔壁の断面図，図１１は図１のB線における断面図，図１２は図１のＢ’線における断面図、図１３は図１の隔壁部分のみを示す正面図である。
（構成の説明）
図１１に示すように、PDP３８はガラス製の前面基板２１などからなる前面板３６と、ガラス製の背面基板２８などからなる背面版３７とが、放電空間３３を形成するように対向して配置され、その外周部をガラスフリット（図示せず）を用いて封着している。放電空間には、プラズマを生成するための放電ガス（Ne および Xeの混合ガス）が封入されている。

前面基板２１は、一定の距離を隔てて平行に形成される維持放電電極対を、複数有する。この複数の維持放電電極対は、第１電極であるX電極２２（以下、単に、Xとも称する）と、第２電極であるY電極２３（以下、単に、Yとも称する）と、で構成されている。X電極２２は、T字形状をもつX透明電極２２aと、透明電極の導電性を補うことを目的としたXバス電極２２bと、で構成されている。また、Y電極２３は、T字形状をもつY透明電極２３aと、透明電極の導電性を補うことを目的としたYバス電極２３bと、Y突起電極２３cと、で構成されている。Y突起電極２３cの詳細な構成については後述する。X電極２２とY電極２３は、行方向に延長して設けられている。図１において、各維持放電電極対はXYYX配置をとっている。また、本実施例においては、列方向に隣り合う２本のX電極を、電気的に接続させ、１本のX電極とした。すなわちこの１本のX電極は、列方向の両隣にあるそれぞれのY電極と維持放電電極対を形成する。

また、X電極２２、Y電極２３は、低融点ガラス層からなる誘電体層２６により被覆され、この誘電体層２６はMgOからなる保護膜２７により被覆されている。

背面基板２８は、前面基板２１のX電極２２およびY電極２３と直角に立体交差するアドレス電極（以下、単に、A電極と称する）２９を有し、このA電極２９は、誘電体層３０により被覆されている。このA電極２９は、列方向に延長して設けられている。

この誘電体３０上には、放電の広がりを防止（放電の領域を規定）するための隔壁（リブ）３１が設けられている。誘電体３０上には、この隔壁３１により、X電極２２とY電極２３とA電極２９を有する表示放電セルDDCならびに、Y突起電極２３cとA電極２９を有するプライミング放電セルPDCが形成されている。隔壁３１は、表示放電セルDDCを列ごとに仕切る第１縦隔壁３１L１と、表示放電セルを行ごとに仕切る横隔壁３１Tと、表示放電セルDDCを仕切る第１縦隔壁３１Ｌ１の延長線上に列方向に延びプライミング放電セルPDCを仕切る第２縦隔壁３１Ｌ２と、第１縦隔壁３１Ｌ１の延長線上にはなく、列方向に延びプライミング放電セルPDCを仕切る第３縦隔壁３１Ｌ３と、で構成されている。なお、第３縦隔壁３１L３は、隣り合う第２縦隔壁３１L２同士のちょうど真ん中に位置するように配置した。従って、プライミング放電セルPDCは横隔壁３１Ｔと、第２縦隔壁３１Ｌ２と、第３縦隔壁３１Ｌ３と、により形成されている。横隔壁３１Tで挟まれた、列方向に並ぶ表示放電セルDDC同士の間の部分はプライミング放電領域３９である。また隔壁と隔壁の交差部分は共通部分である。

さらに、表示放電セルDDCとプライミング放電セルPDCを仕切る領域において、表示放電セルDDCとプライミング放電セルPDCを空間的に接続するための隙間部３５が形成されている。この隙間部３５は、前面基板２１側の誘電体２６や保護膜２７に、穴を開けることにより、形成できる。第1の例においては、隔壁の高さを、表示放電セルDDC及びプライミング放電セルPDCを仕切る領域と、それ以外の領域と、で変えることによって形成した。

次に、先ほど述べたY突起電極２３cの構成について説明する。Y突起電極２３cは列方向に隣り合う２本のY電極２３の互いに対向する側に、隣り合うY電極２３から、それぞれ隔壁により仕切られた別々のプライミング放電セルPDCへ延長される。なおY突起電極２３cは図１１において、透明電極だけで構成してもよい。ここでYバス電極２３ｂはプライミング放電セルPDCの領域にて、A電極２９と対向して、横隔壁３１Tを挟む領域に配置してある。Yバス電極２３は表示放電セルDDCを挟む領域に存在しても良い。ただし、プライミング放電セルPDCを挟む位置に配置すると、スキャンの干渉が発生し、駆動電圧マージンが減少する可能性があるため望ましくない。

またA電極２９はプライミング放電領域３９において、その行方向の幅を他の部分よりも大きくしている。他の部分とは、たとえば表示放電セルにおけるX電極あるいはY電極と対向する部分である。このようにすることにより、A電極２９の作る電界が第３縦隔壁３１L３により遮蔽される分を、補うことができ、Y突起電極２３cとA電極２９の間における放電を発生しやすくすることができる（なお、プライミング放電セルPDCにおけるA電極の形状は、図１では隔壁に隠れているが、図２１に示す、第２の例と同様である。）
ここで、図１において、第２縦隔壁３１L２と横隔壁３１Tにより構成される２つのプライミング放電セルPDCを含む略長方形である空間領域７０の、行方向幅と第２縦隔壁３１L２のパターン幅の和が、空間領域７０の列方向幅と横隔壁３１Tのパターン幅の和より大きいように設計した。なお、本明細書においては、隔壁に関するパターン幅を、”底面からの距離が高さの９０％である位置の寸法”と定義する。

従って、先に証明した命題によれば、この空間領域７０は列方向に延びる第３縦隔壁３１L３により仕切ることによって、プライミング放電セルPDCの放電空間を効率よく確保でき、行方向に延びる隔壁で仕切る従来例よりも安定したプライミング放電を行うことが出来、列方向を高精細化（スキャンを行うY電極２３の数が増大）した場合にも、アドレス放電特性に優れたPDPを得ることが出来る。また、発光効率を増大させるために、表示放電セルDDCの列方向幅を大きくしたい場合にも、プライミング放電セルPDCにおける放電空間の減少を、行方向に区切った場合に比べて抑制することが出来る。

また図１１に示すように、表示放電セルDDCには、紫外線によって赤、緑、青に発光する蛍光体層３２が塗布されている（図１では、蛍光体層３２を図示していない）。
（動作の説明）
次に、本PDPにおける駆動の詳細について説明する。

まず、全表示放電セルDDCおよび全プライミング放電セルPDCにおいて、リセット期間におけるリセット放電により、前面板３６側の保護膜２７の表面上および背面板３７の誘電体層３０、蛍光体層３２の表面上に壁電荷が形成される。

次に、アドレス放電期間の動作について説明する。図１における、A線を通るY電極２３を、ｉ番目にスキャンパルスが印加されるY電極（以下、Yi電極とも称す）、またＡ’線を通るY電極２３を、（ｉ+1）番目にスキャンパルスが印加されるY電極（以下、Y(i+1)電極とも称す）とする。

Yi電極にスキャンパルスが印加され、A電極２９にアドレス電圧パルスが印加されたとき、ある放電遅れ時間だけ経過した後に、Yi電極（特にY透明電極２３a）とA電極２９と、を含む表示放電セルDDCにおいて、アドレス放電が発生する。一方で、Yｉ電極にスキャンパルスが印加され、A電極２９にアドレス電圧パルスが印加されたとき、またある放電遅れ時間だけ経過した後に、Yi電極（特にY突起電極２３c）とA電極２９と、を含むプライミング放電セルPDCにおいてはプライミング放電が発生する。

表示放電セルDDCにおけるアドレス放電が先に発生した場合は、従来例と同様の通常のアドレス放電となる。これに対して、プライミング放電セルPDCにおけるプライミング放電が先に発生した場合、このプライミング放電により発生した正イオンや電子などの荷電粒子が、隙間部３５を通じてプライミング放電セルPDCと空間的に接続された表示放電セルDDCに流入し、表示放電セルDDCにおけるアドレス放電の形成を促進する。すなわちアドレス放電そのものの放電遅れ時間が大きい場合に、プライミング放電が発生することにより、アドレス放電の放電遅れ時間を制限することが出来る。この効果は特にアドレス放電遅れの経時劣化を抑制することが出来る（後述）。

続いて、Y(i+1)電極にスキャンパルスが印加され、A電極２９にアドレス電圧パルスが印加されたとき、ある放電遅れ時間だけ経過した後に、Y(i+1)電極（特にY透明電極２３a）とA電極と、を含む表示放電セルDDCにおいて、アドレス放電が発生する。一方で、Y(i+1)電極にスキャンパルスが印加され、A電極２９にアドレス電圧パルスが印加されたとき、またある放電遅れ時間だけ経過した後に、Y(i+1)電極（特にY突起電極２３c）とA電極と、を含むプライミング放電セルPDCにおいてはプライミング放電が発生する。

そしてi番目のスキャンパルスを印加したときと同様にして、プライミング放電が発生することにより、アドレス放電の放電遅れ時間を制限することが出来る。

ここで、Yi電極とA電極２９で構成されるプライミング放電セルPDCにおけるプライミング放電が、Y(i+1)電極とA電極２９で構成されるプライミング放電セルPDCにおいてリセット期間に形成された壁電荷状態を、乱すこと（このことを本明細書では、以下、”スキャンの干渉”と呼ぶ）はない。Y(i+1)電極とA電極２９で構成されるプライミング放電セルPDCにはYi電極のY突起電極２３cが延びてきていないためであり、また、各々のプライミング放電セルPDCが第２縦隔壁３１L２ならびに第３縦隔壁３１L３により、仕切られているためである。従って、XYYX配置を取りながら、（スキャンの干渉を防止できるという意味で）プライミング放電セルPDCを構成することが出来る。

アドレス放電期間におけるアドレス放電で生じた電荷が、Y電極２３を覆う誘電体層２６および保護膜２７の表面に形成される。

このアドレス放電期間の後、維持放電期間において、X電極２２とY電極２３との間に交互に電圧パルスが印加され、X電極２２とY電極２３の間で維持放電が発生する。この維持放電により発生したプラズマからの紫外線が赤、緑、青の蛍光体層３２を励起することにより、可視発光が得られ、それぞれの表示放電セルDDCからの発光でディスプレイ画面を構成する。

このとき、隙間部３５は狭くなっているため、維持放電はプライミング放電セルPDCにはほとんど広がらない。よって、荷電粒子によるスパッタリングをまともに受ける表示放電セル内の保護膜２７と比べて、プライミング放電セルPDC上の保護膜２７は、維持放電時に、スパッタリングされる量が少ない。従って、プライミング放電セルPDCにおけるアドレス放電特性（例えば、放電遅れ時間に影響する種電子放出性能）の劣化量が非常に少ない。以上の理由から、長時間のPDPの駆動によって、アドレス放電遅れが増大する経時劣化という問題に対して、本PDPは特に有効である。
（実験例）
図１に示すセル構造を持つ４２型のPDP（横1024画素×縦1024画素）を作成し、２種類の４２型PDP（Ｉ）、（ＩＩ）を比較対象として評価を行った。（Ｉ）は図１４、１５、１６に示すセル構造を持つ。（Ｉ）は電極配置がXYYX配置であり、プライミング放電セルPDCを有していない。これを“リファレンス”と呼ぶことにする。また（Ｉ）は図１７、１８、１９に示すセル構造を持つ。（ＩＩ）は電極配置がXYYX配置でありプライミング放電セルPDCを有する。プライミング放電領域を行方向に延びる隔壁を用いて仕切っている点が特徴であり、この構造をとることによりXYYX配置をとりながら、スキャンの干渉を防止することが出来る。この構造を”行仕切り型”と呼ぶことにする。また、図１の構造は（ＩＩ）と比べると、プライミング放電領域３９を列方向に延びる隔壁のみで仕切っている点が特徴であり、このような構造によっても、前述の通り、スキャンの干渉を防止できる。この構造を“列仕切り型”と呼ぶことにする。

“リファレンス”、“行仕切り型”、“列仕切り型”の３種類の試作PDPにおいて、表示放電セルの大きさは同じである。また、本試作PDPは先に述べた命題におけるHおよびVを用いて、H > Vを満たすように作成した。その結果、“列仕切り型”のプライミング放電セルは、“行仕切り型”のプライミング放電セルに比べ、１．２５倍の広さを確保することができた。本実験で作成したPDPのアドレス放電遅れｔ_ｄの評価結果を図２０に示す。寿命試験における点灯時間が１６８０時間および１００００時間のときのｔ_ｄの値を測定した。点灯時の周波数は１２kHz（１秒当りに維持放電パルス対が１２０００回印加される）である。

図２０に示す実験結果より、ｔ_ｄの値は点灯初期は同程度であるが、点灯時間とともに増大することが分かる。特に“リファレンス”のｔ_ｄの増大量が他の２つよりも大きい。これは“リファレンス”の表示放電セルDDCにおけるMgO保護膜２７が、点灯時間とともに放電時のスパッタリングを受け、その結果、種電子を放出する性能などの放電特性が劣化してしまったためであると考えられる。これに対して、“行仕切り”、“列仕切り”におけるｔ_ｄの経時劣化は少ない。両PDPにおいても、点灯時間とともに表示放電セルにおける、MｇO保護膜性能の劣化により、表示放電セルのアドレス放電特性は悪くなる。しかし、プライミング放電セルPDCにおけるプライミング放電が、上記の如く、表示放電セルのアドレス放電を促進することが出来ることならびに、プライミング放電の放電遅れｔｄの経時劣化が非常に小さいことから、両PDPではｔ_ｄの劣化が少なくなっていると考えられる。また、経時劣化後を比較すると、本発明の構造（“列仕切り型”）におけるｔ_ｄが“行仕切り型”におけるｔ_ｄよりも小さい。これは、隔壁形成方向に由来する放電空間の広さの違いにより、放電形成速度ならびに種電子放出性能の違いが生じたためと考えられる。すなわち、本発明のセル構造を用いることにより、従来構造に比べ、より高速にアドレス放電を行うことが可能である。このことは、高精細化した場合でも、アドレス放電特性が良好なPDPを提供することが出来ることも意味している。

図２１から図２２は、本発明に関わる実施形態の第２の例を模式的に示す図面であり、図２１は第２の例におけるPDPのセル構造の一部を表す正面図、図２２は図２１の隔壁部分のみを示す正面図である。また、図２１の各断面（A断面、A'断面、B断面、B'断面）における断面図は第1の例と同様である。
（構成の説明）
この第２の例におけるPDPは、前述した第１の例において第２縦隔壁３１L２と、第３縦隔壁３１L３が配置されていたプライミング放電領域３９において、第２縦隔壁３１L２を除いた構成になっている。すなわち、第１の例において第２縦隔壁３１L２を挟んで隣り合っている２つのプライミング放電セルPDCを合わせて、１つのプライミング放電セルPDCとしている。

このような構成をとることにより、プライミング放電セルPDC１つあたりの空間を広くすることが出来る。従って、放電形成時に発生する荷電粒子が隔壁壁面に衝突し放電形成が抑制される割合を低減できるため、第1の例と比べて、さらにアドレス放電特性を向上することが出来る。また、第１の例と比べて、第２縦隔壁３１L２を除いた分、部材点数を削減できることが挙げられる。さらには、隔壁材料として一般的な低融点ガラスを誘電率の低い放電ガスに置き換えることにより、電極間の静電容量を低減し、無駄な電力消費を低減し、駆動制御の応答性を高めることが出来るという点も挙げられる。

ここで、図２２において、第３縦隔壁３１L３と横隔壁３１Tにより構成される２つのプライミング放電セルPDCを含む略長方形である空間領域７０の、行方向幅と第３縦隔壁３１L３のパターン幅の和が、空間領域７０の列方向幅と横隔壁３１Tのパターン幅の和より大きいように設計されている。従って第１の例の場合と同様に、第２の例においても、空間領域７０を図２２のようにとったときには、空間領域７０を列方向に延びる第３縦隔壁３１L３により仕切るほうが、行方向に延びる隔壁を用いて仕切るよりもプライミング放電セルPDCの空間を広く確保できる。

それ以外の構成及び駆動動作は前述した第１の例に示したPDPと同様である。

図２３から図２７は、本発明に関わる実施形態の第３の例を模式的に示す図面であり、図２３は第３の例におけるPDPのセル構造の一部を表す正面図、図２４は図２３のA線における隔壁の断面図，図２５は図２３のＡ’線における隔壁の断面図，図２６は図２３のB線における断面図，図２７は図２３のＢ’線における断面図である。
（構成の説明）
この第３の例におけるPDPは、前述した第１の例において第２縦隔壁３１L２と、第３縦隔壁３１L３が配置されていたプライミング放電領域３９において、第２縦隔壁３１L２、第３縦隔壁３１L３を除き、A線上における第１縦隔壁３１L1と横隔壁３１Tとの交点、およびＡ’線上における第１縦隔壁３１L1と横隔壁３１Tとの交点、それぞれを交互に結ぶように斜め隔壁３１Dを配置した構成になっている。また、第２縦隔壁３１L２を除いたことにより、１つのプライミング放電セルPDCと、隙間部３５を通じて接続されている表示放電セルは２つ存在している。

このような構成をとることにより、プライミング放電セルPDC１つあたりの空間を広くすることが出来る。従って、放電形成時に発生する荷電粒子が隔壁壁面に衝突し放電形成が抑制される割合を低減できる。隙間部３５を行方向に広く取ることが出来るので、また、第１、２の例と比べて、より効率よく荷電粒子が表示放電セルDDCへ移動することが出来、アドレス放電遅れを低減できる。

それ以外の構成及び駆動動作は前述した第１の例に示したPDPと同様である。

図２８および図２９は、本発明に関わる実施形態の第４の例を模式的に示す図面であり、図２８は第４の例におけるPDPのセル構造の一部を表す正面図、図２９は図２８のB線における断面図である。
（構成の説明）
この第４の例におけるPDPは、前述した第１の例において、同じ形状・同じ面積で設計されていた、X透明電極２２aのT字形状部分と、Y透明電極２３aのT字形状部分と、における両者の有効電極面積が１：２となっている。ここで、本明細書において有効電極面積とは"表示放電セルDDC内に含まれる範囲内における電極の面積”と定義する。

第１の例では、プライミング放電セルPDCを広く取り、かつX電極を列方向に隣り合う表示放電セルDDCで１本に共通化している。これらの影響により、従来例の構成と比較すると、維持放電時における平均的な可視発光中心の位置が、Y電極２３側よりもX電極２２側に近づいている。このような場合には、PDPの表示品位に悪影響が発生する可能性がある。

この悪影響について、図を用いて説明する。図３０（A)は１つの表示放電セルDDCを模式的に表した正面図である。前記した通り、維持放電時において、X電極とY電極は相対的な電圧関係（どちらが陽極で、どちらが陰極か）を反転させ、維持放電を繰り返し、そのたびにプラズマから発生する紫外線が蛍光体を励起し、可視光を発生させる。従って平均的に見た可視発光強度の中心８０は表示放電セルDDCの中心位置となる。通常のPDPにおいては、図３１（A)に示すように表示放電セルDDCが行方向・列方向それぞれに等間隔で配置され、各サブピクセルを構成することにより画像を表示する。すなわち、表示放電セルDDCが列方向に１つずつの周期で配置されている。これに対して、図３１（B)に示すように、表示放電セルDDCが列方向に２つずつの周期で配置されている場合、可視発光強度の中心８０が表示放電セルの位置と同様に変位する。このため、たとえば全画面で白表示を行うと、互いに近寄っている２行からなる明（線）部と、この明（線）部間に存在する暗（線）部とが繰り返す２行おきの表示ライン周期ムラとなる。これが人間の視認できる程度になると表示に違和感が表れてしまう。そこで、図３０（B)に示すように、Y透明電極２３aの列方向幅を大きくし、X透明電極２２aの列方向幅を小さくすることにより、Y透明電極２３a側が平均的に明るくなり、可視発光強度の中心８０をY電極２３側に変位させることが出来る。よって、XYYX配置の場合、図３１（C)に示すように、表示放電セルDDCの変位をY透明電極２３aの列方向幅の変更により補償することができる。

従って、第４の例のような構成をとることにより、維持放電時の平均的な発光中心を電極面積の大きいY電極２３側にずらすことが出来、表示品位の悪化を防ぐことが出来る。

また、Y透明電極２３aにおけるT字形状部分の面積が大きくなるため、電圧が印加される実効的な領域が拡大し、表示放電セルDDCにおけるアドレス放電特性を改善できる。

ここで、第１の例では、Y突起電極２３cが、行方向に見たときに、…A-Ａ’-Ａ’-A-A-Ａ’-Ａ’−A−A−…と並んでいるが、第４の例のように、…A-Ａ’-A-Ａ’-A-Ａ’-A-Ａ’-A-…と並んでいてもよい。なお、Aと書いたのはA線側のY電極２３からY突起電極２３cが出ていることを意味する。また、Ａ’と書いたのはＡ’線側のY電極２３からY突起電極２３cが出ていることを意味する。

それ以外の構成及び駆動動作は前述した第１の例に示したPDPと同様である。

図３２は、本発明に関わる実施形態の第５の例を模式的に示す図面である。基本的な構成は図1で示した第１の例におけるPDPと同様である。図３２は図１のB線と同じ位置における断面図である。
（構成の説明）
この第５の例におけるPDPは、前述した第１の例において、前面板３６における保護膜２７の上（放電空間３３のある側）で、プライミング放電セルPDCがある領域に、高さ調節層７１が設けられている。また、高さ調節層７１の上には電子放出層７２が設けられている。

このような構成をとることにより、第1の例と比べて、プライミング放電セルPDCにおけるY突起電極２３cとA電極２９の間の放電空間距離を実効的に短くすることが出来、プライミング放電の放電開始電圧を下げることや、プライミング放電の放電遅れ時間を短縮することが出来る。また電子放出層７２により、さらにプライミング放電の放電開始電圧を下げることや、プライミング放電の放電遅れ時間を短縮することが出来る。

さらに本構成によれば、放電空間を広く確保できるため、高さ調節層７１および電子放出層７２を形成することが容易となる。また、電子放出層７２については、放電空間を広く確保できるために、電子放出の効果を高めることが出来る。これは電子放出層の内、放電ガスに面している表面の面積が増えるほど電子放出の源となる有効な原子及びトラップ準位などの数が増えるためである。

高さ調節層７１は、放電空間距離を縮めることが大きな目的であるため、材料は何でも良いが、例えば誘電体層２６と同種の誘電体材料を用いて形成される。一般的なガラス材料（比誘電率=３〜１０）を用いても良い。また比誘電率の高い物質であるほど高さ調節層７１による電圧降下を抑制できるため、TiO_２（比誘電率=約100）などの比誘電率の高い材料を用いても良い。

電子放出層７２としては、２次電子放出係数の高い材料あるいは仕事関数の値が小さい材料を用いるのがよい。たとえば、アルカリ金属の酸化物、アルカリ土類金属の酸化物（例えばBaO、SrO、CaOなど）、希土類酸化物、フッ化物などが挙げられる。

なお、高さ調節層７１は、図３２では保護膜２７の上（放電空間３３のある側）に配置したが、保護膜２７の下でもよい。

それ以外の構成及び駆動動作は前述した第１の例に示したPDPと同様である。

図３３は、本発明に関わる実施形態の第６の例を模式的に示す図面である。基本的な構成は図1で示した第１の例におけるPDPと同様である。図３３は図１のB線と同じ位置における断面図である。
（構成の説明）
この第６の例におけるPDPは、前述した第１の例において、背面板３７における誘電体層３０の上（放電空間３３のある側）で、プライミング放電セルPDCがある領域に、高さ調節層７１が設けられている。また、高さ調節層７１の上には電子放出層７２が設けられている。

このような構成をとることにより、第1の例と比べて、プライミング放電セルPDCにおけるY突起電極２３cとA電極２９の間の放電空間距離を実効的に短くすることが出来、プライミング放電の放電開始電圧を下げることや、プライミング放電の放電遅れ時間を短縮することが出来る。また電子放出層７２により、さらにプライミング放電の放電開始電圧を下げることや、プライミング放電の放電遅れ時間を短縮することが出来る。

さらに本構成によれば、放電空間を広く確保できるため、高さ調節層７１および電子放出層７２を形成することが容易となる。また、電子放出層７２については、放電空間を広く確保できるために、電子放出の効果を高めることが出来る。これは電子放出層の内、放電ガスに面している表面の面積が増えるほど電子放出の源となる有効な原子及びトラップ準位などの数が増えるためである。

高さ調節層７１は、放電空間距離を縮めることが大きな目的であるため、材料は何でも良いが、例えば誘電体層３０と同種の誘電体材料を用いて形成される。また、隔壁３１を用いれば、隔壁を形成するプロセスと同一の工程内において、形成することが可能になる。一般的なガラス材料（比誘電率=３〜１０）を用いても良い。また比誘電率の高い物質であるほど高さ調節層７１による電圧降下を抑制できるため、TiO_２（比誘電率=約100）などの比誘電率の高い材料を用いても良い。

電子放出層７２としては、２次電子放出係数の高い材料あるいは仕事関数の値が小さい材料を用いるのがよい。たとえば、アルカリ金属の酸化物、アルカリ土類金属の酸化物（例えばBaO、SrO、CaOなど）、希土類酸化物、フッ化物などが挙げられる。

なお、高さ調節層７１は、図３３では誘電体層３０の上（放電空間３３のある側）に配置したが、保護膜２７の下でもよい。

それ以外の構成及び駆動動作は前述した第１の例に示したPDPと同様である。

図３４は、本発明に関わる実施形態の第７の例を模式的に示す図面である。基本的な構成は図1で示した第１の例におけるPDPと同様である。図３４は図１のB線と同じ位置における断面図である。
（構成の説明）
この第７の例におけるPDPは、前述した第１の例において、電気的に接続して1本としたX電極を2本としている。このような構成をとることにより、各々のX電極に異なる電圧波形を印加することが可能となる。

また、列方向に隣り合う各々の表示放電セルDDCの間の領域に横隔壁３１Tで挟まれる隔壁のない領域（行間領域３４）を設けた。このような構成をとることにより、第1の例において、X電極の下の横隔壁３１Tがあった領域を排気パスとして活用し、排気プロセスにおける排気効率を向上することが出来る。

さらに、Xバス電極２２ｂ及びYバス電極２３ｂは横隔壁３１Tを挟んでA電極と対向する領域ではなく、表示放電セルDDCを挟む領域に配置してある。このような構成をとることにより、Yバス電極２３ｂとプライミング放電セルPDCの距離を離すことができ、従って前面板３６と、背面板３７を貼り合わせるときの、上下方向のずれによる影響を緩和することが出来る。ずれによる影響とは、例えば第１の例で述べたような、Yバス電極２３ｂがプライミング放電セルPDCを挟んでA電極２９と対向する配置のときに発生するスキャンの干渉を意味する。

それ以外の構成及び駆動動作は前述した第１の例に示したPDPと同様である。

第１の例を模式的に示す正面図である。 従来例を模式的に示す斜視図である。 図２のPDPの断面図である。 PDPに１枚の画を表示する1TVフィールド期間の動作を示した図である。 命題の証明において検討した領域の説明図である。 命題の証明において検討した領域を、列方向に延びる隔壁により分割する場合の説明図である。 命題の証明において検討した領域を、行方向に延びる隔壁により分割する場合の説明図である。 放電セル内の、放電痕の様子を示した図である。（A）は寿命試験前における放電セル内の様子であり、（B）は寿命試験後における放電セル内の様子である。 図１のA線における隔壁の断面図である。 図１のＡ’線における隔壁の断面図である。 図１のB線における断面図である。 図１のＢ’線における断面図である。 図１の隔壁構造のみを模式的に示した正面図である。 実験に用いた“リファレンス”の構造を模式的に示す正面図である。 図１４のA線における隔壁の断面図である。 図１４のB線における断面図である。 実験に用いた“行仕切り型”の構造を模式的に示す正面図である。 図１７のA線における隔壁の断面図である。 図１７のB線における断面図である。 各PDPの点灯時間（hrs.）と放電遅れt_d（μｓ）の関係を示すグラフである。 第２の例を模式的に示す正面図である。 図２１の隔壁構造のみを模式的に示した正面図である。 第３の例を模式的に示す正面図である。 図２３のA線における隔壁の断面図である。 図２３のＡ’線における隔壁の断面図である。 図２３のB線における断面図である。 図２３のＢ’線における断面図である。 第４の例を模式的に示す正面図である。 図２８のB線における断面図である。 表示放電セルとその可視発光強度の中心を模式的に示す正面図である。（A)はX透明電極とY透明電極のサイズが同じ場合、（B)は異なる場合である。 表示放電セルの配置を示す模式図である。（A)は、表示放電セルが行方向・列方向それぞれに等間隔で配置されている場合、（B)は、表示放電セルDDCが列方向に２つずつの周期で配置されている場合、（C)は表示放電セルDDCが列方向に２つずつの周期で配置されていて、かつ各表示放電セルにおける可視発光強度の中心をずらした場合である。 第５の例を模式的に示す断面図である。 第６の例を模式的に示す断面図である。 第７の例を模式的に示す断面図である。 図３４のB線における断面図である。

符号の説明

3…負の電荷を持った粒子（例えば電子），4…正の電荷を持った粒子（例えば正イオン），5…正壁電荷，6…負壁電荷，10…プラズマ，21…前面ガラス基板，22…X電極，23…Y電極，22a…X透明電極，23a…Y透明電極，22b…Xバス電極，23b…Yバス電極，23c…Y突起電極，26…誘電体層，27…保護膜，28…背面ガラス基板，29…A電極，30…誘電体層，31…隔壁（リブ），31L…縦隔壁，31L1…第１縦隔壁，31L2…第２縦隔壁，31L３…第３縦隔壁，31T…横隔壁，32…蛍光体層，32R…赤蛍光体層，32G…緑蛍光体層，32B…青蛍光体層，33…放電空間，34…行間領域，35…隙間部，36…前面板，37…背面板，38…PDP，39…プライミング放電領域，40…TVフィールド，41乃至48…サブフィールド，49…リセット期間，50…アドレス放電期間，51…維持放電期間，52…1本のA電極に印加する電圧波形，53…Ｘ電極に印加する電圧波形，54…Ｙ電極のi番目に印加する電圧波形，55…Y電極のi+1番目に印加する電圧波形，56…Y電極のi行目に印加されるスキャンパルス，57…Y電極のi+1行目に印加されるスキャンパルス，58…X電極に印加される電圧波形，59…Y電極に印加される電圧波形，70…略長方形である空間領域，71…高さ調節層，72…電子放出層,80…可視発光強度の中心
DC…放電セル，DDC…表示放電セル，PDC…プライミング放電セル。

Claims (12)

1. プラズマディスプレイ装置であって、
   少なくとも、前面基板と、
   それぞれ２本ずつが交互に列方向に前記前面基板上に配置され、行方向に延びた複数の第１電極および複数の第２電極と、
   前記第１電極および前記第２電極を被覆する誘電体層と、
   背面基板と、
   前記第１電極および前記第２電極に対向し行方向に前記背面基板上に配置され、列方向に延びた複数のアドレス電極と、
   列方向に延びる複数の第１縦隔壁と、
   行方向に延びる複数の横隔壁と、
   前記第１縦隔壁と前記横隔壁によって形成される複数の表示放電セルと、
   列方向に隣接する前記表示放電セルの内、前記第２電極の隣り合う前記表示放電セルの前記横隔壁の間に形成されたプライミング放電領域と、
   前記第１縦隔壁の延長線上に列方向に延び、前記プライミング放電領域を仕切る第２縦隔壁と、
   列方向に延び、前記第２縦隔壁間を、さらに２つに仕切る第３縦隔壁と、
   前記第２縦隔壁、前記第３縦隔壁及び前記横隔壁により形成されるプライミング放電セルと、
   列方向に隣り合う２本の前記第２電極の互いに対向する側に、前記隣り合う２本の第２電極からそれぞれ別々の前記プライミング放電セルへ延長された突起電極とを備え、
   前記表示放電セルと前記プライミング放電セルを仕切る前記横隔壁と前記前面基板との間には、前記表示放電セルと前記プライミング放電セルを空間的に接続する隙間があり、
   前記第２縦隔壁と前記横隔壁により形成される領域の行方向幅と前記第２縦隔壁のパターン幅の和が、前記第２縦隔壁と前記横隔壁により形成される領域の列方向幅と前記横隔壁のパターン幅の和より大きいことを特徴とするプラズマディスプレイ装置。
2. プラズマディスプレイ装置であって、
   少なくとも、前面基板と、
   それぞれ２本ずつが交互に列方向に前記前面基板上に配置され、行方向に延びた複数の第１電極および複数の第２電極と、
   前記第１電極および前記第２電極を被覆する誘電体層と、
   背面基板と、
   前記第１電極および前記第２電極に対向し行方向に前記背面基板上に配置され、列方向に延びた複数のアドレス電極と、
   列方向に延びる複数の第１縦隔壁と、
   行方向に延びる複数の横隔壁と、
   前記第１縦隔壁と前記横隔壁によって形成される複数の表示放電セルと、
   列方向に隣接する前記表示放電セルの内、前記第２電極の隣り合う前記表示放電セルの前記横隔壁の間に形成されたプライミング放電領域と、
   列方向に延び、前記プライミング放電領域を仕切る第２縦隔壁と、
   前記第２縦隔壁と前記横隔壁により形成されるプライミング放電セルと、
   列方向に隣り合う２本の前記第２電極の互いに対向する側に、前記隣り合う２本の第２電極からそれぞれ別々の前記プライミング放電セルへ延長された突起電極とを備え、
   前記表示放電セルと前記プライミング放電セルを仕切る前記横隔壁と前記前面基板との間には、前記表示放電セルと前記プライミング放電セルを空間的に接続する隙間があり、
   前記第２縦隔壁は前記第１縦隔壁の延長線上にないことを特徴とするプラズマディスプレイ装置。
3. プラズマディスプレイ装置であって、
   少なくとも、前面基板と、
   それぞれ２本ずつが交互に列方向に前記前面基板上に配置され、行方向に延びた複数の第１電極および複数の第２電極と、
   前記第１電極および前記第２電極を被覆する誘電体層と、
   背面基板と、
   前記第１電極および前記第２電極に対向し行方向に前記背面基板上に配置され、列方向に延びた複数のアドレス電極と、
   列方向に延びる複数の第１縦隔壁と、
   行方向に延びる複数の横隔壁と、
   前記第１縦隔壁と前記横隔壁によって形成される複数の表示放電セルと、
   列方向に隣接する前記表示放電セルの内、前記第２電極の隣り合う前記表示放電セルの前記横隔壁の間に形成されたプライミング放電領域と、
   前記プライミング放電領域を挟み、列方向に隣り合う前記表示放電セルの内、一方の前記表示放電セルにおける、前記第１縦隔壁と前記プライミング放電領域側の前記横隔壁の交点と、他方の前記表示放電セルにおける前記第１縦隔壁と前記プライミング放電領域側の前記横隔壁の交点と、を接続し、前記第１縦隔壁の延長線上とは異なる方向に延びて、前記プライミング放電領域を仕切るプライミング放電領域用隔壁と、
   前記プライミング放電領域用隔壁と前記横隔壁により形成されるプライミング放電セルと、
   列方向に隣り合う２本の前記第２電極の互いに対向する側に、前記隣り合う第２電極から、それぞれ別々の前記プライミング放電セルへ延長された突起電極とを備え、
   前記表示放電セルと前記プライミング放電セルを仕切る前記横隔壁と前記前面基板との間には、前記表示放電セルと前記プライミング放電セルを空間的に接続する隙間があることを特徴とするプラズマディスプレイ装置。
4. 請求項２記載のプラズマディスプレイ装置であって、
   前記第２縦隔壁と前記横隔壁により構成される領域の行方向幅と前記第２縦隔壁のパターン幅の和が、前記第２縦隔壁と前記横隔壁により形成される領域の列方向幅と前記横隔壁のパターン幅の和より大きいこと
   を特徴とするプラズマディスプレイ装置。
5. 前記プライミング放電領域用隔壁により接続される前記交点同士において、一方の交点を形成する前記一方の表示放電セルの前記第１縦隔壁の延長線と、他方の交点を指定する前記他方の表示放電セルの前記第１縦隔壁の延長線とが、互いに隣り合っていることを特徴とする請求項３に記載のプラズマディスプレイ装置。
6. 前記第１電極と前記第２電極の有効電極面積が互いに異なることを特徴とする請求項１乃至３のいずれかに記載のプラズマディスプレイ装置。
7. 前記プライミング放電領域におけるアドレス電極の行方向幅が、他の領域におけるアドレス電極の行方向幅よりも大きいことを特徴とする請求項１乃至３のいずれかに記載のプラズマディスプレイ装置。
8. 前記プライミング放電セルにおいて、前記前面基板側に、誘電体または導電性材料からなる高さ調節層が設けられていることを特徴とする請求項１乃至３のいずれかに記載のプラズマディスプレイ装置。
9. 前記プライミング放電セルにおいて、前記前面基板側に、電子放出層が設けられていることを特徴とする請求項１乃至３のいずれかに記載のプラズマディスプレイ装置。
10. 前記プライミング放電セルにおいて、前記背面基板側に、誘電体または導電性材料からなる高さ調節層が設けられていることを特徴とする請求項１乃至３のいずれかに記載のプラズマディスプレイ装置。
11. 前記プライミング放電セルにおいて、前記背面基板側に、電子放出層が設けられていることを特徴とする請求項１乃至３のいずれかに記載のプラズマディスプレイ装置。
12. 前記列方向に隣り合う２本の第１電極に替えて、１本の第１電極とすることを特徴とする請求項１乃至３のいずれかに記載のプラズマディスプレイ装置。

Images