KR20090096292A

KR20090096292A - 플라즈마 디스플레이 장치

Info

Publication number: KR20090096292A
Application number: KR1020080119061A
Authority: KR
Inventors: 순이찌로 노부끼; 노리히로 우에무라; 마사까즈 사가와; 게이조 스즈끼; 요시로 미까미; 히데또 모모세; 시룬 호
Original assignee: 가부시키가이샤 히타치세이사쿠쇼
Priority date: 2008-03-07
Filing date: 2008-11-27
Publication date: 2009-09-10
Also published as: JP2009217941A; US20090225008A1; KR100973630B1; JP5033681B2; US8085220B2

Abstract

고정세화한 경우라도, 어드레스 방전 지연의 경시 열화가 적고, 안정적으로 동작하는 PDP를 제공한다. 열 방향에 인접하는 표시 방전 셀 DDC간의 제2 전극(23)이 인접하는 측에 가로 격벽(31T)에 의해 표시 방전 셀 DDC와 구획된 프라이밍 방전 영역 PDC와, 제1 세로 격벽(31L1)의 연장선 상에 연장되고, 프라이밍 방전 영역 PDC를 구획하는 제2 세로 격벽(31L2)과, 제2 세로 격벽(31L2)에 의해 구획된 영역을, 2개로 더 구획하여 프라이밍 방전 셀 PDC를 구성하는 제3 세로 격벽(31L3)과, 열 방향에 인접하는 2개의 제2 전극(23)의 대향하는 측에, 인접하는 제2 전극(31L2)으로부터 별개의 프라이밍 방전 셀 PDC로 연장된 돌기 전극(23c)과, 표시 방전 셀 DDC 및 프라이밍 방전 셀 PDC를 접속하는 간극(35)을 형성하고, 프라이밍 방전 셀 PDC가 인접하는 2개를 포함하는 대략 직사각형인 공간 영역(70)의, 행 방향 폭과 제2 세로 격벽의 패턴 폭의 합을, 열 방향 폭과 가로 격벽 패턴 폭의 합보다 크게 한다.

돌기 전극, 간극, 공간 영역, 세로 격벽, 가로 격벽

Description

플라즈마 디스플레이 장치{PLASMA DISPLAY DEVICE}

본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel : 이하, PDP라고도 칭함) 및 구동 장치를 포함시킨 플라즈마 디스플레이 장치에 관한 것이다.

최근, 대형이면서 박형의 컬러 표시 장치로서, 교류(AC) 면방전형 PDP 실용화가 진행되고 있다. 이하, 종래 기술인 AC 면방전형 PDP의 실시 형태를 설명한다.

도 2는, 일반적인 AC 면방전형 PDP의 구조의 일부를 도시하는 분해 사시도의 예이다. 도 2에 도시한 PDP(38)는, 글래스제의 전면 기판(21) 등으로 이루어지는 전면판(36)과 배면 기판(28) 등으로 이루어지는 배면판(37)을 접합하여 일체화한 것이다.

전면 기판(21)은, 일정한 거리를 이격하여 평행하게 형성되는 유지 방전 전극쌍을 복수 갖는다. 이 유지 방전 전극쌍은, 제1 전극인 X 전극(22)(이하, X라고도 칭함)과 제2 전극인 Y 전극(23)(이하, Y라고도 칭함)으로 구성된다. X 전극(22)은 X 투명 전극(22a)과 투명 전극의 도전성을 보충하는 것을 목적으로 한 X 버스 전극(22b)으로 이루어진다. 또한, Y 전극(23)은, 마찬가지로, Y 투명 전 극(23a)과 Y 버스 전극(23b)으로 구성된다. X 버스 전극(22b)과 Y 버스 전극(23b)은, 도 2에서의 화살표 D2의 방향(행 방향)으로 연장하여 설치된다. X 전극(22), Y 전극(23)은 유전체층(26)에 의해 피복되고, 이 유전체층(26)은 보호막(27)에 의해 피복된다.

도 2에서, 복수의 유지 방전 전극쌍은, 화살표 D1 방향으로 X-Y-Y-X-X-Y-Y-X-X…으로 배치되어 있다. 이와 같은 배치를 XYYX 배치라고 부른다. 이에 대해, X-Y-X-Y-X-Y-X-Y-…으로 배치되는 경우도 있다. 이와 같은 배치를 XYXY 배치라고 부른다. XYYX 배치를 취함으로써, 인접하는 X 전극끼리, Y 전극끼리 각각의 전극간 용량을 없앨 수 있기 때문에, XYXY 배치의 경우와 비교하여, 무효 전력의 발생을 억제할 수 있다.

배면 기판(28)은 전면 기판(21)의 X 버스 전극(22b) 및 Y 버스 전극(23b)과 직각으로 입체 교차하는 어드레스 전극(이하, 간단히 A 전극이라고 칭함)(29)을 갖고, 이 A 전극(29)은 유전체층(30)에 의해 피복된다. 이 A 전극(29)은, 도 2에서의 화살표 D1의 방향(열 방향)으로 연장하여 설치된다. 이 유전체(30) 상에는, 방전의 확대를 방지(방전의 영역을 규정)하기 위한 격벽(리브)(31)이 설치된다. 유전체(30) 상에는, 이 격벽(31)에 의해 구획된 방전 셀 DC가 설치된다. 방전 셀 DC에는, 적, 녹, 청으로 발광하는 각 형광체층(32R, 32G, 32B)이 도포된다.

도 3은, 도 2에 도시한 PDP를 화살표 D2의 방향에서 본 주요부 단면도이다. 참조 부호 33은 방전 공간을 나타내고, 플라즈마를 생성하기 위한 방전 가스가 충전된다. 전극간에 전압을 인가하면, 방전 가스의 전리에 의해 플라즈마(10)가 발 생한다. 도 3은, 플라즈마(10)가 발생하고 있는 모습을 모식적으로 도시하고 있다. 이 플라즈마로부터의 자외선이 형광체(32)를 여기하여 발광시키고, 형광체(32)로부터의 발광은 전면 기판(21)을 투과하여, 각각의 방전 셀로부터의 발광에 의해 디스플레이 화면을 구성한다.

도 4는, 도 2에 도시한 PDP에 1매의 화상을 표시하기 위해 요하는 1TV 필드 기간의 동작을 도시하는 도면이다. 도 4의 (a)는 타임 차트이다. (I)에 도시한 바와 같이 1TV 필드 기간(40)은 복수의 서로 다른 발광 횟수를 갖는 서브 필드(41 내지 48)로 분할되어 있다. 각 서브 필드마다의 발광과 비발광의 선택에 의해 계조를 표현한다. 각 서브 필드는 (Ⅱ)에 도시한 바와 같이 리셋 기간(49), 발광 셀을 규정하는 어드레스 방전 기간(50), 유지 방전 기간(51)으로 이루어진다.

도 4의 (b)는, 도 4의 (a)의 어드레스 방전 기간(50)에서 A 전극, X 전극, 및 Y 전극에 인가되는 전압 파형을 나타낸다. 파형(52)은 어드레스 방전 기간(50)에서의 1개의 A 전극에 인가하는 전압 파형, 파형(53)은 X 전극에 인가하는 전압 파형, 참조 부호 54, 55는 Y 전극의 i번째와 (i+1)번째에 인가하는 전압 파형이며, 각각의 전압을 V0, V1, V2(V)로 한다. 도 4의 (b)에 A 전극에 인가하는 어드레스 전압 펄스의 폭을 t_a로서 나타내고 있다. 도 4의 (b)에 의해, Y 전극의 i행째에 스캔 펄스(56)가 인가되었을 때, A 전극과의 교점에 위치하는 셀에서 어드레스 방전이 일어난다. 또한, Y 전극의 i행째에 스캔 펄스(56)가 인가되었을 때, A 전극이 그라운드 전위(GND)이면 어드레스 방전은 일어나지 않는다. 이와 같이, 어드레스 방전 기간(50)에서 Y 전극에는 스캔 펄스가 1회 인가되고, A 전극에는 스캔 펄스에 대응하여 발광 셀에서는 V0, 비발광 셀에서는 그라운드 전위로 된다. 이 어드레스 방전이 일어난 방전 셀에서는, 방전에서 생긴 전하가, Y 전극을 덮는 유전체층 및 보호막의 표면에 형성된다. 이 전하에 의해 발생하는 전계의 도움에 의해, 후술하는 유지 방전의 온 오프를 제어할 수 있다. 즉, 어드레스 방전을 일으킨 방전 셀은 발광 셀로 되고, 그 이외는 비발광 셀로 된다.

도 4의 (c)는, 도 4의 (a)의 유지 방전 기간(51)의 동안에 유지 방전 전극인 X 전극과 Y 전극의 사이에 일제히 인가되는 전압 펄스를 도시한 것이다. X 전극에는 전압 파형(58)이, Y 전극에는 전압 파형(59)이 인가된다. 어느 쪽도 동일한 극성의 전압 V3(V)의 펄스가 교대로 인가됨으로써, X 전극과 Y 전극 사이의 상대 전압은 반전을 반복한다. 그 동안에 X 전극과 Y 전극 사이의 방전 가스 내에서 일어나는 방전을 유지 방전이라고 칭한다.

그런데, 밝으면서 수명이 보증되고, 또한 안정적으로 구동할 수 있는, 저소비 전력, 고정세, 고화질의 PDP를 실현하고자 한 경우, 어드레스 방전 특성, 특히 어드레스 방전 지연이 문제로 된다. 어드레스 방전 지연에 대한 상세 내용은 후술한다.

어드레스 방전 지연이 크면, 어드레스 방전에서 실패하여, 그 후에 계속되는 유지 방전을 할 수 없어 화면의 깜박거림이 발생한다. 또한 PDP를 장시간에 걸쳐 구동함으로써, 어드레스 방전 지연이 증대한다는 문제도 생긴다(경시 열화). 즉, PDP를 장시간에 걸쳐 점등시키면, 역시 화면의 깜박거림이 발생하게 된다.

이들의 과제를 해결하는 방법으로서, 특허 문헌 1에 기재한 바와 같이, 전극 배치가 XYYX 배치로서, 전면판 형상으로 Y 전극에 인접하여 평행하게 보조 전극을 설치하고, 전면판측의 면내 보조 방전에 의해 프라이밍 방전을 발생시킴으로써, 방전 지연을 작게 하는 PDP가 제안되어 있다. 또한, 특허 문헌 2에 기재한 바와 같이, 전극 배치가 XYYX 배치로서, 유지 방전을 행하는 제1 방전 영역과, 어드레스 방전을 행하는 제2 방전 영역과, 양 방전 영역을 연결하는 간극부를 형성하여, "열 방향 및 행 방향으로 연장되는 격벽"에 의해 구획된 제2 방전 영역에서 Y 버스 전극과 어드레스 전극의 사이에서 어드레스 방전을 행함으로써, 제1 방전 영역에서의 발광 효율의 향상과, 제2 영역에서의 어드레스 방전 특성의 향상을 동시에 달성하는 PDP가 제안되어 있다.

[특허 문헌 1] 일본 특허 공개 제2002-297091호 공보

[특허 문헌 2] 일본 특허 공개 제2003-217458호 공보

그러나, 특허 문헌 1에 기재한 PDP는 보조 전극을 이용하므로, 보조 전극 재료 및 보조 전극에 전압을 인가하기 위한 구동 회로 등과 같은 부재가 필요하게 되어, PDP의 제조 코스트가 증가하게 된다.

특허 문헌 2에 기재한 PDP에서는 특허 문헌 1에 기재한 바와 같은 부재의 증가는 없지만, "열 방향 및 행 방향으로 연장되는 격벽"에 의해 제2 방전 영역을 제1 방전 영역에 일대일로 대응하는 형태로 구획하고 있기 때문에, PDP가 고정세화하 여 주사선 수가 늘어나는 경우에 문제가 발생한다. 즉, 고정세화에 대해, 유지 방전을 행하는 제1 방전 영역의 개개의 방전 공간을 작게 하면, 휘도의 확보가 어렵다. 따라서, 제2 방전 영역의 방전 공간을 작게 하면, 방전 개시 전압의 상승이나 방전 지연의 증대가 발생하게 되어, 어드레스 특성을 안정화시키는 것이 어렵다.

본 발명은, 상기한 사정을 감안하여 이루어진 것으로서, 그 목적은 고정세화한 경우라도, 어드레스 방전 특성이 안정되는 PDP를 제공하는 데에 있다.

본 명세서에서 개시되는 발명 중, 대표적인 것의 개요를 설명하면, 하기와 같다.

(1) 적어도, 전면 기판과, 각각 2개씩이 교대로 열 방향으로 상기 전면 기판 상에 배치되고, 행 방향으로 연장된 복수의 제1 전극 및 복수의 제2 전극과, 상기 제1 전극 및 상기 제2 전극을 피복하는 유전체층과, 배면 기판과, 상기 제1 전극 및 상기 제2 전극에 대향하여 행 방향으로 상기 배면 기판 상에 배치되고, 열 방향으로 연장된 복수의 어드레스 전극과, 열 방향으로 연장되는 복수의 제1 세로 격벽과, 행 방향으로 연장되는 복수의 가로 격벽과, 상기 제1 세로 격벽과 상기 가로 격벽에 의해 형성되는 복수의 표시 방전 셀과, 열 방향에 인접하는 상기 표시 방전 셀 중, 상기 제2 전극이 인접하는 상기 표시 방전 셀의 상기 가로 격벽의 사이에 형성된 프라이밍 방전 영역과, 상기 제1 세로 격벽의 연장선 상에 열 방향으로 연장되고, 상기 프라이밍 방전 영역을 구획하는 제2 세로 격벽과, 열 방향으로 연장되고, 상기 제2 세로 격벽간을, 2개로 더 구획하는 제3 세로 격벽과, 상기 제2 세 로 격벽, 상기 제3 세로 격벽 및 상기 가로 격벽에 의해 형성되는 프라이밍 방전 셀과, 열 방향에 인접하는 2개의 상기 제2 전극의 서로 대향하는 측에, 상기 인접하는 2개의 제2 전극으로부터 각각 별개의 상기 프라이밍 방전 셀로 연장된 돌기 전극을 구비하고, 상기 표시 방전 셀과 상기 프라이밍 방전 셀을 구획하는 상기 가로 격벽과 상기 전면 기판 사이에는, 상기 표시 방전 셀과 상기 프라이밍 방전 셀을 공간적으로 접속하는 간극이 있고, 상기 제2 세로 격벽과 상기 가로 격벽에 의해 형성되는 영역의 행 방향 폭과 상기 제2 세로 격벽의 패턴 폭의 합이, 상기 제2 세로 격벽과 상기 가로 격벽에 의해 형성되는 영역의 열 방향 폭과 상기 가로 격벽의 패턴 폭의 합보다 큰 것을 특징으로 하는 플라즈마 디스플레이 장치.

(2) 적어도, 전면 기판과, 각각 2개씩이 교대로 열 방향으로 상기 전면 기판 상에 배치되고, 행 방향으로 연장된 복수의 제1 전극 및 복수의 제2 전극과, 상기 제1 전극 및 상기 제2 전극을 피복하는 유전체층과, 배면 기판과, 상기 제1 전극 및 상기 제2 전극에 대향하여 행 방향으로 상기 배면 기판 상에 배치되고, 열 방향으로 연장된 복수의 어드레스 전극과, 열 방향으로 연장되는 복수의 제1 세로 격벽과, 행 방향으로 연장되는 복수의 가로 격벽과, 상기 제1 세로 격벽과 상기 가로 격벽에 의해 형성되는 복수의 표시 방전 셀과, 열 방향에 인접하는 상기 표시 방전 셀 중, 상기 제2 전극이 인접하는 상기 표시 방전 셀의 상기 가로 격벽의 사이에 형성된 프라이밍 방전 영역과, 열 방향으로 연장되고, 상기 프라이밍 방전 영역을 구획하는 제2 세로 격벽과, 상기 제2 세로 격벽과 상기 가로 격벽에 의해 형성되는 프라이밍 방전 셀과, 열 방향에 인접하는 2개의 상기 제2 전극의 서로 대향하는 측 에, 상기 인접하는 2개의 제2 전극으로부터 각각 별개의 상기 프라이밍 방전 셀로 연장된 돌기 전극을 구비하고, 상기 표시 방전 셀과 상기 프라이밍 방전 셀을 구획하는 상기 가로 격벽과 상기 전면 기판 사이에는, 상기 표시 방전 셀과 상기 프라이밍 방전 셀을 공간적으로 접속하는 간극이 있고, 상기 제2 세로 격벽은 상기 제1 세로 격벽의 연장선 상에 없는 것을 특징으로 하는 플라즈마 디스플레이 장치.

(3) 적어도, 전면 기판과, 각각 2개씩이 교대로 열 방향으로 상기 전면 기판 상에 배치되고, 행 방향으로 연장된 복수의 제1 전극 및 복수의 제2 전극과, 상기 제1 전극 및 상기 제2 전극을 피복하는 유전체층과, 배면 기판과, 상기 제1 전극 및 상기 제2 전극에 대향하여 행 방향으로 상기 배면 기판 상에 배치되고, 열 방향으로 연장된 복수의 어드레스 전극과, 열 방향으로 연장되는 복수의 제1 세로 격벽과, 행 방향으로 연장되는 복수의 가로 격벽과, 상기 제1 세로 격벽과 상기 가로 격벽에 의해 형성되는 복수의 표시 방전 셀과, 열 방향에 인접하는 상기 표시 방전 셀 중, 상기 제2 전극이 인접하는 상기 표시 방전 셀의 상기 가로 격벽의 사이에 형성된 프라이밍 방전 영역과, 상기 프라이밍 방전 영역을 사이에 두고, 열 방향에 인접하는 상기 표시 방전 셀 중, 한쪽의 상기 표시 방전 셀에서의, 상기 제1 세로 격벽과 상기 프라이밍 방전 영역측의 상기 가로 격벽의 교점과, 다른 쪽의 상기 표시 방전 셀에서의 상기 제1 세로 격벽과 상기 프라이밍 방전 영역측의 상기 가로 격벽의 교점을 접속하고, 상기 제1 세로 격벽의 연장선 상과는 상이한 방향으로 연장되어, 상기 프라이밍 방전 영역을 구획하는 프라이밍 방전 영역용 격벽과, 상기 프라이밍 방전 영역용 격벽과 상기 가로 격벽에 의해 형성되는 프라이밍 방전 셀 과, 열 방향에 인접하는 2개의 상기 제2 전극의 서로 대향하는 측에, 상기 인접하는 제2 전극으로부터, 각각 별개의 상기 프라이밍 방전 셀로 연장된 돌기 전극을 구비하고, 상기 표시 방전 셀과 상기 프라이밍 방전 셀을 구획하는 상기 가로 격벽과 상기 전면 기판 사이에는, 상기 표시 방전 셀과 상기 프라이밍 방전 셀을 공간적으로 접속하는 간극이 있는 것을 특징으로 하는 플라즈마 디스플레이 장치.

본 발명의 적용에 따르면, 고정세화한 경우라도, 프라이밍 방전에 의해 어드레스 방전을 안정적으로 발생시킬 수 있다. 따라서, 밝으면서 수명이 보증되고, 또한 안정적으로 구동할 수 있는, 저소비 전력, 고정세, 고화질의 PDP를 제공할 수 있다.

이하, 본 발명의 실시예에 대해서, 도면을 참조하여 상세하게 설명한다. 또한, 실시예를 설명하는 전체 도면에서, 동일 기능을 갖는 것은 동일 부호를 붙이고, 그 반복된 설명은 생략한다. 또한, 도 2에 도시한 종래예에서의 요소와 동일 기능을 갖는 것도 동일 부호를 붙인다.

우선, 도 5 내지 도 7을 이용하여, 본 발명에 따른 1개의 명제를 증명한다. 명제란, 「최소 가공 치수 폭이 d인 격벽에 의해 둘러싸여진 행 방향 치수가 H이고 열 방향 치수가 V인 직사각형 영역을, 새로운 격벽의 배치에 의해 2개로 분할하는 방법을 생각한다. 이 때, 분할에 의해 생기는, 격벽을 포함하지 않는 영역의 면적을, 보다 넓게 확보하기 위해서는, [1] H>V이면, 열 방향으로 연장되는 격벽에 의 해 분할하는 쪽이, 행 방향으로 연장되는 격벽에 의해 분할하는 것보다도 좋다. 또한, [2] H<V이면, 행 방향으로 연장되는 격벽에 의해 분할하는 쪽이, 열 방향으로 연장되는 격벽에 의해 분할하는 것보다도 좋다」이다.

증명은 이하와 같다. 단, 도 5는 증명을 위한 보충도이며, 점선으로 나타낸 바와 같은 격벽으로 둘러싸여진 영역을 분할하는 것으로 한다. 이 때, PDP에서는 격벽을 인접한 영역과 공유하고 있는 것을 고려하여, 점선 영역 내에 있는 외주의 격벽 폭을 d/2로 하였다.

또한 열 방향으로 연장되는 격벽에 의해 분할하는 경우, 도 6에서, 이 새로운 격벽(검은 부분)을 행 방향의 임의의 위치에 어긋나게 하여도, 격벽을 포함하지 않는 영역의 면적은 변하지 않는다. 따라서 새로운 격벽은 행 방향의 중심 위치에 배치하여 생각하였다.

또한 행 방향으로 연장되는 격벽에 의해 분할하는 경우, 도 7에서, 이 새로운 격벽(검은 부분)을 열 방향의 임의의 위치에 어긋나게 하여도, 격벽을 포함하지 않는 영역의 면적은 변하지 않는다. 따라서 새로운 격벽은 열 방향의 중심 위치에 배치하여 생각하였다.

우선, 열 방향으로 연장되는 격벽에 의해 분할하는 경우를 생각한다. 이 때 도 6으로부터, 구획되어 생기는 격벽을 포함하지 않는 영역의 면적은,

2×S(1) = 2×(H/2-d)×(V-d) = HV-Hd-2dV+2d²

으로 된다. 이에 대해, 행 방향으로 연장되는 격벽에 의해 분할하는 경우를 생각한다. 이 때 도 7로부터, 구획되어 생기는 격벽을 포함하지 않는 영역의 면적은,

2×S(2) = 2×(H-d)×(V/2-d) = HV-2Hd-dV+2d²

으로 된다. 이상으로부터,

2×S(1)-2×S(2) = d×(H-V)

로 된다. 따라서, 수학식 3으로부터, [1] H>V이면, 열 방향으로 연장되는 격벽에 의해 분할하는 쪽이, 행 방향으로 연장되는 격벽에 의해 분할하는 것보다도 좋다. 또한, [2] H<V이면, 행 방향으로 연장되는 격벽에 의해 분할하는 쪽이, 열 방향으로 연장되는 격벽에 의해 분할하는 것보다도 좋은 것을 알 수 있다. 이상으로부터, 상기 명제는 증명되었다. 또한 상기 명제는 최소 가공 치수 폭 d의 값에 의하지 않고 성립하는 것을 알 수 있다.

본 명제는, 후술하는 실시예에서, 소정의 공간 영역을 열 방향으로 구획함으로써, 효율적으로 방전 공간을 형성할 수 있는 것을 나타내기 위한 1개의 근거로서 이용한다.

방전 공간을 넓게 형성할 수 있으면, 방전 개시 전압의 상승이나 방전 지연의 증대를 방지하여, 방전을 안정화시킬 수 있다.

다음으로, 본 발명에 의해 개선되는, 어드레스 방전 지연 및 어드레스 방전 지연의 경시 열화에 대해서 설명한다. 어드레스 방전 지연 t_d는 전극간에 방전 개시 전압 이상의 전압을 인가한 시각부터, 방전이 형성되는 시각까지의 평균적인 시간이다. 또한 어드레스 방전 지연 t_d는 형성 지연 t_f와 통계 지연 t_s로 분할되고, 이하와 같이 정의된다.

t_d = t_f + t_s

여기서, 형성 지연 t_f는 방전의 기점으로 되는 종전자가 발생한 시각부터, 방전이 형성되는 시각까지의 시간이며, 통계 지연 t_s는 전극간에 방전 개시 전압 이상의 전압을 인가한 시각부터, 종전자가 발생하는 시각까지의 평균적인 시간이다. "평균적인"이라고 기입한 것은, 종전자가 발생할 때까지의 시간이 동일한 조건 하에서 측정을 반복하여 행하였다고 하여도, 변동, 분포를 갖기 때문이다. 이 형성 지연 t_f와 통계 지연 t_s는 방전 지연 현상을 이해하기 위해 필요한 양이다.

여기서, 어드레스 전극에 인가하는 전압 펄스의 폭을 t_a로 하면, 복수회 측정에서의 방전이 모두 t_a의 시간 내에 일어나지 않으면 어드레스 방전에서 실패하여, 표시의 깜박거림이 발생하게 되므로, 모든 방전이 어드레스 펄스 내에 들어갈 필요가 있다.

또한 PDP를 연속적으로 구동, 점등시키는 수명 시험에서, 어드레스 방전 지연, 특히 총계 지연이 크게 증대한다. 이에 의해, 모든 방전이 어드레스 펄스 내 에 들어가지 않게 되어 표시 깜박거림이 발생하게 된다. 상기한 바와 같이 통계 지연은 전극간에 방전 개시 전압 이상의 전압을 인가한 시각부터, 종전자가 발생할 때까지의 평균적인 시간이다. 방전의 종으로 되는 종전자는, MgO 중의 가전자대와 전도대 사이에서, 전도체로부터 약간 낮은 부분에 존재하는 트랩 준위에 보충되어 있었던 전자가, 전계 효과나 오제 과정에 의해 방전 공간으로 튀어나옴으로써 발생한다. 트랩 준위로의 전자의 보충은 어드레스 방전 전의 방전에서 진공 자외선의 MgO로의 조사 혹은 하전 입자의 MgO로의 충돌에 의해 행해진다. 여기서, 연속 점등을 행한 후에서도, 방전의 강도는 거의 변하지 않으므로, 트랩 준위에 전자를 보충시키기 위한 진공 자외선 혹은 하전 입자의 에너지 강도가 감소하고 있을 이유는 없는 것을 알 수 있다. 즉, 방전 공간으로 방출되는 종전자의 수가 감소하는 것은, 트랩 준위 그 자체의 수가 감소하기 때문이다. 이상으로부터, 수명 시험에 의해 통계 지연이 커지는 것은, MgO 중의 트랩 준위의 수가 감소하고, MgO로부터 방출되는 종전자의 수가 감소하는 것이 원인인 것을 알 수 있다.

다음으로, MgO 중의 트랩 준위수의 감소를 야기하는 요인의 조사를 행하였다. 도 8에 수명 시험 전후에서의 MgO 표면 상태의 모습을 5만배로 확대하여 관찰한 결과를 나타낸다. 도 8의 (a)는 수명 시험 전의 MgO 표면의 모습이며, 도 8의 (b)는 수명 시험 후에 열화하고 있는 부분의 모습이다. 도 8의 (a)의 표면에는 깨끗한 MgO의 결정이 남겨져 있고, 한편 도 8의 (b)의 표면은 비늘 형상으로 되어 있어 결정성을 잃고 있는 것을 알 수 있었다. 상기한 바와 같이 트랩 준위는 MgO 결정의 밴드 구조의 전도체로부터 약간 낮은 부분에 형성되고, 이와 같은 준위가 존 재하기 위해서는 MgO가 결정으로 되어 있는 것이 필요하다. 수명 시험 후에 결정성을 잃게 되는 것은, 플라즈마 중의 이온이 MgO 표면에 충돌함으로써, 결정이 파괴되기(스퍼터되기) 때문이다.

또한, 이상의 논의는 전면판 유전체의 보호막이 MgO인 경우에 대해서 설명하였지만, PDP에서의 보호막은 이온에 의한 스퍼터를 항상 받는 환경에 있기 때문에, 보호막이 MgO가 아닌 경우도 마찬가지이다.

<실시예 1>

도 1 및 도 9 내지 도 13은, 본 발명에 따른 실시 형태의 제1 예를 모식적으로 도시하는 도면이며, 도 1은 제1 예에서의 PDP의 셀 구조의 일부를 도시하는 정면도, 도 9는 도 1의 A선에서의 격벽의 단면도, 도 10은 도 1의 A'선에서의 격벽의 단면도, 도 11은 도 1의 B선에서의 단면도, 도 12는 도 1의 B'선에서의 단면도, 도 13은 도 1의 격벽 부분만을 도시하는 정면도이다.

(구성의 설명)

도 11에 도시한 바와 같이, PDP(38)는 글래스제의 전면 기판(21) 등으로 이루어지는 전면판(36)과, 글래스제의 배면 기판(28) 등으로 이루어지는 배면판(37)이, 방전 공간(33)을 형성하도록 대향하여 배치되고, 그 외주부를 글래스 플릿(도시 생략)을 이용하여 봉착하고 있다. 방전 공간에는, 플라즈마를 생성하기 위한 방전 가스(Ne 및 Xe의 혼합 가스)가 봉입되어 있다.

전면 기판(21)은, 일정한 거리를 이격하여 평행하게 형성되는 유지 방전 전극쌍을 복수 갖는다. 이 복수의 유지 방전 전극쌍은, 제1 전극인 X 전극(22)(이 하, 간단히, X라고도 칭함)과, 제2 전극인 Y 전극(23)(이하, 간단히, Y라고도 칭함)으로 구성되어 있다. X 전극(22)은 T자 형상을 갖는 X 투명 전극(22a)과, 투명 전극의 도전성을 보충하는 것을 목적으로 한 X 버스 전극(22b)으로 구성되어 있다. 또한, Y 전극(23)은 T자 형상을 갖는 Y 투명 전극(23a)과, 투명 전극의 도전성을 보충하는 것을 목적으로 한 Y 버스 전극(23b)과, Y 돌기 전극(23c)으로 구성되어 있다. Y 돌기 전극(23c)의 상세한 구성에 대해서는 후술한다. X 전극(22)과 Y 전극(23)은, 행 방향으로 연장하여 설치되어 있다. 도 1에서, 각 유지 방전 전극쌍은 XYYX 배치를 취하고 있다. 또한, 본 실시예에서는, 열 방향에 인접하는 2개의 X 전극을, 전기적으로 접속시켜, 1개의 X 전극으로 하였다. 즉 이 1개의 X 전극은 열 방향의 양 옆에 있는 각각의 Y 전극과 유지 방전 전극쌍을 형성한다.

또한, X 전극(22), Y 전극(23)은 저융점 글래스층으로 이루어지는 유전체층(26)에 의해 피복되고, 이 유전체층(26)은 MgO로 이루어지는 보호막(27)에 의해 피복되어 있다.

배면 기판(28)은 전면 기판(21)의 X 전극(22) 및 Y 전극(23)과 직각으로 입체 교차하는 어드레스 전극(이하, 간단히, A 전극이라고 칭함)(29)을 갖고, 이 A 전극(29)은 유전체층(30)에 의해 피복되어 있다. 이 A 전극(29)은 열 방향으로 연장하여 설치되어 있다.

이 유전체(30) 상에는, 방전의 확대를 방지(방전의 영역을 규정)하기 위한 격벽(리브)(31)이 설치되어 있다. 유전체(30) 상에는, 이 격벽(31)에 의해, X 전극(22)과 Y 전극(23)과 A 전극(29)을 갖는 표시 방전 셀 DDC 및 Y 돌기 전극(23c) 과 A 전극(29)을 갖는 프라이밍 방전 셀 PDC가 형성되어 있다. 격벽(31)은 표시 방전 셀 DDC를 열마다 구획하는 제1 세로 격벽(31L1)과, 표시 방전 셀을 행마다 구획하는 가로 격벽(31T)과, 표시 방전 셀 DDC를 구획하는 제1 세로 격벽(31L1)의 연장선 상에 열 방향으로 연장되어 프라이밍 방전 셀 PDC를 구획하는 제2 세로 격벽(31L2)과, 제1 세로 격벽(31L1)의 연장선 상에는 없으며, 열 방향으로 연장되어 프라이밍 방전 셀 PDC를 구획하는 제3 세로 격벽(31L3)으로 구성되어 있다. 또한, 제3 세로 격벽(31L3)은, 인접하는 제2 세로 격벽(31L2)끼리의 정확히 한 가운데에 위치하도록 배치하였다. 따라서, 프라이밍 방전 셀 PDC는 가로 격벽(31T)과, 제2 세로 격벽(31L2)과, 제3 세로 격벽(31L3)에 의해 형성되어 있다. 가로 격벽(31T) 사이에 끼워진, 열 방향으로 배열되는 표시 방전 셀 DDC끼리의 사이의 부분은 프라이밍 방전 영역(39)이다. 또한 격벽과 격벽의 교차 부분은 공통 부분이다.

또한, 표시 방전 셀 DDC와 프라이밍 방전 셀 PDC를 구획하는 영역에서, 표시 방전 셀 DDC와 프라이밍 방전 셀 PDC를 공간적으로 접속하기 위한 간극부(35)가 형성되어 있다. 이 간극부(35)는 전면 기판(21)측의 유전체(26)나 보호막(27)에, 구멍을 뚫음으로써 형성할 수 있다. 제1 예에서는, 격벽의 높이를, 표시 방전 셀 DDC 및 프라이밍 방전 셀 PDC를 구획하는 영역과, 그 이외의 영역에서 변경시킴으로써 형성하였다.

다음으로, 앞에서 설명한 Y 돌기 전극(23c)의 구성에 대해서 설명한다. Y 돌기 전극(23c)은 열 방향에 인접하는 2개의 Y 전극(23)의 서로 대향하는 측에, 인접하는 Y 전극(23)으로부터, 각각 격벽에 의해 구획된 별개의 프라이밍 방전 셀 PDC로 연장된다. 또한 Y 돌기 전극(23c)은 도 11에서, 투명 전극만으로 구성하여도 된다. 여기서 Y 버스 전극(23b)은 프라이밍 방전 셀 PDC의 영역에서, A 전극(29)과 대향하여, 가로 격벽(31T)을 사이에 두는 위치에 배치되어 있다. Y 버스 전극(23)은 표시 방전 셀 DDC를 사이에 두는 영역에 존재하여도 된다. 단, 프라이밍 방전 셀 PDC를 사이에 두는 위치에 배치하면, 스캔의 간섭이 발생하여, 구동 전압 마진이 감소할 가능성이 있기 때문에 바람직하지 않다.

또한 A 전극(29)은 프라이밍 방전 영역(39)에서, 그 행 방향의 폭을 다른 부분보다도 크게 하고 있다. 다른 부분이란, 예를 들면 표시 방전 셀에서의 X 전극 혹은 Y 전극과 대향하는 부분이다. 이와 같이 함으로써, A 전극(29)이 만드는 전계가 제3 세로 격벽(31L3)에 의해 차폐되는 분을 보충할 수 있어, Y 돌기 전극(23c)과 A 전극(29) 사이에서의 방전을 발생하기 쉽게 할 수 있다(또한, 프라이밍 방전 셀 PDC에서의 A 전극의 형상은, 도 1에서는 격벽에 가려져 있지만, 도 21에 도시한, 제2 예와 마찬가지임).

여기서, 도 1에서, 제2 세로 격벽(31L2)과 가로 격벽(31T)에 의해 구성되는 2개의 프라이밍 방전 셀 PDC를 포함하는 대략 직사각형인 공간 영역(70)의, 행 방향 폭과 제2 세로 격벽(31L2)의 패턴 폭의 합이, 공간 영역(70)의 열 방향 폭과 가로 격벽(31T)의 패턴 폭의 합보다 크도록 설계하였다. 또한, 본 명세서에서는 격벽에 관한 패턴 폭을, "저면으로부터의 거리가 높이의 90％인 위치의 치수"로 정의한다.

따라서, 앞서 증명한 명제에 따르면, 이 공간 영역(70)은 열 방향으로 연장 되는 제3 세로 격벽(31L3)에 의해 구획함으로써, 프라이밍 방전 셀 PDC의 방전 공간을 효율적으로 확보할 수 있어, 행 방향으로 연장되는 격벽으로 구획하는 종래예보다도 안정된 프라이밍 방전을 행할 수 있고, 열 방향을 고정세화(스캔을 행하는 Y 전극(23)의 수가 증대)한 경우에도, 어드레스 방전 특성이 우수한 PDP를 얻을 수 있다. 또한, 발광 효율을 증대시키기 위해, 표시 방전 셀 DDC의 열 방향 폭을 크게 하고자 하는 경우에도, 프라이밍 방전 셀 PDC에서의 방전 공간의 감소를, 행 방향으로 구획한 경우에 비해 억제할 수 있다.

또한 도 11에 도시한 바와 같이, 표시 방전 셀 DDC에는 자외선에 의해 적, 녹, 청으로 발광하는 형광체층(32)이 도포되어 있다(도 1에서는, 형광체층(32)을 도시하고 있지 않음).

(동작의 설명)

다음으로, 본 PDP에서의 구동의 상세 내용에 대해서 설명한다.

우선, 전체 표시 방전 셀 DDC 및 전체 프라이밍 방전 셀 PDC에서, 리셋 기간에서의 리셋 방전에 의해, 전면판(36)측의 보호막(27)의 표면 상 및 배면판(37)의 유전체층(30), 형광체층(32)의 표면 상에 벽 전하가 형성된다.

다음으로, 어드레스 방전 기간의 동작에 대해서 설명한다. 도 1에서의, A선을 통과하는 Y 전극(23)을, i번째로 스캔 펄스가 인가되는 Y 전극(이하, Yi 전극이라고도 칭함), 또한 A'선을 통과하는 Y 전극(23)을, (i+1)번째로 스캔 펄스가 인가되는 Y 전극(이하, Y(i+1) 전극이라고도 칭함)으로 한다.

Yi 전극에 스캔 펄스가 인가되고, A 전극(29)에 어드레스 전압 펄스가 인가 되었을 때, 임의의 방전 지연 시간만큼 경과한 후에, Yi 전극(특히 Y 투명 전극(23a))과 A 전극(29)을 포함하는 표시 방전 셀 DDC에서, 어드레스 방전이 발생한다. 한편, Yi 전극에 스캔 펄스가 인가되고, A 전극(29)에 어드레스 전압 펄스가 인가되었을 때, 또한 임의의 방전 지연 시간만큼 경과한 후에, Yi 전극(특히 Y 돌기 전극(23c))과 A 전극(29)을 포함하는 프라이밍 방전 셀 PDC에서는 프라이밍 방전이 발생한다.

표시 방전 셀 DDC에서의 어드레스 방전이 먼저 발생한 경우에는, 종래예와 마찬가지의 통상의 어드레스 방전으로 된다. 이에 대해, 프라이밍 방전 셀 PDC에서의 프라이밍 방전이 먼저 발생한 경우, 이 프라이밍 방전에 의해 발생한 플러스 이온이나 전자 등의 하전 입자가, 간극부(35)를 통하여 프라이밍 방전 셀 PDC와 공간적으로 접속된 표시 방전 셀 DDC에 유입하여, 표시 방전 셀 DDC에서의 어드레스 방전의 형성을 촉진한다. 즉 어드레스 방전 그 자체의 방전 지연 시간이 큰 경우에, 프라이밍 방전이 발생함으로써, 어드레스 방전의 방전 지연 시간을 제한할 수 있다. 이 효과는 특히 어드레스 방전 지연의 경시 열화를 억제할 수 있다(후술함).

계속해서, Y(i+1) 전극에 스캔 펄스가 인가되고, A 전극(29)에 어드레스 전압 펄스가 인가되었을 때, 임의의 방전 지연 시간만큼 경과한 후에, Y(i+1) 전극(특히 Y 투명 전극(23a))과 A 전극을 포함하는 표시 방전 셀 DDC에서, 어드레스 방전이 발생한다. 한편, Y(i+1) 전극에 스캔 펄스가 인가되고, A 전극(29)에 어드레스 전압 펄스가 인가되었을 때, 또한 임의의 방전 지연 시간만큼 경과한 후에, Y(i+1) 전극(특히 Y 돌기 전극(23c))과 A 전극을 포함하는 프라이밍 방전 셀 PDC에서는 프라이밍 방전이 발생한다.

그리고 i번째의 스캔 펄스를 인가하였을 때와 마찬가지로 하여, 프라이밍 방전이 발생함으로써, 어드레스 방전의 방전 지연 시간을 제한할 수 있다.

여기서, Yi 전극과 A 전극(29)으로 구성되는 프라이밍 방전 셀 PDC에서의 프라이밍 방전이, Y(i+1) 전극과 A 전극(29)으로 구성되는 프라이밍 방전 셀 PDC에서 리셋 기간에 형성된 벽 전하 상태를, 흐트러뜨리는 일(이 점을 본 명세서에서는, 이하, "스캔의 간섭"이라고 부름)은 없다. Y(i+1) 전극과 A 전극(29)으로 구성되는 프라이밍 방전 셀 PDC에는 Yi 전극의 Y 돌기 전극(23c)이 연장되어 있지 않기 때문이며, 또한 각각의 프라이밍 방전 셀 PDC가 제2 세로 격벽(31L2) 및 제3 세로 격벽(31L3)에 의해, 구획되어 있기 때문이다. 따라서, XYYX 배치를 취하면서, (스캔의 간섭을 방지할 수 있다고 하는 의미로) 프라이밍 방전 셀 PDC를 구성할 수 있다.

어드레스 방전 기간에서의 어드레스 방전에서 생긴 전하가, Y 전극(23)을 덮는 유전체층(26) 및 보호막(27)의 표면에 형성된다.

이 어드레스 방전 기간 후, 유지 방전 기간에서, X 전극(22)과 Y 전극(23) 사이에 교대로 전압 펄스가 인가되고, X 전극(22)과 Y 전극(23)의 사이에서 유지 방전이 발생한다. 이 유지 방전에 의해 발생한 플라즈마로부터의 자외선이 적, 녹, 청의 형광체층(32)을 여기함으로써, 가시 발광이 얻어지고, 각각의 표시 방전 셀 DDC로부터의 발광에 의해 디스플레이 화면을 구성한다.

이 때, 간극부(35)는 좁게 되어 있기 때문에, 유지 방전은 프라이밍 방전 셀 PDC로는 거의 넓어지지 않는다. 따라서, 하전 입자에 의한 스퍼터링을 정면에서 받는 표시 방전 셀 내의 보호막(27)과 비교하여, 프라이밍 방전 셀 PDC 상의 보호막(27)은 유지 방전 시에, 스퍼터링되는 양이 적다. 따라서, 프라이밍 방전 셀 PDC에서의 어드레스 방전 특성(예를 들면, 방전 지연 시간에 영향을 미치는 종전자 방출 성능)의 열화량이 매우 적다. 이상의 이유로부터, 장시간의 PDP의 구동에 의해, 어드레스 방전 지연이 증대하는 경시 열화라고 하는 문제에 대해, 본 PDP는 특히 유효하다.

<실험예>

도 1에 도시한 셀 구조를 갖는 42형의 PDP(가로 1024 화소×세로 1024 화소)를 작성하고, 2종류의 42형 PDP (I), (Ⅱ)를 비교 대상으로 하여 평가를 행하였다. (I)은 도 14, 도 15, 도 16에 도시한 셀 구조를 갖는다. (I)은 전극 배치가 XYYX 배치이며, 프라이밍 방전 셀 PDC를 갖고 있지 않다. 이것을 "레퍼런스"라고 부르기로 한다. 또한 (I)은 도 17, 도 18, 도 19에 도시한 셀 구조를 갖는다. (Ⅱ)는 전극 배치가 XYYX 배치이며 프라이밍 방전 셀 PDC를 갖는다. 프라이밍 방전 영역을 행 방향으로 연장하는 격벽을 이용하여 구획하고 있는 점이 특징이며, 이 구조를 취함으로써 XYYX 배치를 취하면서, 스캔의 간섭을 방지할 수 있다. 이 구조를 "행 구획형"이라고 부르기로 한다. 또한, 도 1의 구조는 (Ⅱ)와 비교하면, 프라이밍 방전 영역(39)을 열 방향으로 연장하는 격벽만으로 구획하고 있는 점이 특징이며, 이와 같은 구조에 의해서도, 전술한 바와 같이 스캔의 간섭을 방지할 수 있다. 이 구조를 "열 구획형"이라고 부르기로 한다.

"레퍼런스", "행 구획형", "열 구획형"의 3종류의 시작 PDP에서, 표시 방전 셀의 크기는 동일하다. 또한, 본 시작 PDP는 앞서 설명한 명제에서의 H 및 V를 이용하여, H>V를 충족시키도록 작성하였다. 그 결과, "열 구획형"의 프라이밍 방전 셀은, "행 구획형"의 프라이밍 방전 셀에 비해, 1.25배의 넓이를 확보할 수 있었다. 본 실험에서 작성한 PDP의 어드레스 방전 지연 t_d의 평가 결과를 도 20에 도시한다. 수명 시험에서의 점등 시간이 1680 시간 및 10000 시간일 때의 t_d의 값을 측정하였다. 점등 시의 주파수는 12㎑(1초당 유지 방전 펄스쌍이 12000회 인가됨)이다.

도 20에 도시한 실험 결과로부터, t_d의 값은 점등 초기는 동일 정도이지만, 점등 시간과 함께 증대하는 것을 알 수 있다. 특히 "레퍼런스"의 t_d의 증대량이 다른 2개보다도 크다. 이것은 "레퍼런스"의 표시 방전 셀 DDC에서의 MgO 보호막(27)이, 점등 시간과 함께 방전 시의 스퍼터링을 받아, 그 결과 종전자를 방출하는 성능 등의 방전 특성이 열화하게 되었기 때문이라고 생각된다. 이에 대해, "행 구획", "열 구획"에서의 t_d의 경시 열화는 적다. 양 PDP에서도, 점등 시간과 함께 표시 방전 셀에서의 MgO 보호막 성능의 열화에 의해, 표시 방전 셀의 어드레스 방전 특성은 나빠진다. 그러나, 프라이밍 방전 셀 PDC에서의 프라이밍 방전이, 상기한 바와 같이, 표시 방전 셀의 어드레스 방전을 촉진할 수 있는 것 및 프라이밍 방전 의 방전 지연 t_d의 경시 열화가 매우 작은 것으로부터, 양 PDP에서는 t_d의 열화가 적어지고 있다고 생각된다. 또한, 경시 열화 후를 비교하면, 본 발명의 구조("열 구획형")에서의 t_d가 "행 구획형"에서의 t_d보다도 작다. 이것은, 격벽 형성 방향에 유래하는 방전 공간의 넓이의 차이에 따라, 방전 형성 속도 및 종전자 방출 성능의 차이가 생겼기 때문이라고 생각된다. 즉, 본 발명의 셀 구조를 이용함으로써, 종래 구조에 비해, 보다 고속으로 어드레스 방전을 행하는 것이 가능하다. 이 점은, 고정세화한 경우라도, 어드레스 방전 특성이 양호한 PDP를 제공할 수 있는 것도 의미하고 있다.

<실시예 2>

도 21 내지 도 22는, 본 발명에 따른 실시 형태의 제2 예를 모식적으로 도시하는 도면이며, 도 21은 제2 예에서의 PDP의 셀 구조의 일부를 도시하는 정면도, 도 22는 도 21의 격벽 부분만을 도시하는 정면도이다. 또한, 도 21의 각 단면(A 단면, A' 단면, B 단면, B' 단면)에서의 단면도는 제1 예와 마찬가지이다.

(구성의 설명)

이 제2 예에서의 PDP는, 전술한 제1 예에서 제2 세로 격벽(31L2)과, 제3 세로 격벽(31L3)이 배치되어 있었던 프라이밍 방전 영역(39)에서, 제2 세로 격벽(31L2)을 제외한 구성으로 되어 있다. 즉, 제1 예에서 제2 세로 격벽(31L2)을 사이에 두고 인접하고 있는 2개의 프라이밍 방전 셀 PDC를 합쳐서, 1개의 프라이밍 방전 셀 PDC로 하고 있다.

이와 같은 구성을 취함으로써, 프라이밍 방전 셀 PDC 1개당 공간을 넓게 할 수 있다. 따라서, 방전 형성 시에 발생하는 하전 입자가 격벽 벽면에 충돌하여 방전 형성이 억제되는 비율을 저감할 수 있기 때문에, 제1 예와 비교하여, 어드레스 방전 특성을 더욱 향상시킬 수 있다. 또한, 제1 예와 비교하여, 제2 세로 격벽(31L2)을 제외한 만큼, 부재 점수를 삭감할 수 있는 것을 예로 들 수 있다. 나아가, 격벽 재료로서 일반적인 저융점 글래스를 유전률이 낮은 방전 가스로 치환함으로써, 전극간의 정전 용량을 저감하고, 불필요한 전력 소비를 저감하여, 구동 제어의 응답성을 높일 수 있다고 하는 점도 예로 들 수 있다.

여기서, 도 22에서, 제3 세로 격벽(31L3)과 가로 격벽(31T)에 의해 구성되는 2개의 프라이밍 방전 셀 PDC를 포함하는 대략 직사각형인 공간 영역(70)의, 행 방향 폭과 제3 세로 격벽(31L3)의 패턴 폭의 합이, 공간 영역(70)의 열 방향 폭과 가로 격벽(31T)의 패턴 폭의 합보다 크도록 설계되어 있다. 따라서 제1 예의 경우와 마찬가지로, 제2 예에서도, 공간 영역(70)을 도 22와 같이 취하였을 때에는, 공간 영역(70)을 열 방향으로 연장하는 제3 세로 격벽(31L3)에 의해 구획하는 쪽이, 행 방향으로 연장하는 격벽을 이용하여 구획하는 것보다도 프라이밍 방전 셀 PDC의 공간을 넓게 확보할 수 있다.

그 이외의 구성 및 구동 동작은 전술한 제1 예에 나타낸 PDP와 마찬가지이다.

<실시예 3>

도 23 내지 도 27은, 본 발명에 따른 실시 형태의 제3 예를 모식적으로 도시 하는 도면이며, 도 23은 제3 예에서의 PDP의 셀 구조의 일부를 도시하는 정면도, 도 24는 도 23의 A선에서의 격벽의 단면도, 도 25는 도 23의 A'선에서의 격벽의 단면도, 도 26은 도 23의 B선에서의 단면도, 도 27은 도 23의 B'선에서의 단면도이다.

(구성의 설명)

이 제3 예에서의 PDP는, 전술한 제1 예에서 제2 세로 격벽(31L2)과, 제3 세로 격벽(31L3)이 배치되어 있었던 프라이밍 방전 영역(39)에서, 제2 세로 격벽(31L2), 제3 세로 격벽(31L3)을 제외하고, A선 상에서의 제1 세로 격벽(31L1)과 가로 격벽(31T)의 교점 및 A'선 상에서의 제1 세로 격벽(31L1)과 가로 격벽(31T)의 교점, 각각을 교대로 연결하도록 경사 격벽(31D)을 배치한 구성으로 되어 있다. 또한, 제2 세로 격벽(31L2)을 제외함으로써, 1개의 프라이밍 방전 셀 PDC와, 간극부(35)를 통하여 접속되어 있는 표시 방전 셀은 2개 존재한다.

이와 같은 구성을 취함으로써, 프라이밍 방전 셀 PDC 1개당의 공간을 넓게 할 수 있다. 따라서, 방전 형성 시에 발생하는 하전 입자가 격벽 벽면에 충돌하여 방전 형성이 억제되는 비율을 저감할 수 있다. 간극부(35)를 행 방향으로 넓게 취할 수 있으므로, 또한 제1, 제2 예와 비교하여, 보다 효율적으로 하전 입자가 표시 방전 셀 DDC로 이동할 수 있어, 어드레스 방전 지연을 저감할 수 있다.

<실시예 4>

도 28 및 도 29는, 본 발명에 따른 실시 형태의 제4 예를 모식적으로 도시하는 도면이며, 도 28은 제4 예에서의 PDP의 셀 구조의 일부를 도시하는 정면도, 도 29는 도 28의 B선에서의 단면도이다.

(구성의 설명)

이 제4 예에서의 PDP는, 전술한 제1 예에서, 동일한 형상ㆍ동일한 면적으로 설계되어 있었던, X 투명 전극(22a)의 T자 형상 부분과, Y 투명 전극(23a)의 T자 형상 부분에서의 양자의 유효 전극 면적이 1:2로 되어 있다. 여기서, 본 명세서에서 유효 전극 면적이란 "표시 방전 셀 DDC 내에 포함되는 범위 내에서의 전극의 면적"으로 정의한다.

제1 예에서는, 프라이밍 방전 셀 PDC를 넓게 취하고, 또한 X 전극을 열 방향에 인접하는 표시 방전 셀 DDC에서 1개로 공통화하고 있다. 이들 영향에 의해, 종래예의 구성과 비교하면, 유지 방전 시에서의 평균적인 가시 발광 중심의 위치가, Y 전극(23)측보다도 X 전극(22)측에 근접하고 있다. 이와 같은 경우에는, PDP의 표시 품위에 악영향이 발생할 가능성이 있다.

이 악영향에 대해서, 도면을 이용하여 설명한다. 도 30의 (a)는 1개의 표시 방전 셀 DDC를 모식적으로 도시한 정면도이다. 상기한 바와 같이, 유지 방전 시에서, X 전극과 Y 전극은 상대적인 전압 관계(어느 쪽이 양극이고, 어느 쪽이 음극인지)를 반전시켜, 유지 방전을 반복하고, 그 때마다 플라즈마로부터 발생하는 자외선이 형광체를 여기하여, 가시광을 발생시킨다. 따라서 평균적으로 본 가시 발광 강도의 중심(80)은 표시 방전 셀 DDC의 중심 위치로 된다. 통상의 PDP에서는, 도 31의 (a)에 도시한 바와 같이 표시 방전 셀 DDC가 행 방향ㆍ열 방향 각각에 등간격으로 배치되고, 각 서브 픽셀을 구성함으로써 화상을 표시한다. 즉, 표시 방전 셀 DDC가 열 방향으로 1개씩의 주기로 배치되어 있다. 이에 대해, 도 31의 (b)에 도시한 바와 같이, 표시 방전 셀 DDC가 열 방향으로 2개씩의 주기로 배치되어 있는 경우, 가시 발광 강도의 중심(80)이 표시 방전 셀의 위치와 마찬가지로 변위한다. 이 때문에, 예를 들면 전체 화면에서 백 표시를 행하면, 서로 근접하고 있는 2행으로 이루어지는 명(선)부와, 이 명(선)부 사이에 존재하는 암(선)부가 반복되는 2행 걸러의 표시 라인 주기 불균일로 된다. 이것이 인간이 시인할 수 있는 정도로 되면 표시에 위화감이 나타나게 된다. 따라서, 도 30의 (b)에 도시한 바와 같이, Y 투명 전극(23a)의 열 방향 폭을 크게 하고, X 투명 전극(22a)의 열 방향 폭을 작게 함으로써, Y 투명 전극(23a)측이 평균적으로 밝아져, 가시 발광 강도의 중심(80)을 Y 전극(23)측으로 변위시킬 수 있다. 따라서, XYYX 배치의 경우, 도 31의 (c)에 도시한 바와 같이, 표시 방전 셀 DDC의 변위를 Y 투명 전극(23a)의 열 방향 폭의 변경에 의해 보상할 수 있다.

따라서, 제4 예와 같은 구성을 취함으로써, 유지 방전 시의 평균적인 발광 중심을 전극 면적이 큰 Y 전극(23)측으로 어긋나게 할 수 있어, 표시 품위의 악화를 방지할 수 있다.

또한, Y 투명 전극(23a)에서의 T자 형상 부분의 면적이 커지기 때문에, 전압이 인가되는 실효적인 영역이 확대되어, 표시 방전 셀 DDC에서의 어드레스 방전 특성을 개선할 수 있다.

여기서, 제1 예에서는 Y 돌기 전극(23c)이, 행 방향으로 보았을 때에, … A-A' -A' -A-A-A' -A' -A-A- …으로 배열되어 있지만, 제4 예와 같이, … A-A' -A-A' -A-A' -A-A' -A- …으로 배열되어 있어도 된다. 또한, A라고 기입한 것은 A선측의 Y 전극(23)으로부터 Y 돌기 전극(23c)이 나와 있는 것을 의미한다. 또한, A'라고 기입한 것은 A'선측의 Y 전극(23)으로부터 Y 돌기 전극(23c)이 나와 있는 것을 의미한다.

<실시예 5>

도 32는, 본 발명에 따른 실시 형태의 제5 예를 모식적으로 도시하는 도면이다. 기본적인 구성은 도 1에서 도시한 제1 예에서의 PDP와 마찬가지이다. 도 32는 도 1의 B선과 동일한 위치에서의 단면도이다.

(구성의 설명)

이 제5 예에서의 PDP는, 전술한 제1 예에서, 전면판(36)에서의 보호막(27) 상(방전 공간(33)이 있는 측)에서, 프라이밍 방전 셀 PDC가 있는 영역에, 높이 조절층(71)이 형성되어 있다. 또한, 높이 조절층(71) 상에는 전자 방출층(72)이 형성되어 있다.

이와 같은 구성을 취함으로써, 제1 예와 비교하여, 프라이밍 방전 셀 PDC에서의 Y 돌기 전극(23c)과 A 전극(29)의 사이의 방전 공간 거리를 실효적으로 짧게 할 수 있어, 프라이밍 방전의 방전 개시 전압을 내리는 것이나, 프라이밍 방전의 방전 지연 시간을 단축하는 것이 가능하다. 또한 전자 방출층(72)에 의해, 프라이밍 방전의 방전 개시 전압을 더 내리는 것이나, 프라이밍 방전의 방전 지연 시간을 더 단축하는 것이 가능하다.

또한 본 구성에 따르면, 방전 공간을 넓게 확보할 수 있기 때문에, 높이 조절층(71) 및 전자 방출층(72)을 형성하는 것이 용이해진다. 또한, 전자 방출층(72)에 대해서는, 방전 공간을 넓게 확보할 수 있기 때문에, 전자 방출의 효과를 높일 수 있다. 이것은 전자 방출층 중, 방전 가스에 면하고 있는 표면의 면적이 늘어날수록 전자 방출의 원인으로 되는 유효한 원자 및 트랩 준위 등의 수가 증가하기 때문이다.

높이 조절층(71)은 방전 공간 거리를 단축하는 것이 큰 목적이기 때문에, 재료는 어떤 것이든지 좋지만, 예를 들면 유전체층(26)과 동종의 유전체 재료를 이용하여 형성된다. 일반적인 글래스 재료(비유전률=3∼10)를 이용하여도 된다. 또한 비유전률이 높은 물질일수록 높이 조절층(71)에 의한 전압 강하를 억제할 수 있기 때문에, TiO₂(비유전률=약 100) 등의 비유전률이 높은 재료를 이용하여도 된다.

전자 방출층(72)으로서는, 2차 전자 방출 계수가 높은 재료 혹은 일함수의 값이 작은 재료를 이용하는 것이 좋다. 예를 들면, 알칼리 금속의 산화물, 알칼리 토류 금속의 산화물(예를 들면 BaO, SrO, CaO 등), 희토류 산화물, 불화물 등을 들 수 있다.

또한, 높이 조절층(71)은, 도 32에서는 보호막(27) 상(방전 공간(33)이 있는 측)에 배치하였지만, 보호막(27) 하이어도 된다.

<실시예 6>

도 33은, 본 발명에 따른 실시 형태의 제6 예를 모식적으로 도시하는 도면이다. 기본적인 구성은 도 1에서 도시한 제1 예에서의 PDP와 마찬가지이다. 도 33은 도 1의 B선과 동일한 위치에서의 단면도이다.

(구성의 설명)

이 제6 예에서의 PDP는, 전술한 제1 예에서, 배면판(37)에서의 유전체층(30) 상(방전 공간(33)이 있는 측)에서, 프라이밍 방전 셀 PDC가 있는 영역에, 높이 조절층(71)이 형성되어 있다. 또한, 높이 조절층(71) 상에는 전자 방출층(72)이 형성되어 있다.

또한 본 구성에 따르면, 방전 공간을 넓게 확보할 수 있기 때문에, 높이 조절층(71) 및 전자 방출층(72)을 형성하는 것이 용이해진다. 또한, 전자 방출 층(72)에 대해서는, 방전 공간을 넓게 확보할 수 있기 때문에, 전자 방출의 효과를 높일 수 있다. 이것은 전자 방출층 중, 방전 가스에 면하고 있는 표면의 면적이 늘어날수록 전자 방출의 원인으로 되는 유효한 원자 및 트랩 준위 등의 수가 증가하기 때문이다.

높이 조절층(71)은, 방전 공간 거리를 단축시키는 것이 큰 목적이기 때문에, 재료는 어떤 것이든지 좋지만, 예를 들면 유전체층(30)과 동종의 유전체 재료를 이용하여 형성된다. 또한, 격벽(31)을 이용하면, 격벽을 형성하는 프로세스와 동일한 공정 내에서, 형성하는 것이 가능하게 된다. 일반적인 글래스 재료(비유전률=3∼10)를 이용하여도 된다. 또한 비유전률이 높은 물질일수록 높이 조절층(71)에 의한 전압 강하를 억제할 수 있기 때문에, TiO₂(비유전률=약 100) 등의 비유전률이 높은 재료를 이용하여도 된다.

또한, 높이 조절층(71)은, 도 33에서는 유전체층(30) 상(방전 공간(33)이 있는 측)에 배치하였지만, 보호막(27) 하이어도 된다.

<실시예 7>

도 34는, 본 발명에 따른 실시 형태의 제7 예를 모식적으로 도시하는 도면이다. 기본적인 구성은 도 1에서 도시한 제1 예에서의 PDP와 마찬가지이다. 도 34는 도 1의 B선과 동일한 위치에서의 단면도이다.

(구성의 설명)

이 제7 예에서의 PDP는, 전술한 제1 예에서, 전기적으로 접속하여 1개로 한 X 전극을 2개로 하고 있다. 이와 같은 구성을 취함으로써, 각각의 X 전극에 상이한 전압 파형을 인가하는 것이 가능하게 된다.

또한, 열 방향에 인접하는 각각의 표시 방전 셀 DDC의 사이의 영역에 가로 격벽(31T) 사이에 끼워지는 격벽이 없는 영역(행간 영역(34))을 형성하였다. 이와 같은 구성을 취함으로써, 제1 예에서, X 전극 하의 가로 격벽(31T)이 있었던 영역을 배기 패스로서 활용하여, 배기 프로세스에서의 배기 효율을 향상시킬 수 있다.

또한, X 버스 전극(22b) 및 Y 버스 전극(23b)은 가로 격벽(31T)을 사이에 두고 A 전극과 대향하는 영역이 아니라, 표시 방전 셀 DDC를 사이에 두는 영역에 배치되어 있다. 이와 같은 구성을 취함으로써, Y 버스 전극(23b)과 프라이밍 방전 셀 PDC의 거리를 떨어뜨릴 수 있고, 따라서 전면판(36)과, 배면판(37)을 접합할 때의, 상하 방향의 어긋남에 의한 영향을 완화시킬 수 있다. 어긋남에 의한 영향이란, 예를 들면 제1 예에서 설명한 바와 같은, Y 버스 전극(23b)이 프라이밍 방전 셀 PDC를 사이에 두고 A 전극(29)과 대향하는 배치일 때에 발생하는 스캔의 간섭을 의미한다.

도 1은 제1 예를 모식적으로 도시하는 정면도.

도 2는 종래예를 모식적으로 도시하는 사시도.

도 3은 도 2의 PDP의 단면도.

도 4는 PDP에 1매의 화상을 표시하는 1TV 필드 기간의 동작을 도시한 도면.

도 5는 명제의 증명에서 검토한 영역의 설명도.

도 6은 명제의 증명에서 검토한 영역을, 열 방향으로 연장되는 격벽에 의해 분할하는 경우의 설명도.

도 7은 명제의 증명에서 검토한 영역을, 행 방향으로 연장되는 격벽에 의해 분할하는 경우의 설명도.

도 8은 방전 셀 내의, 방전 흔적의 모습을 도시한 도면으로서, (a)는 수명 시험 전에서의 방전 셀 내의 모습이며, (b)는 수명 시험 후에서의 방전 셀 내의 모습.

도 9는 도 1의 A선에서의 격벽의 단면도.

도 10은 도 1의 A'선에서의 격벽의 단면도.

도 11은 도 1의 B선에서의 단면도.

도 12는 도 1의 B'선에서의 단면도.

도 13은 도 1의 격벽 구조만을 모식적으로 도시하는 정면도.

도 14는 실험에 이용한 "레퍼런스"의 구조를 모식적으로 도시하는 정면도.

도 15는 도 14의 A선에서의 격벽의 단면도.

도 16은 도 14의 B선에서의 단면도.

도 17은 실험에 이용한 "행 구획형"의 구조를 모식적으로 도시하는 정면도.

도 18은 도 17의 A선에서의 격벽의 단면도.

도 19는 도 17의 B선에서의 단면도.

도 20은 각 PDP의 점등 시간(hrs.)과 방전 지연 t_d(㎲)의 관계를 나타내는 그래프.

도 21은 제2 예를 모식적으로 도시하는 정면도.

도 22는 도 21의 격벽 구조만을 모식적으로 도시하는 정면도.

도 23은 제3 예를 모식적으로 도시하는 정면도.

도 24는 도 23의 A선에서의 격벽의 단면도.

도 25는 도 23의 A'선에서의 격벽의 단면도.

도 26은 도 23의 B선에서의 단면도.

도 27은 도 23의 B'선에서의 단면도.

도 28은 제4 예를 모식적으로 도시하는 정면도.

도 29는 도 28의 B선에서의 단면도.

도 30은 표시 방전 셀과 그 가시 발광 강도의 중심을 모식적으로 도시하는 정면도로서, (a)는 X 투명 전극과 Y 투명 전극의 사이즈가 동일한 경우, (b)는 상이한 경우.

도 31은 표시 방전 셀의 배치를 나타내는 모식도로서, (a)는 표시 방전 셀이 행 방향ㆍ열 방향 각각으로 등간격으로 배치되어 있는 경우, (b)는 표시 방전 셀 DDC가 열 방향으로 2개씩의 주기로 배치되어 있는 경우, (c)는 표시 방전 셀 DDC가 열 방향으로 2개씩의 주기로 배치되어 있고, 또한 각 표시 방전 셀에서의 가시 발광 강도의 중심을 어긋나게 한 경우.

도 32는 제5 예를 모식적으로 도시하는 단면도.

도 33은 제6 예를 모식적으로 도시하는 단면도.

도 34는 제7 예를 모식적으로 도시하는 단면도.

도 35는 도 34의 B선에서의 단면도.

<도면의 주요 부분에 대한 부호의 설명>

3 : 마이너스의 전하를 가진 입자(예를 들면 전자)

4 : 플러스의 전하를 가진 입자(예를 들면 플러스 이온)

5 : 플러스 벽 전하

6 : 마이너스 벽 전하

10 : 플라즈마

21 : 전면 글래스 기판

22 : X 전극

23 : Y 전극

22a : X 투명 전극

23a : Y 투명 전극

22b : X 버스 전극

23b : Y 버스 전극

23c : Y 돌기 전극

26 : 유전체층

27 : 보호막

28 : 배면 글래스 기판

29 : A 전극

30 : 유전체층

31 : 격벽(리브)

31L : 세로 격벽

31L1 : 제1 세로 격벽

31L2 : 제2 세로 격벽

31L3 : 제3 세로 격벽

31T : 가로 격벽

32 : 형광체층

32R : 적 형광체층

32G : 녹 형광체층

32B : 청 형광체층

33 : 방전 공간

34 : 행간 영역

35 : 간극부

36 : 전면판

37 : 배면판

38 : PDP

39 : 프라이밍 방전 영역

40 : TV 필드

41 내지 48 : 서브 필드

49 : 리셋 기간

50 : 어드레스 방전 기간

51 : 유지 방전 기간

52 : 1개의 A 전극에 인가하는 전압 파형

53 : X 전극에 인가하는 전압 파형

54 : Y 전극의 i번째에 인가하는 전압 파형

55 : Y 전극의 i+1번째에 인가하는 전압 파형

56 : Y 전극의 i행째에 인가되는 스캔 펄스

57 : Y 전극의 i+1행째에 인가되는 스캔 펄스

58 : X 전극에 인가되는 전압 파형

59 : Y 전극에 인가되는 전압 파형

70 : 대략 직사각형인 공간 영역

71 : 높이 조절층

72 : 전자 방출층

80 : 가시 발광 강도의 중심

DC : 방전 셀

DDC : 표시 방전 셀

PDC : 프라이밍 방전 셀

Claims

플라즈마 디스플레이 장치로서,

적어도, 전면 기판과,

각각 2개씩이 교대로 열 방향으로 상기 전면 기판 상에 배치되고, 행 방향으로 연장된 복수의 제1 전극 및 복수의 제2 전극과,

상기 제1 전극 및 상기 제2 전극을 피복하는 유전체층과,

배면 기판과,

상기 제1 전극 및 상기 제2 전극에 대향하여 행 방향으로 상기 배면 기판 상에 배치되고, 열 방향으로 연장된 복수의 어드레스 전극과,

열 방향으로 연장되는 복수의 제1 세로 격벽과,

행 방향으로 연장되는 복수의 가로 격벽과,

상기 제1 세로 격벽과 상기 가로 격벽에 의해 형성되는 복수의 표시 방전 셀과,

열 방향에 인접하는 상기 표시 방전 셀 중, 상기 제2 전극이 인접하는 상기 표시 방전 셀의 상기 가로 격벽의 사이에 형성된 프라이밍 방전 영역과,

상기 제1 세로 격벽의 연장선 상에 열 방향으로 연장되고, 상기 프라이밍 방전 영역을 구획하는 제2 세로 격벽과,

열 방향으로 연장되고, 상기 제2 세로 격벽간을, 2개로 더 구획하는 제3 세로 격벽과,

상기 제2 세로 격벽, 상기 제3 세로 격벽 및 상기 가로 격벽에 의해 형성되는 프라이밍 방전 셀과,

열 방향에 인접하는 2개의 상기 제2 전극의 서로 대향하는 측에, 상기 인접하는 2개의 제2 전극으로부터 각각 별개의 상기 프라이밍 방전 셀로 연장된 돌기 전극

을 구비하고,

상기 표시 방전 셀과 상기 프라이밍 방전 셀을 구획하는 상기 가로 격벽과 상기 전면 기판 사이에는, 상기 표시 방전 셀과 상기 프라이밍 방전 셀을 공간적으로 접속하는 간극이 있고,

상기 제2 세로 격벽과 상기 가로 격벽에 의해 형성되는 영역의 행 방향 폭과 상기 제2 세로 격벽의 패턴 폭의 합이, 상기 제2 세로 격벽과 상기 가로 격벽에 의해 형성되는 영역의 열 방향 폭과 상기 가로 격벽의 패턴 폭의 합보다 큰 것을 특징으로 하는 플라즈마 디스플레이 장치.
플라즈마 디스플레이 장치로서,

적어도, 전면 기판과,

각각 2개씩이 교대로 열 방향으로 상기 전면 기판 상에 배치되고, 행 방향으로 연장된 복수의 제1 전극 및 복수의 제2 전극과,

상기 제1 전극 및 상기 제2 전극을 피복하는 유전체층과,

배면 기판과,

상기 제1 전극 및 상기 제2 전극에 대향하여 행 방향으로 상기 배면 기판 상에 배치되고, 열 방향으로 연장된 복수의 어드레스 전극과,

열 방향으로 연장되는 복수의 제1 세로 격벽과,

행 방향으로 연장되는 복수의 가로 격벽과,

상기 제1 세로 격벽과 상기 가로 격벽에 의해 형성되는 복수의 표시 방전 셀과,

열 방향에 인접하는 상기 표시 방전 셀 중, 상기 제2 전극이 인접하는 상기 표시 방전 셀의 상기 가로 격벽의 사이에 형성된 프라이밍 방전 영역과,

열 방향으로 연장되고, 상기 프라이밍 방전 영역을 구획하는 제2 세로 격벽과,

상기 제2 세로 격벽과 상기 가로 격벽에 의해 형성되는 프라이밍 방전 셀과,

열 방향에 인접하는 2개의 상기 제2 전극의 서로 대향하는 측에, 상기 인접하는 2개의 제2 전극으로부터 각각 별개의 상기 프라이밍 방전 셀로 연장된 돌기 전극

을 구비하고,

상기 표시 방전 셀과 상기 프라이밍 방전 셀을 구획하는 상기 가로 격벽과 상기 전면 기판 사이에는, 상기 표시 방전 셀과 상기 프라이밍 방전 셀을 공간적으로 접속하는 간극이 있고,

상기 제2 세로 격벽은 상기 제1 세로 격벽의 연장선 상에 없는 것을 특징으로 하는 플라즈마 디스플레이 장치.
플라즈마 디스플레이 장치로서,

적어도, 전면 기판과,

각각 2개씩이 교대로 열 방향으로 상기 전면 기판 상에 배치되고, 행 방향으로 연장된 복수의 제1 전극 및 복수의 제2 전극과,

상기 제1 전극 및 상기 제2 전극을 피복하는 유전체층과,

배면 기판과,

상기 제1 전극 및 상기 제2 전극에 대향하여 행 방향으로 상기 배면 기판 상에 배치되고, 열 방향으로 연장된 복수의 어드레스 전극과,

열 방향으로 연장되는 복수의 제1 세로 격벽과,

행 방향으로 연장되는 복수의 가로 격벽과,

상기 제1 세로 격벽과 상기 가로 격벽에 의해 형성되는 복수의 표시 방전 셀과,

열 방향에 인접하는 상기 표시 방전 셀 중, 상기 제2 전극이 인접하는 상기 표시 방전 셀의 상기 가로 격벽의 사이에 형성된 프라이밍 방전 영역과,

상기 프라이밍 방전 영역을 사이에 두고, 열 방향에 인접하는 상기 표시 방전 셀 중, 한쪽의 상기 표시 방전 셀에서의, 상기 제1 세로 격벽과 상기 프라이밍 방전 영역측의 상기 가로 격벽의 교점과, 다른 쪽의 상기 표시 방전 셀에서의 상기 제1 세로 격벽과 상기 프라이밍 방전 영역측의 상기 가로 격벽의 교점을 접속하고, 상기 제1 세로 격벽의 연장선 상과는 상이한 방향으로 연장되어, 상기 프라이밍 방 전 영역을 구획하는 프라이밍 방전 영역용 격벽과,

상기 프라이밍 방전 영역용 격벽과 상기 가로 격벽에 의해 형성되는 프라이밍 방전 셀과,

열 방향에 인접하는 2개의 상기 제2 전극의 서로 대향하는 측에, 상기 인접하는 제2 전극으로부터, 각각 별개의 상기 프라이밍 방전 셀로 연장된 돌기 전극

을 구비하고,

상기 표시 방전 셀과 상기 프라이밍 방전 셀을 구획하는 상기 가로 격벽과 상기 전면 기판 사이에는, 상기 표시 방전 셀과 상기 프라이밍 방전 셀을 공간적으로 접속하는 간극이 있는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제2항에 있어서,

상기 제2 세로 격벽과 상기 가로 격벽에 의해 구성되는 영역의 행 방향 폭과 상기 제2 세로 격벽의 패턴 폭의 합이, 상기 제2 세로 격벽과 상기 가로 격벽에 의해 형성되는 영역의 열 방향 폭과 상기 가로 격벽의 패턴 폭의 합보다 큰 것을 특징으로 하는 플라즈마 디스플레이 장치.
제3항에 있어서,

상기 프라이밍 방전 영역용 격벽에 의해 접속되는 상기 교점끼리에서, 한쪽의 교점을 형성하는 상기 한쪽의 표시 방전 셀의 상기 제1 세로 격벽의 연장선과, 다른 쪽의 교점을 지정하는 상기 다른 쪽의 표시 방전 셀의 상기 제1 세로 격벽의 연장선이, 서로 인접하고 있는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제1항 내지 제3항 중 어느 한 항에 있어서,

상기 제1 전극과 상기 제2 전극의 유효 전극 면적이 서로 다른 것을 특징으로 하는 플라즈마 디스플레이 장치.
제1항 내지 제3항 중 어느 한 항에 있어서,

상기 프라이밍 방전 영역에서의 어드레스 전극의 행 방향 폭이, 다른 영역에서의 어드레스 전극의 행 방향 폭보다도 큰 것을 특징으로 하는 플라즈마 디스플레이 장치.
제1항 내지 제3항 중 어느 한 항에 있어서,

상기 프라이밍 방전 셀에서, 상기 전면 기판측에, 유전체 또는 도전성 재료로 이루어지는 높이 조절층이 형성되어 있는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제1항 내지 제3항 중 어느 한 항에 있어서,

상기 프라이밍 방전 셀에서, 상기 전면 기판측에, 전자 방출층이 형성되어 있는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제1항 내지 제3항 중 어느 한 항에 있어서,

상기 프라이밍 방전 셀에서, 상기 배면 기판측에, 유전체 또는 도전성 재료로 이루어지는 높이 조절층이 형성되어 있는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제1항 내지 제3항 중 어느 한 항에 있어서,

상기 프라이밍 방전 셀에서, 상기 배면 기판측에, 전자 방출층이 형성되어 있는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제1항 내지 제3항 중 어느 한 항에 있어서,

상기 열 방향에 인접하는 2개의 제1 전극 대신에, 1개의 제1 전극으로 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.