JP2009200215A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009200215A JP2009200215A JP2008039763A JP2008039763A JP2009200215A JP 2009200215 A JP2009200215 A JP 2009200215A JP 2008039763 A JP2008039763 A JP 2008039763A JP 2008039763 A JP2008039763 A JP 2008039763A JP 2009200215 A JP2009200215 A JP 2009200215A
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- dmos transistor
- semiconductor device
- buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 102
- 238000009792 diffusion process Methods 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 238000002955 isolation Methods 0.000 abstract description 20
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
【解決手段】この半導体装置は、一半導体基板構造(エピタキシャル層11を有するP型半導体基板10)上で過電圧に対するゲート電極保護のためのツェナダイオード(保護素子)2が一つの素子領域E2においてDMOSトランジスタ1に接続されて構成された素子一体化構造となっている。ツェナダイオード2は、DMOSトランジスタ1のドレイン電極領域内のDMOSトランジスタ1とは異なる濃度(或いは同濃度であっても良い)で分離された拡散領域(ツェナダイオード2形成用のP型拡散領域)上に形成されて成る。又、この半導体装置の場合、一つの素子領域E2の両側にだけ素子分離領域E1を設ければ良いので、素子領域E2及び素子分離領域E1の両方が可能な限り少ない個数で占有面積の小さな構造を持つ。
【選択図】図1
Description
しかしながら、実際にはゲート電極の膜厚を薄くすると、膜に印加される電界強度が強くなり、ゲート電極の絶縁耐圧が低下し、過電圧が印加されたときにデバイス(DMOSトランジスタ自体)が破壊されてしまう。特にモータを駆動するためのHブリッジ型回路等のスイッチング素子として適用した場合、DMOSトランジスタのオンからオフへの移行時に発生する高電圧なサージ電圧がドレイン電極からドレイン電極とゲート電極間に存在する寄生容量Cgdを介してゲート電極に印加されたとき、デバイスが破壊され易くなる。
この結果、第1のN型埋め込み領域BN(N+)、第1のN型埋め込み領域N(PLG)、及び第1のN型拡散領域N+により囲まれた範囲がDMOSトランジスタ1用の素子領域E2となり、それに隣接するP型埋め込み領域BP、P型埋め込み領域P(PLG)、及びP型拡散領域P+を含む範囲が素子分離領域E1となる。
この結果、第2のN型埋め込み領域BN(N+)、第2のN型埋め込み領域N(PLG)、及び第2のN型拡散領域N+により囲まれた範囲がダイオード2用の素子領域E2となり、それに隣接するP型埋め込み領域BP、P型埋め込み領域P(PLG)、及びP型拡散領域P+を含む範囲が素子分離領域E1となる。
そこで、本発明の技術的課題は、一半導体基板構造上でDMOSトランジスタに保護素子が接続された構成の半導体デバイスであって、1チップサイズが小さく、しかも安価に具現できる高性能な半導体装置を提供することにある。
過電圧に対するゲート電極保護のための保護素子(例えば図1中のツェナダイオード2)が一半導体基板構造上でDMOSトランジスタ(例えば図1中のDMOSトランジスタ1)に接続された構成の半導体デバイスとしての半導体装置であって、
前記保護素子は、前記DMOSトランジスタのドレイン電極領域[例えば図1中の素子領域E2におけるドレイン電極D用の端子に接続されるエピタキシャル層11及びP型半導体基板10の境界部分に埋め込まれたN型埋め込み領域BN(N+)と、N型埋め込み領域BN(N+)端部上で所定の間隔を有して境界部分に埋め込まれたN型埋め込み領域N(PLG)及びそのN型埋め込み領域N(PLG)上にエピタキシャル層11から表面が露呈されるように設けられた電極形成用のN型拡散領域N+(ドレイン電極D側に接続される)とにより囲まれたエピタキシャル層11のN型領域N−を示す]内の当該DMOSトランジスタとは分離された拡散領域(例えば図1中のツェナダイオード2形成用のP型拡散領域)上に形成されて成ることを特徴としている。
即ち、本発明によれば、1チップサイズが小さく、且つ安価に具現できる高性能な半導体装置を提供できる。
前記一半導体基板は、表面側にエピタキシャル層(例えば図1中のエピタキシャル層11)を有するP型基板(例えば図1中のP型半導体基板10)であり、
前記分離された拡散領域は、前記エピタキシャル層及び前記P型基板の境界部分に埋め込まれたN型埋め込み領域[例えば図1中のN型埋め込み領域BN(N+)]と、前記N型埋め込み領域端部上で所定の間隔を有して境界部分に埋め込まれた別のN型埋め込み領域[例えば図1中のN型埋め込み領域N(PLG)]及び当該別のN型埋め込み領域上に前記エピタキシャル層から表面が露呈されるように設けられたN型拡散領域とにより囲まれた当該エピタキシャル層のN型領域に配設されたP型拡散領域であって、
前記DMOSトランジスタが形成される第1のP型拡散領域(例えば図1中のDMOSトランジスタ1形成用のP型拡散領域)と、前記第1のP型拡散領域と隔てられて前記保護素子が形成される第2のP型拡散領域(例えば図1中のツェナダイオード2形成用のP型拡散領域)と、から成る半導体装置を特徴としている。
このような構成により、通常のエピタキシャル層を有するP型半導体基板に対する素子形成技術を用いるだけで、異なる濃度(或いは同濃度でも良い)のP型拡散領域へそれぞれDMOSトランジスタ、保護素子を容易に形成することができる。
前記N型DMOSトランジスタのドレイン電極領域は、前記エピタキシャル層及び前記P型基板の境界部分に前記N型埋め込み領域を挟むように隔てられて埋め込まれたP型埋め込み領域(例えば図1中のP型埋め込み領域BP)と、前記P型埋め込み領域上に埋め込まれた別のP型埋め込み領域[例えば図1中のP型埋め込み領域P(PLG)]及び当該別のP型埋め込み領域上に前記エピタキシャル層から表面が露呈されるように設けられたP型拡散領域とにより素子分離されて成る半導体装置を特徴としている。
前記一半導体基板は、Nウエル領域中にPウエル領域を形成したトリプルウエル構造のP型基板であり、
前記分離された拡散領域は、前記Pウエル領域としての前記DMOSトランジスタ形成用の第1のP型ウエル領域と、前記保護素子形成用の第2のP型ウエル領域と、から成る半導体装置を特徴としている。
前記DMOSトランジスタは、N型DMOSトランジスタ(例えば図2中のDMOSトランジスタ1)であり、
前記保護素子は、前記N型DMOSトランジスタにおけるソース電極側にアノード電極側が接続され、且つゲート電極側にカソード電極側が接続されたツェナダイオード(例えば図2中のツェナダイオード2)である半導体装置を特徴としている。
このような構成により、通常のエピタキシャル層を有するP型半導体基板やトリプルウエル構造のP型半導体基板を対象とし、簡素な構成で一つの素子領域(例えば図1中の素子領域E2)内でゲート電極膜保護機能を有するN型DMOSトランジスタを持つ一形態の半導体装置を安価に提供できる。
前記DMOSトランジスタは、N型DMOSトランジスタ(例えば図3中のDMOSトランジスタ1)であり、
前記保護素子は、前記N型DMOSトランジスタにおけるソース電極側にベース電極側が接続され、且つゲート電極側にエミッタ電極側が接続されたNPN接合型トランジスタ(例えば図3中のNPN接合型トランジスタ3)である半導体装置を特徴としている。
このような構成により、通常のエピタキシャル層を有するP型半導体基板やトリプルウエル構造のP型半導体基板を対象とし、簡素な構成で一つの素子領域(例えば図1中の素子領域E2)内でゲート電極膜保護機能を有するN型DMOSトランジスタを持つ他形態の半導体装置を安価に提供できる。
前記N型DMOSトランジスタのドレイン電極領域内でゲート電極側とソース電極側とに接続された前記ツェナダイオード(例えば図2中のツェナダイオード2)又は前記NPN接合型トランジスタ(例えば図3中のNPN接合型トランジスタ3)に対して前記素子分離した素子一体化構造を、当該N型DMOSトランジスタにおける隣り合うもの同士のドレイン電極及びソース電極を接続するようにして所定数並設して成る半導体装置を特徴としている。
(実施形態)
(構成)
先ず、構成及び各部の機能を説明する。
図1は、本実施形態に係る半導体装置の基本構造を半導体基板構造の側面断面により例示したものである。
この半導体装置は、一半導体基板構造上でサージ電圧等の過電圧に対するゲート電極保護のための保護素子としてのツェナダイオード2が一つの素子領域E2においてDMOSトランジスタ1に接続されて構成された素子一体化構造となっている。即ち、ここでのツェナダイオード2は、DMOSトランジスタ1のドレイン電極領域内のDMOSトランジスタ1とは分離された拡散領域(ツェナダイオード2形成用のP型拡散領域)上に形成されて成る。
図2は、この半導体装置のデバイス部分に係る等価回路を例示したものである。図2を参照すれば、この半導体装置のデバイス部分は、N型のDMOSトランジスタ1におけるソース電極側にツェナダイオード2のアノード電極側が接続され、且つゲート電極側にツェナダイオード2のカソード電極側が接続された回路構成であることを示している。
次に、動作を説明する。
本実施形態の半導体装置の場合、一半導体基板構造上において、一つの素子領域E2でDMOSトランジスタ1及びツェナダイオード2を一体化した素子一体化構造を持つ点を特徴とするものであり、等価回路上は従来通りのゲート電極保護機能付きN型DMOSトランジスタであって、高耐圧大電流用MOSデバイスとしてスイッチング動作を行うものである。
又、本実施形態の半導体装置の場合、一つの素子領域E2の周囲(両側)にだけ素子分離領域E1を設ければ良いので、素子領域E2及び素子分離領域E1の両方が可能な限り少ない個数で占有面積の小さな構造を持つものとなり、確実に1チップサイズが小さく、且つ安価に具現できる高性能な半導体装置を提供できる。
上記実施形態において、第2のP型拡散領域への電極形成のパターンを変更し、保護素子としてのツェナダイオード2の代わりにNPN接合型トランジスタを形成するものである。
図3は、この場合の半導体装置のデバイス部分の等価回路を例示したものである。図3を参照すれば、この半導体装置のデバイス部分は、N型のDMOSトランジスタ1におけるソース電極側にNPN接合型トランジスタ3のベース電極側が接続され、且つゲート電極側にNPN接合型トランジスタ3のエミッタ電極側が接続された回路構成であることを示している。尚、NPN接合型トランジスタ3のコレクタ電極側は、DMOSトランジスタ1におけるドレイン電極側に接続されて短絡されているため、ここでのNPN接合型トランジスタ3は、上記実施形態のツェナダイオード2の場合と同様な働きをする。
因みに、ここでもNウエル領域中にPウエル領域を形成したトリプルウエル構造のP型半導体基板を用いると共に、分離された拡散領域をPウエル領域としてのDMOSトランジスタ1形成用の第1のP型ウエル領域と、保護素子であるNPN接合型トランジスタ3形成用の第2のP型ウエル領域とから成る構造としても良い。
上記実施形態又は応用例1において、N型のDMOSトランジスタ1のドレイン電極領域内でゲート電極側とソース電極側とに接続されたツェナダイオード2又はNPN接合型トランジスタ3に対して素子分離した素子一体化構造を、N型DMOSトランジスタ1における隣り合うもの同士のドレイン電極及びソース電極を接続するようにして所定数並設して成るものである。但し、こうした多段構造の場合、一方側の終端となるDMOSトランジスタ1のドレイン電極側は互いに接続し、他方側の終端となるDMOSトランジスタ1のソース電極側も互いに接続する。
Claims (7)
- 過電圧に対するゲート電極保護のための保護素子が一半導体基板構造上でDMOSトランジスタに接続された構成の半導体デバイスとしての半導体装置であって、
前記保護素子は、前記DMOSトランジスタのドレイン電極領域内の当該DMOSトランジスタとは分離された拡散領域上に形成されて成ることを特徴とする半導体装置。 - 前記一半導体基板は、表面側にエピタキシャル層を有するP型基板であり、
前記分離された拡散領域は、前記エピタキシャル層及び前記P型基板の境界部分に埋め込まれたN型埋め込み領域と、前記N型埋め込み領域端部上で所定の間隔を有して境界部分に埋め込まれた別のN型埋め込み領域及び当該別のN型埋め込み領域上に前記エピタキシャル層から表面が露呈されるように設けられたN型拡散領域とにより囲まれた当該エピタキシャル層のN型領域に配設されたP型拡散領域であって、
前記DMOSトランジスタが形成される第1のP型拡散領域と、前記第1のP型拡散領域と隔てられて前記保護素子が形成される第2のP型拡散領域と、から成ることを特徴とする請求項1記載の半導体装置。 - 前記N型DMOSトランジスタのドレイン電極領域は、前記エピタキシャル層及び前記P型基板の境界部分に前記N型埋め込み領域を挟むように隔てられて埋め込まれたP型埋め込み領域と、前記P型埋め込み領域上に埋め込まれた別のP型埋め込み領域及び当該別のP型埋め込み領域上に前記エピタキシャル層から表面が露呈されるように設けられたP型拡散領域とにより素子分離されて成ることを特徴とする請求項2記載の半導体装置。
- 前記一半導体基板は、Nウエル領域中にPウエル領域を形成したトリプルウエル構造のP型基板であり、
前記分離された拡散領域は、前記Pウエル領域としての前記DMOSトランジスタ形成用の第1のP型ウエル領域と、前記保護素子形成用の第2のP型ウエル領域と、から成ることを特徴とする請求項1記載の半導体装置。 - 前記DMOSトランジスタは、N型DMOSトランジスタであり、
前記保護素子は、前記N型DMOSトランジスタにおけるソース電極側にアノード電極側が接続され、且つゲート電極側にカソード電極側が接続されたツェナダイオードであることを特徴とする請求項1〜4の何れか一つに記載の半導体装置。 - 前記DMOSトランジスタは、N型DMOSトランジスタであり、
前記保護素子は、前記N型DMOSトランジスタにおけるソース電極側にベース電極側が接続され、且つゲート電極側にエミッタ電極側が接続されたNPN接合型トランジスタであることを特徴とする請求項1〜4の何れか一つに記載の半導体装置。 - 前記N型DMOSトランジスタのドレイン電極領域内でゲート電極側とソース電極側とに接続された前記ツェナダイオード又は前記NPN接合型トランジスタに対して前記素子分離した素子一体化構造を、当該N型DMOSトランジスタにおける隣り合うもの同士のドレイン電極及びソース電極を接続するようにして所定数並設して成ることを特徴とする請求項5又は6記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008039763A JP4697242B2 (ja) | 2008-02-21 | 2008-02-21 | 半導体装置 |
US12/366,210 US20090212356A1 (en) | 2008-02-21 | 2009-02-05 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008039763A JP4697242B2 (ja) | 2008-02-21 | 2008-02-21 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009200215A true JP2009200215A (ja) | 2009-09-03 |
JP4697242B2 JP4697242B2 (ja) | 2011-06-08 |
Family
ID=40997461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008039763A Active JP4697242B2 (ja) | 2008-02-21 | 2008-02-21 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090212356A1 (ja) |
JP (1) | JP4697242B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015153937A (ja) * | 2014-02-17 | 2015-08-24 | セイコーエプソン株式会社 | 回路装置及び電子機器 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6428311B2 (ja) * | 2015-01-28 | 2018-11-28 | セイコーエプソン株式会社 | 液体吐出装置、ヘッドユニット、容量性負荷駆動回路および容量性負荷駆動用集積回路装置 |
US10608077B2 (en) * | 2018-07-20 | 2020-03-31 | Mosway Technologies Limited | Semiconductor device for high voltage isolation |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0230187A (ja) * | 1988-07-20 | 1990-01-31 | Fuji Electric Co Ltd | 半導体集積回路 |
JPH08241995A (ja) * | 1995-01-24 | 1996-09-17 | Siemens Ag | 半導体デバイスの静電放電保護装置 |
JP2003282822A (ja) * | 2002-03-05 | 2003-10-03 | Samsung Electronics Co Ltd | 二重隔離構造を有する半導体素子及びその製造方法 |
JP2004200359A (ja) * | 2002-12-18 | 2004-07-15 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5156989A (en) * | 1988-11-08 | 1992-10-20 | Siliconix, Incorporated | Complementary, isolated DMOS IC technology |
JP3386943B2 (ja) * | 1995-10-30 | 2003-03-17 | 三菱電機株式会社 | 半導体装置 |
DE102004035745A1 (de) * | 2004-07-23 | 2006-02-16 | Infineon Technologies Ag | Integrierter Schaltkreis |
-
2008
- 2008-02-21 JP JP2008039763A patent/JP4697242B2/ja active Active
-
2009
- 2009-02-05 US US12/366,210 patent/US20090212356A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0230187A (ja) * | 1988-07-20 | 1990-01-31 | Fuji Electric Co Ltd | 半導体集積回路 |
JPH08241995A (ja) * | 1995-01-24 | 1996-09-17 | Siemens Ag | 半導体デバイスの静電放電保護装置 |
JP2003282822A (ja) * | 2002-03-05 | 2003-10-03 | Samsung Electronics Co Ltd | 二重隔離構造を有する半導体素子及びその製造方法 |
JP2004200359A (ja) * | 2002-12-18 | 2004-07-15 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015153937A (ja) * | 2014-02-17 | 2015-08-24 | セイコーエプソン株式会社 | 回路装置及び電子機器 |
US9915967B2 (en) | 2014-02-17 | 2018-03-13 | Seiko Epson Corporation | Circuit device and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
US20090212356A1 (en) | 2009-08-27 |
JP4697242B2 (ja) | 2011-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5585593B2 (ja) | 半導体装置 | |
US8008723B2 (en) | Semiconductor device including a plurality of diffusion layers and diffusion resistance layer | |
JP4772843B2 (ja) | 半導体装置及びその製造方法 | |
JP2003224244A (ja) | 半導体装置 | |
JP4209433B2 (ja) | 静電破壊保護装置 | |
JP5798024B2 (ja) | 半導体装置 | |
JP3713490B2 (ja) | 半導体装置 | |
JP2010067846A (ja) | 静電放電保護回路を備えた半導体装置 | |
JP6011136B2 (ja) | 半導体装置 | |
US10978870B2 (en) | Electrostatic discharge protection device | |
US9865586B2 (en) | Semiconductor device and method for testing the semiconductor device | |
JP2008172201A (ja) | 静電気保護用半導体装置 | |
JP4697242B2 (ja) | 半導体装置 | |
US20140167169A1 (en) | Esd protection circuit | |
JP2007053314A (ja) | 保護回路および半導体装置 | |
KR101848352B1 (ko) | 반도체 장치 | |
JP5567437B2 (ja) | 半導体装置および集積回路 | |
JP2009032968A (ja) | 半導体装置及びその製造方法 | |
JP5080056B2 (ja) | 静電気保護用半導体装置 | |
KR100796426B1 (ko) | 반도체 장치 | |
WO2014196223A1 (ja) | 半導体チップおよび半導体装置 | |
JP2012243930A (ja) | 半導体装置、半導体パッケージ、および半導体装置の製造方法 | |
JP2005235844A (ja) | 半導体装置 | |
JP5131171B2 (ja) | 半導体装置 | |
TWI440157B (zh) | 高電壓靜電放電防護用之自我檢測裝置及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4697242 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |