TWI440157B

TWI440157B - 高電壓靜電放電防護用之自我檢測裝置及其製造方法

Info

Publication number: TWI440157B
Application number: TW100109595A
Authority: TW
Inventors: Hsin Liang Chen; Shuo Lun Tu; Wing Chor Chan; Shyi Yuan Wu
Original assignee: Macronix Int Co Ltd
Priority date: 2011-03-21
Filing date: 2011-03-21
Publication date: 2014-06-01
Also published as: TW201240062A

Description

高電壓靜電放電防護用之自我檢測裝置及其製造方法

本發明之實施例一般是有關於半導體裝置及其製造方法，且特別是有關於一種高電壓靜電放電(ESD)防護用之自我檢測裝置及其製造方法。

目前在電子裝置製造之幾乎所有實施樣態中，存在有一朝向縮小裝置尺寸之進行中的趨勢。當較小與較大的兩個裝置具有實質上相同的能力時，較小的電子裝置傾向於比較大及更龐大的電子裝置較受到歡迎。因此，能製造較小的組件將清楚地傾向於幫助合併那些組件之較小裝置之生產。然而，多數的現代化電子裝置需要電子電路以執行致動功能(例如，切換裝置)與資料處理或其他決定之功能。使用關於這些雙重功能之低電壓互補式金氧半導體(CMOS)技術可能不一定來得實用。因此，高電壓(或高功率)裝置亦已經被發展以處理多數的應用，於此之低電壓操作並不實用。

典型的高電壓裝置之靜電放電(ESD)性能常取決於總寬度與表面或相對應裝置之橫向規則。因此，ESD性能對於較小裝置而言可能一般來得更關鍵。高電壓裝置一般具有包含低導通狀態電阻(Rdson)、高崩潰電壓及低保持電壓之特徵。低導通狀態電阻可能傾向於在一ESD事件期間，使一ESD電流更有可能集中於一裝置之表面或汲極邊緣。高電流與高電場可能導致於這一種裝置之一表面接合區域之物理毀壞。基於低導通狀態電阻之典型需求，表面或橫向規則似乎無法被增加。因此，ESD防護可為一項挑戰。

高電壓裝置之高崩潰電壓特徵一般意味著崩潰電壓係高於操作電壓，而觸發電壓(Vt1)係高於崩潰電壓。因此，在一ESD事件期間，高電壓裝置之內部電路在高電壓裝置導通以供ESD防護用之前，可能處於損壞之風險。高電壓裝置之低保持電壓特徵，亦還沒有解決與一通電峰值電壓或一突波電壓相關的不必要雜訊可能被觸發或一閉鎖可能產生在正常操作期間之可能性。由於電場分佈可能對配線(routing)敏感，俾能使ESD電流可能會在一ESD事件期間集中於表面或汲極邊緣之事實，高電壓裝置亦可經歷場板效應(field plate effect)。

為了改善相關於ESD事件之高電壓裝置性能，一項已被實施之技術涉及光罩與其他製程之附加使用以建構一較大尺寸的二極體在雙載子接面電晶體(BJT)組件之內，及/或增加MOS電晶體之表面或橫向規則。其他用以改善性能之嘗試已經包含外部ESD偵測電路之使用。

因此，可能需要發展一種改善之結構以提供ESD電阻。

某些實施示範例係因此有關於一種高電壓ESD防護用之自我檢測裝置。在某些情況下，可由一自我檢測裝置提供ESD防護，自我檢測裝置可由標準BCD(雙載子互補金氧半導體(BiCMOS)擴散金氧半導體(DMOS))製程製造。於某些實施例中，ESD防護可涉及一種磊晶(EPI)製程。

於一實施示範例中，提供一種高電壓靜電放電(ESD)防護裝置(使用於此之「示範」，指的是「當作一個例子、實例或例證」)。高電壓ESD防護裝置可包含一基板、一N型井區域及一P型井區域。N型井區域配置對應於基板之一第一部分並具有兩個配置於其之一表面之N+區段，P型井區域配置接近基板之一第二部分並具有一P+區段與一N+區段。兩個N+區段可彼此隔開且每個區段可關聯至裝置之一陽極。N+區段可關聯至裝置之一陰極。一接觸部可配置於一在兩個N+區段之間之空間中並連接至P+區段。接觸部可形成一寄生電容，其結合一個聯合N+區段形成之寄生電阻，提供自我偵測以高電壓ESD防護用。

於另一實施示範例中，提供一種方法。方法包含以下步驟。提供一基板。提供一N型井區域，配置成對應於基板之一第一部分並具有兩個配置於其之一表面之N+區段。兩個N+區段彼此隔開且每個都關聯至裝置之一陽極。提供一P型井區域，配置成接近基板之一第二部分並具有一P+區段與一N+區段。N+區段關聯至裝置之一陰極。提供一接觸部配置於一在兩個N+區段之間之空間中並連接至P+區段。接觸部形成一寄生電容，其與形成與N+區段關聯之一寄生電阻連接而提供自我偵測以供高電壓ESD防護用。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式(不一定依據比例繪製)，作詳細說明如下。

現在將更完全地參考附圖來說明本發明之某些實施示範例，於其中顯示本發明之某些而非所有實施例。的確，本發明之各種實施示範例可以多種不同的型式來具體化而不應被解釋為受限於提出於此之實施示範例；反之，這些實施示範例之提供係能使此揭露內容將滿足適用的法律規定。

本發明之某些實施示範例可提供一種BCD製程，用以提供高電壓ESD防護用之自我檢測裝置。此外，某些實施示範例可提供這種防護而不需額外光罩或製程。因此，舉例而言，某些實施例可移除具有外部ESD防護電路之需求。

第1圖顯示可被採用於典型的ESD偵測結構之例示電路之方塊圖。如第1圖所示，一種習知之結構可採用一種外部ESD偵測電路10，其位於一ESD裝置20之外部但亦連接至ESD裝置20以提供ESD防護。外部ESD偵測電路可包含一電容12與一電阻14，其係彼此連接在待防護裝置(例如，在防護裝置之陽極與陰極之間)之端子之間。如第1圖所示，外部ESD偵測電路10提供一觸發輸入端子16至ESD裝置20以觸發ESD防護。因此，為了提供第1圖之結構，外部組件必須被採用以建立觸發輸入端子16來觸發ESD裝置20。

為了避免使用外部結構，某些實施示範例可採用顯示於第2圖之結構。第2圖顯示可被採用以提供ESD防護而不需外部組件之例示電路之方塊圖。如此，第2圖顯示一種高電壓ESD防護用之自我檢測裝置。第2圖之自我偵測結構亦可被採用在待防護裝置之端子(例如，陽極與陰極)之間，但可提供一偵測電路在一裝置之內。如第2圖所示，一ESD裝置30可結合一寄生電容40及一寄生電阻42而被提供。ESD裝置30更可包含一雙載子接面電晶體(BJT)，例如NPN BJT，以形成一種不需要外部組件之防護電路。因此，舉例而言，不需要一外部輸入端子以觸發ESD裝置30。取而代之的是，ESD裝置30係藉由內部組件(於此情況下，設定ESD裝置30之操作之觸發之寄生電容40與寄生電阻42)之功能而被整體觸發。因此，可減少用以製造一高電壓切換裝置之金屬配線，並亦可縮小ESD裝置佈局面積。此外，某些實施示範例最終可能會對配線議題變得相當不敏感，且可能無法受到場板效應。實施示範例亦可具有一總面積，其可少於結合具有相同的ESD性能特徵之BJT或金氧半導體(MOS)之二極體之使用。

在這點上，某些實施示範例可提供一種相當小尺寸之結構以供高電壓ESD防護用。此外，某些實施示範例可提供這種結構使其包含在一自我檢測裝置之內而非倚靠於外部組件。因此，在電路中可為高電壓裝置提供高電壓ESD防護。然而，某些實施例亦可對低電壓應用有用。在這點上，舉例而言，在一般的DC電路操作期間，亦可偵測到雜訊感應生成之通電峰值電壓與突波電壓，而不需外部組件。實施示範例亦可具有一接近高電壓裝置操作電壓之崩潰電壓以及一低於高電壓裝置崩潰電壓之觸發電壓。再者，一相當高之保持電壓可被提供，以相較於利用一矽控整流器(SCR)而能更容易地避免閉鎖發生。在某些情況下，實施示範例可提供有標準BCD製程，其不需要額外之增加數目之光罩或製程。

第3圖顯示使用一自我偵測ESD裝置來提高電壓ESD防護之實施示範例之結構之剖面圖。從第3圖可見，一P型材料基板或一P型磊晶成長層(epitaxially-grown P-layer；P-EPI)50可設有一配置於其上之N+埋藏層52。一N型井54可配置在外邊緣之上以包圍一P型井56。裝置之陽極60可經由對應的N+區段70、72、74與76而關聯至N型井54。於一實施示範例中，各N型井54可具有兩個各自的N+區段(例如，N+區段70與72與N+區段74與76)。N+區段可藉由場氧化膜(FOX)84而與個別的P+區段80與82分離，場氧化膜(FOX)84可對應至在N型井54與P型井56之間之邊緣。另一組之FOX組件(例如，FOX 86)可配置於裝置之一表面以將P+區段80、82分離於對應至裝置之一陰極62之一N+區段88。

如第3圖所示，一氧化層90與接觸部92可配置於關聯至N型井54之N+區段之間。因此，舉例而言，氧化層90與接觸部92可配置於N+區段70與72之間與N+區段74與76之間。氧化層90與接觸部92可連接至P+區段80與82，而相對應的P+區段80與82可因而連接至BJT 110、112、114與116之基極。在每個N型井54與相對應的N+區段(例如，區段70與72或區段74與76)中，一寄生電容100可形成於氧化層90與接觸部92之間。一寄生電阻120亦可形成於P+區段80與82以及連接至陰極62之N+區段88之間。因此，在寄生電容100與寄生電阻120之間之接面可座落於每一個BJT 110、112、114與116之基極。每一個BJT 110、112、114與116之集極可經由N+區段70、72、74與76而與陽極60連通，而每一個BJT 110、112、114與116之射極可經由N+區段88而與陰極62連通。因此，當需要ESD防護時，寄生電容100與寄生電阻120可設定一電壓於BJT 110、112、114與116之基極上，以觸發ESD防護，而不需使用任何外部電路組件以提供這種觸發。

第4圖顯示使用一自我偵測ESD裝置來提供高電壓ESD防護之替代實施示範例之結構之剖面圖。關於設定ESD防護而不需要外部組件，第4圖之實施示範例係類似於第3圖之例子。此外，關於多數結構特徵，第4圖之例子亦類似第3圖之結構。一些例外包含第3圖之N+區段88被分割成第4圖之分佈之N+區段140之事實。第4圖之寄生電阻144係藉由配置於每一個分佈之N+區段140之間之接觸部150與對應的氧化膜152之形成，而設置在各個分佈之N+區段140之間。接觸部150與92亦彼此連接以及連接至第4圖之陰極62。儘管有這些結構的差異，第4圖之例子亦利用寄生電容100與寄生電阻144來設定一電壓於BJT 110、112、114與116之基極上以觸發ESD防護，而不需使用任何外部電路組件來提供這種觸發。

第5圖顯示上述第3圖之實施示範例之例示佈局之俯視圖。同時，第6圖顯示上述第4圖之實施示範例之例示佈局之俯視圖。每個例示佈局提供一種高電壓ESD防護用之自我檢測裝置，其可被應用至任何製程並被施以任何操作電壓。實施示範例亦可由標準BCD製程製造，而不需使用額外光罩。在某些實施例中，可移除N+埋藏層52，而實施示範例可被應用於一雙井製程。某些實施例亦可被應用至具有三井製程之非磊晶(EPI)製程，或於單一多晶製程。

第7圖顯示提供高壓ESD防護裝置的方法。如第7圖所示，方法可包括在步驟200提供基板。方法可更包括在步驟210提供N型井區域，配置成對應於基板之第一部分並具有兩個配置於其之一表面之N+區段。兩個N+區段可彼此隔開且每個都關聯至裝置之陽極。方法可更包括在步驟220提供P型井區域，配置成接近基板之第二部分並具有P+區段與N+區段。N+區段可關聯至裝置之陰極。於一實施例中，方法可更包括在步驟230提供接觸部配置於在兩個N+區段之間之空間中並連接至P+區段。接觸部可形成寄生電容，其與形成與N+區段關聯之寄生電阻連接而因應ESD事件發生提供自我偵測以供高電壓ESD防護用。在一些情況裡，方法可包括其他任選的步驟(顯示於第7圖中的虛線中)。舉例來說，於一些實施例中，方法可更包括在步驟240提供N+摻雜埋藏層配置於基板與N型井區域及P型井區域之間。

提出於此之本發明多數變形例與其他實施例，將對於熟習本項技藝者理解到具有呈現於上述說明與相關圖式之教導之益處。因此，吾人應理解到本發明並非受限於所揭露之特定實施例，而變形例與其他實施例意圖被包含在以下的申請專利範圍之範疇之內。此外，雖然上述說明與相關圖式說明於某個例示組合之元件及/或功能之上下文中之實施示範例，但吾人應明白到不同組合之元件及/或功能可在不背離以下的申請專利範圍之範疇之下，由替代實施例提供。在這點上，舉例而言，不同於上述詳細說明之那些之組合之元件及/或功能亦考慮可被提出於以下的申請專利範圍之某些中。雖然於此採用特定之用語，但它們之使用係只有通稱與描述性的認知而非限制之目的。

綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10‧‧‧外部ESD偵測電路

12‧‧‧電容

14‧‧‧電阻

16‧‧‧觸發輸入端子

20‧‧‧ESD裝置

30‧‧‧ESD裝置

40‧‧‧寄生電容

42‧‧‧寄生電阻

50‧‧‧P型材料基板或P型磊晶成長層

52‧‧‧N+埋藏層

54‧‧‧N型井

56‧‧‧P型井

60‧‧‧陽極

62‧‧‧陰極

70、72、74、76‧‧‧N+區段

80、82‧‧‧P+區段

84、86‧‧‧場氧化膜(FOX)

88‧‧‧N+區段

90‧‧‧氧化層

92‧‧‧接觸部

100‧‧‧寄生電容

110、112、114、116‧‧‧BJT

120‧‧‧寄生電阻

140‧‧‧N+區段

144‧‧‧寄生電阻

150‧‧‧接觸部

152‧‧‧氧化膜

200、210、220、230、240‧‧‧步驟

第1圖顯示可被採用於典型的ESD偵測結構之例示電路之方塊圖。

第2圖顯示一種依據一實施示範例之可被採用以提供ESD防護而不需外部組件之例示電路之方塊圖。

第3圖顯示使用一自我偵測ESD裝置來提供高電壓ESD防護之一實施示範例之結構之剖面圖。

第4圖顯示使用一自我偵測ESD裝置來提供高電壓 ESD防護之一替代實施示範例之結構之剖面圖。

第5圖顯示關於第3圖之實施示範例之例示佈局之俯視圖。

第6圖顯示關於第4圖之實施示範例之例示佈局之俯視圖。

第7圖顯示提供高壓ESD防護裝置的方法。

50‧‧‧P型材料基板