上述のイオン注入領域を形成する工程では、注入量やイオン種が異なる複数のイオン注入領域が隣接して形成される場合も多い。そして、隣接して形成されるイオン注入領域の相対的な位置関係(イオン注入領域の位置あわせ精度)は、製造される半導体装置の特性に大きな影響を及ぼす。一方、近年、半導体装置が用いられる回路の高集積化の進行に伴い、半導体装置に対しては、ますます小型化が求められている。そのため、イオン注入領域の位置あわせ精度の更なる向上が要求されている。
より具体的には、たとえば導電型の異なるイオン注入領域を隣接して形成する場合、まず、一方のイオン注入領域を形成するためのイオン注入マスクが形成されてイオン注入が実施された後、このイオン注入マスクが除去された上で、他方のイオン注入領域を形成するためのイオン注入マスクが新たに形成され、さらにイオン注入が実施される。ここで、各イオン注入マスクの位置あわせの誤差は、たとえば0.5μm程度である。そのため、これらのイオン注入マスクを用いて形成される上記隣接するイオン注入領域の位置あわせ誤差(相対的な位置関係の誤差)は、2回のイオン注入マスクの位置あわせ誤差が累積され、最大1μm程度となる。そして、近年の位置あわせ精度向上の要求を考慮すると、この位置あわせ誤差は必ずしも十分に小さいとはいえず、半導体装置の特性の安定を阻害する要因となっている。
そこで、本発明の目的は、イオン注入領域の位置あわせ誤差を抑制することにより、特性の安定した半導体装置を製造することが可能な半導体装置の製造方法を提供することである。
本発明に従った半導体装置の製造方法は、半導体基板を準備する工程と、半導体基板上に、イオンの注入を阻止する第1注入阻止層を形成する工程と、第1注入阻止層に複数の貫通孔を形成する工程と、当該複数の貫通孔を閉じることによりイオンの注入を阻止する第2注入阻止層を形成する工程と、当該複数の貫通孔のうち少なくとも1つの貫通孔を閉じる第2注入阻止層を除去する工程とを備えている。さらに、本発明に従った半導体装置の製造方法は、上記少なくとも1つの貫通孔を通して、半導体基板に対して第1のイオン注入を実施する工程と、当該少なくとも1つの貫通孔を閉じることによりイオンの注入を阻止する第3注入阻止層を形成する工程と、上記複数の貫通孔のうち、上記少なくとも1つの貫通孔とは異なる他の少なくとも1つの貫通孔を閉じる第2注入阻止層を除去する工程と、当該他の少なくとも1つの貫通孔を通して、半導体基板に対して第2のイオン注入を実施する工程とを備えている。
本発明の半導体装置の製造方法においては、第1のイオン注入および第2のイオン注入によりイオン注入領域が形成される領域が、それぞれのイオン注入を実施するための別個の注入阻止層に形成された開口により規定されるのではなく、第1注入阻止層に形成される複数の貫通孔により規定される。すなわち、本発明の半導体装置の製造方法では、複数のイオン注入領域を形成するにあたり、別個の注入阻止層をそれぞれ作製するのではなく、単一の注入阻止層を作製した上で、当該単一の注入阻止層に形成された複数の貫通孔によってイオン注入領域が形成される領域が規定される。そのため、複数回の注入阻止層の作製および当該注入阻止層への開口形成において発生する誤差が累積しない。その結果、本発明の半導体装置の製造方法によれば、イオン注入領域の位置あわせ誤差を抑制することにより、特性の安定した半導体装置を製造することができる。
上記半導体装置の製造方法において好ましくは、上記第2注入阻止層は、タングステンからなるタングステン膜である。
タングステン(W)は、耐熱性に優れるため高温でのイオン注入が可能であるばかりでなく、高い密度を有しているため膜厚が小さい場合でもイオン注入を有効に阻止することができる。そのため、タングステン膜を第2注入阻止層として採用することにより、本発明の半導体装置の製造方法を容易に実施することができる。
上記半導体装置の製造方法において好ましくは、上記第3注入阻止層は、タングステンからなるタングステン膜である。
上記第2注入阻止層と同様に、上記第3注入阻止層をタングステン膜とすることにより、本発明の半導体装置の製造方法を容易に実施することができる。
上記半導体装置の製造方法において好ましくは、上記タングステン膜の厚みは0.4μm以上2μm以下であり、第1注入阻止層の厚みより薄い。
上記タングステン膜の厚みが0.4μm未満である場合、イオン注入を有効に阻止することができないおそれがある。一方、上記タングステン膜の厚みが2μmを超えると、その後の除去が困難になったり、除去に長時間を要したりするおそれがある。さらに、上記タングステン膜の厚みが第1注入阻止層の厚み以上となった場合、第1注入阻止層に形成された貫通孔がタングステン膜により完全に充填され、さらに当該貫通孔の外部にまでタングステン膜が形成されることが回避できなくなり、その後のプロセスに悪影響を及ぼすおそれがある。これに対し、上記タングステン膜の厚みを0.4μm以上2μm以下とするとともに第1注入阻止層の厚みより薄くすることにより、イオン注入を有効に阻止しつつ、その後の除去を容易に行なうことができるとともに、その後のプロセスへの悪影響を抑制することができる。
上記半導体装置の製造方法において好ましくは、上記タングステン膜はCVD(Chemical Vapor Deposition;化学蒸着)法により形成される。これにより、上記貫通孔内に選択的にタングステン膜を形成することが容易となる。
上記半導体装置の製造方法において好ましくは、上記第1注入阻止層は、シリコン酸化膜、シリコン窒化膜およびシリコン酸窒化膜からなる群から選択される少なくとも1つから構成される。
シリコン酸化膜、シリコン窒化膜およびシリコン酸窒化膜上には、タングステン膜が形成されにくい。そのため、上記第1注入阻止層がシリコン酸化膜、シリコン窒化膜およびシリコン酸窒化膜からなる群から選択される少なくとも1つから構成されることにより、タングステン膜が採用された上記第2注入阻止層や第3注入阻止層が上記貫通孔以外の領域に形成されることが抑制され、その後のプロセスへの悪影響を抑制することができる。
上記半導体装置の製造方法において好ましくは、上記第1注入阻止層の厚みは1μm以上5μm以下である。
第1注入阻止層としてシリコン酸化膜、シリコン窒化膜およびシリコン酸窒化膜からなる群から選択される少なくとも1つを採用した場合、第1注入阻止層の厚みを1μm未満とすると、イオン注入を有効に阻止することができないおそれがある。一方、第1注入阻止層の厚みが5μmを超えると、第1注入阻止層への上記貫通孔の形成が困難になるおそれがある。そのため、第1注入阻止層の厚みは1μm以上5μm以下とすることが好ましい。
上記半導体装置の製造方法において好ましくは、第2注入阻止層を除去する工程では、六フッ化硫黄および塩素のうち少なくとも一方を含むガスを用いたエッチングにより、第2注入阻止層が除去される。
第1注入阻止層としてシリコン酸化膜、シリコン窒化膜およびシリコン酸窒化膜からなる群から選択される少なくとも1つを採用した場合、六フッ化硫黄(SF6)および塩素(Cl)のうち少なくとも一方を含むガスを用いたエッチングでは、第1注入阻止層がエッチングされにくい。その結果、第2注入阻止層を選択的にエッチングして除去することが容易となり、本発明の半導体装置の製造方法を容易に実施することができる。
上記半導体装置の製造方法において好ましくは、半導体基板を準備する工程よりも後であって、第1注入阻止層を形成する工程よりも前に、半導体基板上に、チタンの単体、タンタルの単体およびチタンまたはタンタルの少なくともいずれか一方を含有する化合物からなる群から選択される少なくともいずれか1つを含む第1中間層を形成する工程をさらに備えている。
これにより、半導体基板と第1注入阻止層との間に、チタン(Ti)またはタンタル(Ta)の単体およびTiまたはTaの少なくとも一方を含有する化合物からなる群から選択される少なくともいずれか1つを含む第1中間層が形成される。この第1中間層は、半導体基板と密着する密着層として機能するとともに、第1注入素子層に上記貫通孔を形成する際のエッチングストップ層として機能することができる。そのため、上記構成によれば、第2注入阻止層や第3注入阻止層によりイオン注入が有効に阻止されるとともに、第1注入素子層に上記貫通孔を形成する際における半導体基板の損傷を抑制することができる。
上記半導体装置の製造方法において好ましくは、第1中間層の厚みは、5nm以上100nm以下である。第1中間層の厚みを5nm未満とすると、第1中間層を均一に形成することが困難となり、半導体基板上に第1中間層が形成されていない領域が形成されるおそれがある。一方、第1中間層の厚みが100nmを超えると、イオン注入の精度が低下するおそれがある。そのため、第1中間層の厚みは、5nm以上100nm以下であることが好ましい。
上記半導体装置の製造方法において好ましくは、上記貫通孔を形成する工程よりも後であって、第2注入阻止層を形成する工程よりも前に、貫通孔の側壁および貫通孔において第1注入阻止層から露出する半導体基板上に、チタンの単体、タンタルの単体およびチタンまたはタンタルの少なくともいずれか一方を含有する化合物からなる群から選択される少なくともいずれか1つを含む中間層を形成する工程をさらに備えている。
Tiの単体、Taの単体およびTiまたはTaの少なくとも一方を含有する化合物からなる群から選択される少なくともいずれか1つを含む第2中間層は、半導体基板および第1注入阻止層の貫通孔の内壁と密着する密着層として機能し得る。そのため、上記構成によれば第2注入阻止層や第3注入阻止層によりイオン注入が有効に阻止される。
上記半導体装置の製造方法において好ましくは、第2中間層の厚みは、5nm以上100nm以下である。第2中間層の厚みを5nm未満とすると、第2中間層を均一に形成することが困難となり、貫通孔の側壁および貫通孔において第1注入阻止層から露出する半導体基板上に、第2中間層が形成されていない領域が形成されるおそれがある。一方、第2中間層の厚みが100nmを超えると、半導体装置の寸法精度を低下させるおそれがある。そのため、第2中間層の厚みは、5nm以上100nm以下であることが好ましい。
上記半導体装置の製造方法において好ましくは、上記第2中間層は、CVD法により形成される。CVD法を採用することにより、貫通孔の側壁および貫通孔において第1注入阻止層から露出する半導体基板上に容易に第2中間層を形成することができる。
上記半導体装置の製造方法において好ましくは、第2のイオン注入を実施する工程よりも後に、第1のイオン注入および第2のイオン注入により形成された複数のイオン注入領域に電気的に接続される複数の電極が同時に形成される工程をさらに備えている。
これにより、半導体装置の特性をさらに安定させることができる。なお、上記複数の電極は、単一のマスクを用いて形成されることが、より好ましい。これにより、半導体装置の特性を一層安定させることができる。
上記半導体装置の製造方法において好ましくは、上記電極は、ニッケルおよびニッケルを含有する化合物の少なくともいずれか一方を含んでいる。
ニッケルおよびニッケルを含有する化合物の少なくともいずれか一方を含む電極は、導電型がp型であるp型領域と導電型がn型であるn型領域とのいずれともオーミックコンタクトを確保することが可能であり、上記電極として好適である。
上記半導体装置の製造方法において好ましくは、第1のイオン注入および第2のイオン注入が実施される上記半導体基板の領域は、炭化珪素からなっている。
炭化珪素(SiC)内における不純物の拡散係数は小さいため、SiCからなる領域に、周囲とは不純物の濃度が異なる領域を形成するためには、イオン注入によって不純物を導入することが好ましい。そのため、上記本発明の半導体装置の製造方法は、第1のイオン注入および第2のイオン注入が実施される上記半導体基板の領域がSiCからなる場合に、特に好適である。
以上の説明から明らかなように、本発明の半導体装置の製造方法によれば、イオン注入領域の位置あわせ誤差を抑制することにより、特性の安定した半導体装置を製造することができる。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
(実施の形態1)
図1は、本発明の一実施の形態である実施の形態1における半導体装置としての接合型電界効果トランジスタ(Junction Field Effect Transistor;JFET)の構成を示す概略断面図である。図1を参照して、実施の形態1における半導体装置としてのJFETの構成について説明する。
図1を参照して、JFET1は、SiCからなり、導電型がn型であるn型基板11と、n型基板11上に形成された第1のp型層12と、第1のp型層12上に形成されたn型層13と、n型層13上に形成された第2のp型層14とを備えている。このn型基板11、第1のp型層12、n型層13および第2のp型層14は、半導体基板としてのSiC基板10を構成している。ここで、p型層およびn型層は、それぞれ導電型がp型およびn型であるSiCからなる層である。
第2のp型層14およびn型層13には、n型層13よりも高濃度の導電型がn型である不純物(n型不純物)を含む第1のn型領域15および第2のn型領域17が形成されるとともに、第1のn型領域15および第2のn型領域17に挟まれるように、第1のp型層12および第2のp型層14よりも高濃度の導電型がp型である不純物(p型不純物)を含む第1のp型領域16が形成されている。すなわち、第1のn型領域15、第1のp型領域16および第2のn型領域17は、それぞれ第2のp型層14を貫通してn型層13に至るように形成されている。また、第1のn型領域15、第1のp型領域16および第2のn型領域17の底部は、第1のp型層12の上部表面(第1のp型層12とn型層13との境界部)から間隔を隔てて配置されている。
また、第1のn型領域15から見て第1のp型領域16とは反対側には、第2のp型層14の上部表面14A(n型層13の側とは反対側の主面)から第2のp型層14を貫通してn型層13に至るように、溝部31が形成されている。つまり、溝部31の底壁31Aは、第1のp型層12とn型層13との界面から間隔を隔て、n型層13の内部に位置している。さらに、溝部31の底壁31Aからn型層13を貫通し、第1のp型層12に至るように、第1のp型層12および第2のp型層14よりも高濃度のp型不純物を含む第2のp型領域23が形成されている。この第2のp型領域23の底部は、n型基板11の上部表面(n型基板11と第1のp型層12との境界部)から間隔を隔てて配置されている。第1のn型領域15、第1のp型領域16、第2のn型領域17および第2のp型領域23は、SiC基板10に対してイオン注入を実施することにより形成されたイオン注入領域である。
さらに、第1のn型領域15、第1のp型領域16、第2のn型領域17および第2のp型領域23の上部表面に接触するように、ソース電極19、ゲート電極21、ドレイン電極22および電位保持電極24がそれぞれ形成されている。ソース電極19、ゲート電極21、ドレイン電極22および電位保持電極24は、それぞれ第1のn型領域15、第1のp型領域16、第2のn型領域17および第2のp型領域23とオーミック接触可能な材料、たとえばNiSi(ニッケルシリサイド)からなっている。
そして、電極であるソース電極19、ゲート電極21、ドレイン電極22および電位保持電極24と隣接する他の電極との間には、酸化膜18が形成されている。より具体的には、絶縁膜としての酸化膜18が、第2のp型層14の上部表面14A、溝部31の底壁31Aおよび側壁31Bにおいて、ソース電極19、ゲート電極21、ドレイン電極22および電位保持電極24が形成されている領域以外の領域全体を覆うように形成されている。これにより、隣り合う電極の間が絶縁されている。
さらに、ソース電極19、ゲート電極21およびドレイン電極22の上部表面に接触するように、ソース配線25、ゲート配線26およびドレイン配線27がそれぞれ形成され、各電極と電気的に接続されている。ソース配線25は、電位保持電極24の上部表面にも接触し、電位保持電極24とも電気的に接続されている。つまり、ソース配線25は、ソース電極19の上部表面上から電位保持電極24の上部表面上にまで延在するように形成されており、これにより、電位保持電極24は、ソース電極19と同電位に保持されている。ソース配線25、ゲート配線26およびドレイン配線27は、たとえばアルミニウム(Al)などの導電体から構成されている。
次に、JFET1の動作について説明する。図1を参照して、ゲート電極21の電圧が0Vの状態では、n型層13において、第1のp型領域16と第2のn型領域17とで挟まれた領域および当該挟まれた領域と第1のp型層12とで挟まれた領域(ドリフト領域)、ならびに第1のp型領域16と第1のp型層12とで挟まれた領域(チャネル領域)は空乏化されておらず、第1のn型領域15と第2のn型領域17とはn型層13を介して電気的に接続された状態となっている。そのため、第1のn型領域15から第2のn型領域17に向かって電子が移動することにより電流が流れる。
一方、ゲート電極21に負の電圧を印加していくと、上述のチャネル領域およびドリフト領域の空乏化が進行し、第1のn型領域15と第2のn型領域17とは電気的に遮断された状態となる。そのため、第1のn型領域15から第2のn型領域17に向かって電子が移動することができず、電流は流れない。
次に、実施の形態1における半導体装置としてのJFET1の製造方法について説明する。図2は、本発明の一実施の形態である実施の形態1における半導体装置であるJFETの製造方法の概略を示すフローチャートである。また、図3〜図16は実施の形態1におけるJFETの製造方法を説明するための概略断面図である。
図2を参照して、本実施の形態におけるJFET1の製造方法においては、まず、工程(S10)として、基板準備工程が実施される。具体的には、工程(S10)では、図3に示すように、高濃度のn型不純物を含むSiCからなるn型基板11が準備され、当該n型基板11の一方の主面上に、たとえば気相エピタキシャル成長によりSiCからなる第1のp型層12、n型層13および第2のp型層14が順次形成される。気相エピタキシャル成長においては、たとえば材料ガスとしてシラン(SiH4)ガスおよびプロパン(C3H8)ガスを用い、キャリアガスとして水素(H2)ガスを採用することができる。また、p型層を形成するためのp型不純物源としては、たとえばジボラン(B2H6)やトリメチルアルミニウム(TMA)を、n型層を形成するためのn型不純物としては、たとえば窒素(N2)を採用することができる。以上の手順により、n型基板11上に第1のp型層12、n型層13および第2のp型層14が形成された半導体基板としてのSiC基板10が準備される。
次に、図2を参照して、工程(S20)として、溝部形成工程が実施される。具体的には、工程(S20)では、図4に示すように、第2のp型層14の上部表面14Aから第2のp型層14を貫通してn型層13に至るように、溝部31が形成される。溝部31の形成は、たとえば所望の溝部31の形成位置に開口を有するマスク層を第2のp型層14の上部表面14A上に形成した後、SF6ガスを用いたドライエッチングにより実施することができる。
次に、図2を参照して、工程(S30)として、第1注入阻止層形成工程が実施される。具体的には、工程(S30)では、図5に示すように、たとえばシリコン酸化膜であるSiO2からなる第1注入阻止層32が、溝部31を充填するとともに、第2のp型層14の上部表面14A上全体を覆うように形成される。第1注入阻止層32の形成は、たとえばCVD法により実施することができる。また、第1注入阻止層32の厚みは、たとえば2.5μm程度とすることができる。これにより、SiC基板10上に、イオンの注入を阻止する第1注入阻止層32が形成される。なお、後述するように、第2注入阻止層としてW(タングステン)を採用する場合、第1注入阻止層32の素材には、上記SiO2の他、SiON、SiNなどを採用することができる。
次に、図2を参照して、工程(S40)として、貫通孔形成工程が実施される。具体的には、工程(S40)では、図6に示すように、第1注入阻止層32に、第1のn型領域15、第1のp型領域16、第2のn型領域17および第2のp型領域23が形成されるべき領域(図1参照)に対応する位置に、貫通孔32B、32C、32Dおよび32Aがそれぞれ形成される。貫通孔32B、32C、32Dおよび32Aの形成は、たとえば以下のように実施することができる。
まず、工程(S30)において形成された第1注入阻止層32上にレジストを塗布し、露光および現像を実施することにより、所望の貫通孔32B、32C、32Dおよび32Aに対応する位置に開口を有するレジスト層(マスク層)を形成する。そして、当該レジスト層をマスクとして用いて、たとえばエッチングガスとしてCF4(四フッ化炭素)およびCHF3(三フッ化メタン)の混合ガスを用いたRIE(Reactive Ion Etching;反応性イオンエッチング)によりドライエッチングを実施し、貫通孔32B、32C、32Dおよび32Aを形成する。そして、エッチング完了後、レジスト層を除去する。以上の手順により、第1注入阻止層32に、第1のn型領域15、第1のp型領域16、第2のn型領域17および第2のp型領域23が形成されるべき領域に対応する位置において第2のp型層14の上部表面14Aを露出させる、複数の貫通孔32B、32C、32Dおよび32Aが形成される。
次に、図2を参照して、工程(S50)として、第2注入阻止層形成工程が実施される。具体的には、工程(S50)では、図7に示すように、貫通孔32B、32C、32Dおよび32Aから露出する第2のp型層14の上部表面14A上に、貫通孔32B、32C、32Dおよび32Aを部分的に充填するように、W(タングステン)からなるW膜である第2注入阻止層33が形成される。つまり、貫通孔32B、32C、32Dおよび32Aから露出する第2のp型層14の上部表面14A上には、第1注入阻止層32の厚みより薄い第2注入阻止層33が形成される。ここで、第2注入阻止層33は、たとえばCVD法を採用することにより、貫通孔32B、32C、32Dおよび32Aから露出する第2のp型層14の上部表面14A上に、選択的に形成することができる。また、第2注入阻止層33の厚みは、たとえば0.8μm程度とすることができる。以上の手順により、上記複数の貫通孔32B、32C、32Dおよび32Aのすべてを閉じることによりイオンの注入を阻止する第2注入阻止層33が形成される。
次に、図2を参照して、工程(S60)として、第1貫通孔開放工程が実施される。具体的には、工程(S60)では、図8に示すように、工程(S50)において形成された上記複数の貫通孔32B、32C、32Dおよび32Aを閉じる第2注入阻止層33のうち、貫通孔32Bおよび32Dを閉じる第2注入阻止層33が除去され、貫通孔32Bおよび32Dが開放される。第2注入阻止層33の除去は、たとえば以下のように実施することができる。
まず、貫通孔32B、32C、32Dおよび32Aを充填するとともに第1注入阻止層32の上部表面全体を覆うように、レジストが塗布されてレジスト膜34が形成される。その後、露光および現像を行なうことにより、平面的に見て貫通孔32Bおよび32D全体と重なり、貫通孔32Aおよび32Cに重ならないように、レジスト膜34に開口34Aが形成される。そして、当該開口34Aが形成されたレジスト膜34がマスクとして用いられて、たとえばSF6をエッチングガスとして採用したドライエッチングにより、貫通孔32Bおよび32Dを閉じる第2注入阻止層33が除去される。なお、エッチングガスとしては、Cl2(塩素)、CCl4(四塩化炭素)、BCl3(三塩化硼素)などを採用してもよい。
次に、図2を参照して、工程(S70)として、第1イオン注入工程が実施される。具体的には、工程(S70)では、図8を参照して、上記工程(S60)において用いられたレジスト膜34が除去された後、図9に示すように、第1注入阻止層32および第2注入阻止層33がマスクとして用いられることにより、工程(S60)において開放された貫通孔32Bおよび32Dを通して、n型層13および第2のp型層14にイオン注入が実施される。注入されるイオン種は、たとえばP(リン)、N(窒素)、As(砒素)などとすることができる。また、ドーズ量は、たとえば2×1014cm−2程度とすることができる。これにより、第2のp型層14を貫通してn型層13に至る第1のn型領域15および第2のn型領域17が形成される。
次に、図2を参照して、工程(S80)として、第3注入阻止層形成工程が実施される。具体的には、工程(S80)では、図10に示すように、工程(S60)において開放された貫通孔32Bおよび32Dから露出する第2のp型層14の上部表面14A上に、貫通孔32Bおよび32Dを部分的に充填するように、WからなるW膜である第3注入阻止層35が形成される。つまり、貫通孔32Bおよび32Dから露出する第2のp型層14の上部表面14A上には、第1注入阻止層32の厚みより薄い第3注入阻止層35が形成される。
ここで、第3注入阻止層35は、第2注入阻止層33と同様に、たとえばCVD法を採用することにより、貫通孔32Bおよび32Dから露出する第2のp型層14の上部表面14A上と、貫通孔32Aおよび32C内の第2注入阻止層33上とに選択的に形成することができる。また、第3注入阻止層35の厚みは、たとえば0.8μm程度とすることができる。これにより、工程(S60)において開放された貫通孔32Bおよび32Dを閉じることにより、イオンの注入を阻止する第3注入阻止層35が形成される。なお、貫通孔32Aおよび32C内においては、第3注入阻止層35が第2注入阻止層33上に積層して形成される。これらが後工程に悪影響を及ぼすことを回避するため、貫通孔32Aおよび32C内における第3注入阻止層35の厚みと第2注入阻止層33の厚みとの合計値は、第1注入阻止層32の厚みより薄いことが好ましい。
次に、図2を参照して、工程(S90)として、第2貫通孔開放工程が実施される。具体的には、工程(S90)では、図10を参照して、工程(S50)において形成された複数の貫通孔32B、32C、32Dおよび32Aを閉じる第2注入阻止層33のうち、貫通孔32Aおよび32Cを閉じる第2注入阻止層33と、工程(S80)において形成された第3注入阻止層35とが除去され、貫通孔32Aおよび32Cが開放される。第2注入阻止層33および第3注入阻止層35の除去は、たとえば以下のように実施することができる。
まず、図11を参照して、貫通孔32B、32C、32Dおよび32Aを充填するとともに第1注入阻止層32の上部表面全体を覆うように、レジストが塗布されてレジスト膜34が形成される。その後、露光および現像を行なうことにより、平面的に見て貫通孔32Aおよび32C全体と重なり、貫通孔32Bおよび32Dと重ならないように、レジスト膜34に開口34Bが形成される。そして、当該開口34Bが形成されたレジスト膜34がマスクとして用いられて、たとえばSF6をエッチングガスとして採用したドライエッチングにより、貫通孔32Aおよび32Cを閉じる第2注入阻止層33および第3注入阻止層35が除去される。以上の手順により、工程(S40)において形成された貫通孔32B、32C、32Dおよび32Aのうち、工程(S60)において開放された貫通孔32Bおよび32Dとは異なる貫通孔32Aおよび32Cを閉じる第2注入阻止層33および第3注入阻止層35が除去される。
次に、図2を参照して、工程(S100)として、第2イオン注入工程が実施される。具体的には、工程(S100)では、図11を参照して、上記工程(S90)において用いられたレジスト膜34が除去された後、図12に示すように、第1注入阻止層32および第3注入阻止層35がマスクとして用いられることにより、工程(S90)において開放された貫通孔32Aおよび32Cを通して、第1のp型層12、n型層13および第2のp型層14にイオン注入が実施される。注入されるイオン種は、たとえばAl、B(ホウ素)などとすることができる。また、ドーズ量は、たとえば3×1014cm−2程度とすることができる。これにより、第2のp型層14を貫通してn型層13に至る第1のp型領域16、および溝部31の底壁31Aからn型層13を貫通し、第1のp型層12に至る第2のp型領域23が形成される。
次に、図2を参照して、工程(S110)として、活性化アニール工程が実施される。具体的には、工程(S110)では、図12を参照して、まず上述のイオン注入に用いられた第1注入阻止層32および第3注入阻止層35が、たとえばHF(フッ酸)およびAPM(Ammonia Peroxide Mixture;アンモニア−過酸化水素水混合液)などにより除去されて、図13に示すように、イオン注入が完了したSiC基板10が完成する。その後、当該SiC基板10が、たとえばアルゴンなどの不活性ガス雰囲気中で1700℃に加熱され、30分間保持されることにより、活性化アニールが実施される。これにより、工程(S70)および工程(S100)においてSiC基板10に導入されたP、Alなどの不純物が活性化し、n型不純物あるいはp型不純物として機能することが可能となる。
次に、図2を参照して、工程(S120)として、酸化膜形成工程が実施される。具体的には、工程(S120)では、図13を参照して、工程(S110)が実施されたSiC基板10が、たとえば熱酸化されることにより、図14に示すように、第2のp型層14の上部表面14Aと、溝部31の底壁31Aおよび側壁31Bを覆う絶縁膜としての酸化膜18(フィールド酸化膜)が形成される。酸化膜18の厚みは、たとえば0.1μm程度である。
次に、図2を参照して、工程(S130)として、電極形成工程が実施される。具体的には、工程(S130)では、図1を参照して、第1のn型領域15、第1のp型領域16、第2のn型領域17および第2のp型領域23の上部表面に接触するように、たとえばNiSiからなるソース電極19、ゲート電極21、ドレイン電極22および電位保持電極24が形成される。ソース電極19、ゲート電極21、ドレイン電極22および電位保持電極24は、たとえば以下のように形成することができる。
まず、図15を参照して、溝部31を充填するとともに第2のp型層14の上部表面14A全体を覆うように、レジストが塗布されてレジスト膜34が形成される。その後、露光および現像が実施されることにより、第2のp型層14の上部表面14Aおよび溝部31の底壁31Aにおいて、第1のn型領域15、第1のp型領域16、第2のn型領域17および第2のp型領域23が形成されている領域に応じた開口34Cが形成される。そして、当該開口34Cが形成されたレジスト膜34がマスクとして用いられて、たとえばRIEにより、第1のn型領域15、第1のp型領域16、第2のn型領域17および第2のp型領域23上の酸化膜18が除去される。
その後、たとえばNi(ニッケル)が蒸着されることにより、酸化膜18から露出した第1のn型領域15、第1のp型領域16、第2のn型領域17および第2のp型領域23上、およびレジスト膜34上にニッケル層29が形成される。さらに、レジスト膜34が除去されることにより、レジスト膜34上のニッケル層29が除去(リフトオフ)されて、酸化膜18から露出した第1のn型領域15、第1のp型領域16、第2のn型領域17および第2のp型領域23上にニッケル層29が残存する。そして、上記手順が完了したSiC基板10が、たとえば1000℃に加熱されることにより、ニッケル層29がシリサイド化する。これにより、図16に示すように、第1のn型領域15、第1のp型領域16、第2のn型領域17および第2のp型領域23にオーミック接触可能なNiSiからなるソース電極19、ゲート電極21、ドレイン電極22および電位保持電極24が形成される。
以上の手順により、工程(S70)および(S100)におけるイオン注入により形成されたイオン注入領域である第1のn型領域15、第1のp型領域16、第2のn型領域17および第2のp型領域23に電気的にそれぞれ接続されるソース電極19、ゲート電極21、ドレイン電極22および電位保持電極24が、単一のマスク(開口34Cが形成されたレジスト膜34)を用いて同時に形成される。
次に、図2を参照して、工程(S140)として、配線形成工程が実施される。具体的には、工程(S140)では、図1を参照して、ソース電極19、ゲート電極21およびドレイン電極22の上部表面にそれぞれ接触するソース配線25、ゲート配線26およびドレイン配線27が形成される。ソース配線25、ゲート配線26およびドレイン配線27は、たとえばソース配線25、ゲート配線26およびドレイン配線27を形成すべき所望の領域に開口を有するレジスト層を形成し、Alを蒸着した後、レジスト層とともにレジスト層上のAlを除去すること(リフトオフ)により形成することができる。
以上の工程により、本実施の形態におけるJFET1は完成する。ここで、上記本実施の形態における半導体装置としてのJFET1の製造方法においては、工程(S70)と工程(S100)とにおいてイオン注入が実施されて形成される第1のn型領域15および第2のn型領域17と第1のp型領域16および第2のp型領域23の形成位置が、別個の注入阻止層に形成された開口により規定されるのではなく、第1注入阻止層32に形成される複数の貫通孔32A、32B、32Cおよび32Dにより規定される。すなわち、本実施の形態における半導体装置の製造方法では、第1のn型領域15および第2のn型領域17と第1のp型領域16および第2のp型領域23とを形成するにあたり、別個の注入阻止層をそれぞれ作製するのではなく、単一の第1注入阻止層32を作製した上で、これに形成された複数の貫通孔32A、32B、32Cおよび32Dによって、第1のn型領域15および第2のn型領域17と第1のp型領域16および第2のp型領域23との形成位置が規定される。そのため、複数回の注入阻止層の作製および当該注入阻止層への開口形成において発生する誤差が累積しない。
より具体的には、図1を参照して、JFET1のイオン注入領域において最も距離が近いのは、ゲート領域として機能する第1のp型領域16とソース領域として機能する第1のp型領域15であり、たとえばこの距離は0.5μmとすることが求められる。これに対応して、図6を参照して、貫通孔32Bと貫通孔32Cとの距離は、0.5μmとされる。そして、図8および図11を参照して、貫通孔32Bおよび32Dあるいは貫通孔32Aおよび32Cを開放する際におけるレジスト膜34の開口34Aあるいは開口34Bが、平面的に見て所望の貫通孔全体と重なり、かつ隣接する貫通孔と重ならないように形成されている限り、すなわち貫通孔32Bと貫通孔32Cとの距離である0.5μmを超える位置あわせ誤差を含んで形成されない限り、当該位置あわせ誤差は累積されない。
以上のように、本実施の形態におけるJFETの製造方法によれば、イオン注入領域の位置あわせ誤差を抑制することにより、特性の安定したJFETを製造することができる。
(実施の形態2)
次に、本発明の実施の形態2における半導体装置としてのJFET1の製造方法について説明する。図17は、本発明の一実施の形態である実施の形態2における半導体装置であるJFETの製造方法の概略を示すフローチャートである。また、図18〜図20は実施の形態2におけるJFETの製造方法を説明するための概略断面図である。
図2および図17を参照して、実施の形態2におけるJFETの製造方法と、上述した実施の形態1におけるJFETの製造方法とは基本的に同様の構成を有している。しかし、実施の形態2では、工程(S20)が実施された後、工程(S30)が実施される前に、工程(S200)として第1中間層形成工程が実施される点において、実施の形態1とは異なっている。
具体的には、図17を参照して、実施の形態1と同様に工程(S10)〜(S20)が実施された後、工程(S200)において、図18に示すように、たとえばチタン(Ti)の単体からなる第1中間層41が、第2のp型層14の上部表面14Aおよび溝部31の底壁31Aおよび側壁31Bを覆うように形成される。そして、実施の形態1の場合と同様に工程(S30)が実施されることにより、図18に示すように、第1注入阻止層32と第2のp型層14の上部表面14Aおよび溝部31の底壁31Aとの間に、たとえばエッチングガスとしてCF4およびCHF3の混合ガスを用いたRIEにおいて、エッチングレートの小さいTiからなる第1中間層41が配置された状態となる。そのため、当該RIEにより貫通孔32B、32C、32Dおよび32Aが形成される工程(S40)において、図19に示すように、エッチングストップ層として機能することができる。その結果、工程(S40)におけるSiC基板10の損傷を抑制することができる。
さらに、Tiからなる第1中間層41は、SiCとの密着性に優れている。そのため、図20を参照して、工程(S50)において、Wからなる第2注入阻止層33とSiCからなる第2のp型層14の上部表面14Aおよび溝部31の底壁31Aとが、第1中間層41を介して密着可能であり、Wからなる注入阻止層によりイオン注入が一層有効に阻止される。
(実施の形態3)
次に、本発明の実施の形態3における半導体装置としてのJFET1の製造方法について説明する。図21は、本発明の一実施の形態である実施の形態3における半導体装置であるJFETの製造方法の概略を示すフローチャートである。また、図22および図23は、実施の形態3におけるJFETの製造方法を説明するための概略断面図である。
図2および図21を参照して、実施の形態3におけるJFETの製造方法と、上述した実施の形態1におけるJFETの製造方法とは基本的に同様の構成を有している。しかし、実施の形態3では、工程(S40)が実施された後、工程(S50)が実施される前に、工程(S300)として第2中間層形成工程が実施される点において、実施の形態1とは異なっている。
具体的には、図21を参照して、実施の形態1と同様に工程(S10)〜(S40)が実施された後、工程(S300)において、図22に示すように、たとえばチタン(Ti)の単体からなる第2中間層42が、貫通孔32A、32B、32Cおよび32Dの側壁と、貫通孔32A、32B、32Cおよび32Dにおいて第1注入阻止層32から露出する第2のp型層14の上部表面14Aおよび溝部31の底壁31Aとを覆うように形成される。第2中間層42は、たとえば貫通孔32A、32B、32Cおよび32Dの側壁と、貫通孔32A、32B、32Cおよび32Dにおいて第1注入阻止層32から露出する第2のp型層14の上部表面14Aおよび溝部31の底壁31Aとに、選択的に形成することができる。
ここで、Tiからなる第2中間層42は、SiCおよびSiO2との密着性に優れている。そのため、図23を参照して、工程(S50)において第2注入阻止層33が形成される際、当該第2注入阻止層33が、貫通孔32A、32B、32Cおよび32Dの側壁と、貫通孔32A、32B、32Cおよび32Dにおいて第1注入阻止層32から露出する第2のp型層14の上部表面14Aおよび溝部31の底壁31Aとに対して、第2中間層42を介して密着することが可能となる。その結果、Wからなる第2注入阻止層33により、イオン注入が一層有効に阻止される。
なお、上記実施の形態2および3においては、第1中間層形成工程および第2中間層形成工程のいずれか一方のみが実施される場合について説明したが、本発明の半導体装置の製造方法はこれに限られず、第1中間層形成工程および第2中間層形成工程の両方が実施されてもよい。また、上記実施の形態2および3においては、第1中間層41および第2中間層42の素材としてTiが採用される場合について説明したが、第1中間層41および第2中間層42の素材は、タンタルの単体、あるいはチタンまたはタンタルの少なくともいずれか一方を含有する化合物であってもよい。ここで、チタンまたはタンタルの少なくともいずれか一方を含有する化合物としては、たとえばTi、TiN、Ta、TaNなどを挙げることができる。
また、上記実施の形態においては、本発明の第1注入阻止層としてSiO2を採用し、かつ第2注入阻止層および第3注入阻止層としてWを採用する場合について説明したが、第1注入阻止層と第2注入阻止層および第3注入阻止層との組み合わせは、第1注入阻止層の貫通孔を閉じる第2注入阻止層や第3注入阻止層を、たとえばエッチングにより除去する際に、第1注入阻止層に比べて第2注入阻止層および第3注入阻止層を高いエッチングレートで除去可能なものであればよい。具体的には、たとえば第1注入阻止層に対する第2注入阻止層および第3注入阻止層の選択比が3以上であればよく、上記の組み合わせの他、たとえば第1注入阻止層としてSiNを採用した場合、第2注入阻止層および第3注入阻止層としてWなどを採用することができる。
また、上記実施の形態においては、本発明の半導体装置の製造方法により製造される半導体装置としてJFETを例示して説明したが、本発明の半導体装置の製造方法により製造可能な半導体装置はこれに限られない。本発明の半導体装置の製造方法は、異なった条件で複数のイオン注入領域を形成する必要のある半導体装置の製造方法に好適であって、種々の半導体装置の製造に適用することができる。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
1 JFET、10 SiC基板、11 n型基板、12 第1のp型層、13 n型層、14 第2のp型層、14A 上部表面、15 第1のn型領域、16 第1のp型領域、17 第2のn型領域、18 酸化膜、19 ソース電極、21 ゲート電極、22 ドレイン電極、23 第2のp型領域、24 電位保持電極、25 ソース配線、26 ゲート配線、27 ドレイン配線、29 ニッケル層、31 溝部、31A 底壁、31B 側壁、32 第1注入阻止層、32A,32B,32C,32D 貫通孔、34 レジスト膜、34A,34B,34C 開口、35 第3注入阻止層、41 第1中間層、42 第2中間層。