JP2009156699A - 磁気検出回路 - Google Patents

Abstract

【課題】消費電流の少ない磁気検出回路を提供する。
【解決手段】第１制御信号Ｖｃ１および第２制御信号Ｖｃ２に応じて、磁場Ｂを検出し、第１極性の磁場であるか否かを判定した第１検出結果Ｏｕｔ１を記憶する第１磁場検出動作と、磁場Ｂを検出し、第２極性の磁場であるか否かを判定した第２検出結果Ｏｕｔ２を記憶する第２磁場検出動作を実行する磁気検出手段１１と、第１検出結果Ｏｕｔ１および第２検出結果Ｏｕｔ２の両方が磁場検出無しのときは、第１磁場検出動作および第２検出磁場動作の両方を実行し、第１検出結果Ｏｕｔ１および第２検出結果Ｏｕｔ２の一方が磁場検出有りのときは、検出した磁場の検出動作のみを実行するように、第１制御信号Ｖｃ１および第２制御信号Ｖｃ２をゲーティングする検出動作制御手段１２と、を具備する。
【選択図】図１

Description

本発明は、磁気検出回路に関する。

磁界の極性に無関係に、両極性に対応した磁界強度の検出にホール素子を使用したデジタル式磁気センサが知られている（例えば、特許文献１、または特許文献２参照）。

特許文献１に開示された磁気センサは、ホール素子と、ホール素子の出力電圧を増幅して増幅信号を出力する電圧増幅器と、増幅信号を受ける電圧比較回路と、電圧増幅器と電圧比較回路との間に設けられ、増幅信号の極性を反転するスイッチ回路と、電圧比較回路からの出力信号を保持するラッチ回路とを備えている。
電圧比較回路は、磁界を検出するトリガとなる第１の同期信号と第１の同期信号に続く第２の同期信号とによって、磁界強度の基準値を決定するヒステリシス電圧の極性を反転している。

特許文献２に開示された磁気センサは、磁場の強さに対応する電気的出力を導出する磁気検出素子と、磁気検出素子に、動作用電力を間欠的に供給する電源回路と、磁気検出回路からの出力を該所定の強さの磁場に対応する基準と比較し、比較結果を表す出力を導出する比較回路と、電源回路による磁気検出素子への間欠的な動作用電力の供給時に、比較回路からの出力を記憶し、動作用電力の供給停止期間中の保持を行うラッチ回路とを具備している。

然しながら、特許文献１に開示された磁界センサは、第１の同期信号と第２の同期信号とに応じて、Ｓ極の磁界検出動作とＮ極の磁界検出動作を交互に連続的に実行するものである。
また、特許文献２に開示された磁界センサは、Ｓ極の磁界検出動作とＮ極の磁界検出動作を交互に間欠的に実施するものである。

そのため、機器の開閉状態を検知するなどの、ホール素子にどちらの極性の磁場が印加されるかは任意ではあるが、一方の極性の磁界が連続して印加される場合に、他方の極性の磁界検出動作により、無駄な電流が消費されるという問題がある。

特に、携帯電話などの移動式情報機器端末では、高機能化、高性能化により消費電流が増加の一途をたどっており、長時間使用化のために、できるだけ消費電流の少ない磁界センサが要求されている。
特開２００３−４３１２３号公報 特開２０００−１７４２５４号公報

本発明は、消費電流の少ない磁気検出回路を提供する。

本発明の一態様の磁気検出回路は、第１制御信号および第２制御信号に応じて、磁場を検出し、第１極性の磁場であるか否かを判定した第１検出結果を記憶する第１磁場検出動作と、磁場を検出し、第２極性の磁場であるか否かを判定した第２検出結果を記憶する第２磁場検出動作を実行する磁気検出手段と、前記第１検出結果および前記第２検出結果の両方が磁場検出無しのときは、前記第１磁場検出動作および前記第２検出磁場動作の両方を実行し、前記第１検出結果および前記第２検出結果の一方が磁場検出有りのときは、前記検出した磁場の検出動作のみを実行するように、前記第１制御信号および前記第２制御信号をゲーティングする検出動作制御手段と、を具備することを特徴としている。

本発明によれば、消費電流の少ない磁気検出回路が得られる。

以下、本発明の実施例について図面を参照しながら説明する。

本発明の実施例１に係る磁気検出回路について図１乃至図４を用いて説明する。図１は磁気検出回路を示す回路図、図２乃至図４は磁気検出回路の動作を示すタイミングチャートである。

図１に示すように、本実施例の磁気検出回路１０は、第１制御信号Ｖｃ１および第２制御信号Ｖｃ２に応じて、磁場Ｂを検出し、Ｎ極（第１極性）の磁場であるか否かを判定した第１検出結果Ｏｕｔ１を記憶する第１磁場検出動作と、磁場Ｂを検出し、Ｓ極（第２極性）の磁場であるか否かを判定した第２検出結果Ｏｕｔ２を記憶する第２磁場検出動作を実行する磁気検出手段１１を具備している。

更に、磁気検出回路１０は、第１検出結果Ｏｕｔ１および第２検出結果Ｏｕｔ２の両方が磁場検出無しのときは、第１磁場検出動作および第２検出磁場動作の両方を実行し、第１検出結果Ｏｕｔ１および第２検出結果Ｏｕｔ２の一方が磁場検出有り（“Ｈ”レベル）のときは、検出した磁場の検出動作のみを実行するように、第１制御信号Ｖｃ１および第２制御信号Ｖｃ２をゲーティングする検出動作制御手段１２を具備している。

磁気検出手段１１は、磁場Ｂの磁束密度に応じてホール電圧ＶＨを発生するホール素子１３と、ホール素子１３の出力電圧ＶＨを増幅する増幅回路１４と、ホール素子１３と増幅回路１４との間に接続され、第１磁場検出動作および第２磁場検出動作に応じてホール素子１３と増幅回路１４との接続を反転するためのスイッチ回路１５と、増幅回路１４の出力と基準値Ｖｒｅｆとを比較し、比較結果を出力するコンパレータ１６とを有する磁気検出部１７を具備している。

更に、磁気検出手段１１は、第１検出結果Ｏｕｔ１を格納する第１フリップフロップ（第１記憶回路）１８と、第２検出結果Ｏｕｔ２を格納する第２フリップフロップ（第２記憶回路）１９とを有する検出結果格納部２０と、第１磁場検出動作および第２磁場検出動作を実行していないときに、磁気検出部１７に供給する電力を削減する電力制御部２１と、を具備している。

検出動作制御手段１２は、第２検出結果Ｏｕｔ２に応じて、第１制御信号Ｖｃ１をゲーティングする第１制御回路２２と、第１検出結果Ｏｕｔ１に応じて、第２制御信号Ｖｃ２をゲーティングする第２制御回路と２３と、を具備している。
第１制御回路２２が、第２検出結果Ｏｕｔ２が磁場検出無し（“Ｌ”レベル）のときに第１制御信号Ｖｃ１を伝播する論理回路網であり、第２制御回路２３が、第１検出結果Ｏｕｔ１が磁場検出無し（“Ｌ”レベル）のときに第２制御信号を伝播する論理回路網である。

ここでは、第１制御信号Ｖｃ１および第２制御信号Ｖｃ２が、“Ｌ”レベルのときにアクティブとなる負論理動作信号である。
これにより、第１制御回路２２は、一方の入力端子が第１制御信号Ｖｃ１に接続され、他方の入力端子が第２検出結果Ｏｕｔ２に接続されたＮＯＲ回路２４と、ＮＯＲ回路２４に接続されたインバータ２５とを具備している。
同様に、第２制御回路２３は、一方の入力端子が第２制御信号Ｖｃ１に接続され、他方の入力端子が第１検出結果Ｏｕｔ１に接続されたＮＯＲ回路２４と、ＮＯＲ回路２４に接続されたインバータ２５と、を具備している。

第２検出結果Ｏｕｔ２が“Ｌ”レベルのときに、第１制御信号Ｖｃ１が“Ｌ”レベルになると、第１制御回路２２の出力である第１ゲーテッド信号Ｖｃ１ｇが“Ｌ”レベルとなり、第１制御信号Ｖｃ１が伝播する。
同様に、第１検出結果Ｏｕｔ１が“Ｌ”レベルのときに、第２制御信号Ｖｃ２が“Ｌ”レベルになると、第２制御回路２３の出力である第２ゲーテッド信号Ｖｃ２ａが“Ｌ”レベルとなり、第２制御信号Ｖｃ２が伝播する。

ホール素子１３は、例えば幾何学的に等価な４端子を有するＧａＡｓホールセンサで、対角に位置する一対の端子間に電流を流すと、直交する一対の端子間に磁場Ｂに応じた極性のホール電圧ＶＨが発生する。

スイッチ回路１５は、第１ゲーテッド信号Ｖｃ１ｇに応じて動作するスイッチ素子ＳＷ１、ＳＷ２、例えばアナログＣＭＯＳスイッチ素子を有し、どちらの極性の磁場Ｂが印加されても、増幅器１４の正入力端にホール電圧ＶＨの正電圧入力されるように接続を反転させる。

コンパレータ１６は、増幅器１４の出力が基準電圧Ｖｒｅｆより大きいときに、磁場検出有りと判断し、“Ｈ”レベルの信号を出力する。

電力制御部２１は、電源Ｖｄｄと磁気検出部１７との間に接続され、スイッチング用のＭＯＳトランジスタ（図示せず）を有している。第１ゲーテッド信号Ｖｃ１ｇおよび第２ゲーテッド信号Ｖｃ２ｇがＮＡＮＤ回路２６に入力され、ＮＡＮＤ回路２６の出力によりＭＯＳトランジスタがオン又はオフされる。

第１フリップフロップ１８は、入力端子Ｄがコンパレータ１６の出力端に接続され、クロック端子ＣＬＫが第１ゲーテッド信号Ｖｃ１ｇに接続されている。第１フリップフロップ１８は、第１ゲーテッド信号力Ｖｃ１ｇが“Ｌ”レベルから“Ｈ”レベルになる立ち上がりで、コンパレータ１６の出力をラッチし、出力端子Ｑに第１２検出結果Ｏｕｔ１を出力する。
同様に、第２フリップフロップ１９は、入力端子Ｄがコンパレータ１６の出力端に接続され、クロック端子ＣＬＫが第２ゲーテッド信号Ｖｃ２ｇに接続されている。第２フリップフロップ１９は、第２ゲーテッド信号力Ｖｃ２ｇが“Ｌ”レベルから“Ｈ”レベルになる立ち上がりで、コンパレータ１６の出力をラッチし、出力端子Ｑに第２検出結果Ｏｕｔ２を出力する。
第１および第２検出結果Ｏｕｔ１、Ｏｕｔ２は、ＮＯＲ回路２７により、最終的に極性を有しない負論理信号の検出結果Ｏｕｔとして外部に出力される。

これにより、第１ゲーテッド信号出力Ｖｃ１ｇまたは第２ゲーテッド信号Ｖｃ２ｇが“Ｌ”レベルのときに、ＮＡＮＤ回路２６の出力が“Ｈ”レベルになり、電力制御部２１のＭＯＳトランジスタがオンされ、磁気検出部１７に動作電流Ｉが供給されるので、磁気検出手段１１は第１磁場検出動作または第２磁場検出動作を実行する。

第１ゲーテッド信号出力Ｖｃ１ｇおよび第２ゲーテッド信号Ｖｃ２ｇが“Ｈ”レベルのときに、ＮＡＮＤ回路２６の出力が“Ｌ”レベルになり、電力制御部２１のＭＯＳトランジスタがオフされ、磁気検出部１７の動作電流Ｉが遮断されるので、磁気検出手段１１は磁場検出動作を休止する。

図２乃至図４は磁気検出回路１０の動作を示すタイミングチャートで、図２はＳ極の磁場が印加された場合を示すタイミングチャート、図３はＳ極の磁場が印加されなくなった場合を示すタイミングチャート、図４はＮ極の磁場が印加された場合を示すタイミングチャートである。

図２に示すように、第１制御信号Ｖｃ１および第２制御信号Ｖｃ２は、交互に間欠的に磁気検出回路１０に供給されている。
第１制御信号Ｖｃ１はパルス幅τ１、周期ΔＴの負論理の矩形波信号である。同様に、第２制御信号Ｖｃ２はパルス幅τ２、周期ΔＴの負論理の矩形波信号である。ここでは、パルス幅τ１と、パルス幅τ２は等しいものとする。

第１制御信号Ｖｃ１が“Ｌ”レベルの期間τ１が、第１磁場検出動作期間である。第２制御信号Ｖｃ２が“Ｌ”レベルの期間τ２が、第２磁場検出動作期間である。第１および第２制御信号Ｖｃ１、Ｖｃ２がともに“Ｈ”レベルの期間τ３が、磁場検出動作休止期間である。ΔＴ＝τ１＋τ２＋τ３が、磁場検出周期である。

ホール素子１３に磁場Ｂが印加されていない初期状態では、第１および第２検出結果Ｏｕｔ１、Ｏｕｔ２は、ともに“Ｌ”レベル（磁場検出無し）である。

時間ｔ０〜ｔ１の間でＳ極の磁場Ｂが印加され、時間ｔ１で第１制御信号Ｖｃ１が“Ｌ”レベルになると、第１制御回路２２は第１制御信号Ｖｃ１をゲーティングし、第２検出結果Ｏｕｔ２が“Ｌ”レベルなので、第１ゲーティング信号Ｖｃ１ｇが“Ｌ”レベルになる。

これにより、ＮＡＮＤ回路２６は“Ｈ”レベルを出力し、電力制御部２１が駆動され、磁気検出部１７に動作電流Ｉが供給され、第１磁場検出動作が実行される。このときに電流Ｉが消費される。
第１磁場検出動作により、Ｎ極の磁場が検出されないので、第１検出結果Ｏｕｔ１は“Ｌ”レベルを維持している。

次に、時間ｔ２で第２制御信号Ｖｃ２が“Ｌ”レベルになると、第２制御回路２３は第２制御信号Ｖｃ２をゲーティングし、第１検出結果Ｏｕｔ１が“Ｌ”レベルなので、第２ゲーティング信号Ｖｃ２ｇが“Ｌ”レベルになる。

これにより、ＮＡＮＤ回路２６は“Ｈ”レベルを出力し、電力制御部２１が駆動され、磁気検出部１７に動作電流Ｉが供給され、第２磁場検出動作が実行される。このときに電流Ｉが消費される。

第２磁場検出動作により、Ｓ極の磁場が検出さるので、第２ゲーテッド信号Ｖｃ２ｇが”Ｌ“レベルから”Ｈ“レベルに立ち上がる時間ｔ３で第２検出結果Ｏｕｔ２は“Ｈ”レベルになる。

次に、時間ｔ４で第１制御信号Ｖｃ１が“Ｌ”レベルになると、第２検出結果Ｏｕｔ２が“Ｈ”レベルなので、第１ゲーティング信号Ｖｃ１ｇは“Ｈ”レベルのままである。
これにより、ＮＡＮＤ回路２６は“Ｌ”レベルを出力し、電力制御部２１が駆動され、磁気検出部１７に動作電流Ｉが供給されないので、第１磁場検出動作は実行されない。

即ち、Ｓ極の磁場Ｂが印加されている限り、第１磁場検出動作を実行しても、第１検出結果Ｏｕｔ１は“Ｌ”レベルで変化しないので、第１検出動作を停止させることにより、無駄な動作電流Ｉを削減することが可能である。

次に、時間ｔ５で第２制御信号Ｖｃ２が“Ｌ”レベルになると、第１検出結果Ｏｕｔ１が“Ｌ”レベルなので、第２ゲーティング信号Ｖｃ２ｇが“Ｌ”レベルになる。
これにより、ＮＡＮＤ回路２６は“Ｈ”レベルを出力し、電力制御部２１が駆動され、磁気検出部１７に動作電流Ｉが供給され、第２磁場検出動作が実行される。

即ち、時間ｔ３〜ｔ４の磁場検出動作休止期間中のＳ極の磁場Ｂの印加の有無を、時間ｔ５でチェックすることが可能である。

図３は、時間ｔ６〜ｔ７の磁場検出動作休止期間中に、Ｓ極の磁場Ｂが印加されなくなった場合を示すタイミングチャートである。
図３に示すように、時間ｔ７で第１制御信号Ｖｃ１（図示せず）が“Ｌ”レベルになると、まだ第２検出結果Ｏｕｔ２が“Ｈ”レベルを維持しているので、第１ゲーティング信号Ｖｃ１ｇは“Ｈ”レベルに維持される。これにより、第１磁場検出動作は実行されないので、動作電流Ｉが削減される。

次に、時間ｔ８で第２制御信号Ｖｃ２（図示せず）が“Ｌ”レベルになると、第１検出結果Ｏｕｔ１が“Ｌ”レベルを維持しているので、第２ゲーティング信号Ｖｃ２ｇが“Ｌ”レベルになる。これにより、第２磁場検出動作が実行され、動作電流Ｉが消費される。

第２磁場検出動作により、Ｓ極の磁場が検出されないので、第２ゲーテッド信号Ｖｃ２ｇが”Ｌ“レベルから”Ｈ“レベルに復立ち上がる時間ｔ９で第２検出結果Ｏｕｔ２は“Ｌ”レベルになる。
時間ｔ１０〜ｔ１２の動作は、時間ｔ１〜ｔ３の動作と同様であり、その説明は省略する。

図４は、時間ｔ１２〜ｔ１３の磁場検出動作休止期間中に、Ｎ極の磁場Ｂが印加された場合を示すタイミングチャートである。
図４に示すように、時間ｔ１３で第１制御信号Ｖｃ１（図示せず）が“Ｌ”レベルになると、第２検出結果Ｏｕｔ２が“Ｌ”レベルなので、第１ゲーティング信号Ｖｃ１ｇが“Ｌ”レベルになり、第１磁場検出動作が実行される。

第１磁場検出動作により、Ｎ極の磁場が検出さるので、第１ゲーテッド信号Ｖｃ１ｇが”Ｌ“レベルから”Ｈ“レベルに立ち上がる時間ｔ１４で第１検出結果Ｏｕｔ１は“Ｈ”レベルになる。

次に、時間ｔ１４で第２制御信号Ｖｃ２（図示せず）が“Ｌ”レベルになると、第１検出結果Ｏｕｔ１が“Ｈ”レベルなので、第２ゲーティング信号Ｖｃ２ｇは“Ｈ”レベルに維持される。これにより、第２磁場検出動作は実行されないので、無駄な動作電流Ｉを削減することが可能である。
時間ｔ１６〜ｔ１８の動作は、時間ｔ４〜ｔ６と同様の動作であり、その説明は省略する。

図５は第１および第２制御信号Ｖｃ１、Ｖｃ２を生成する制御信号生成回路を示す回路図、図６は制御信号生成回路の動作を示すタイミングチャートである。

図５に示すように、制御信号生成回路４０は、一端が動作実行指示信号Ｖｓｔａｒｔに接続され、他端が選択信号Ｖｓｅｌｅｃｔに接続されたＮＡＮＤ回路４１と、一端がインバータ４２を介して動作実行指示信号Ｖｓｔａｒｔに接続され、他端が選択信号Ｖｓｅｌｅｃｔに接続されたＮＯＲ回路４３と、ＮＯＲ回路４３に接続されたインバータ４４と、を具備している。

図６に示すように、動作実行指示信号Ｖｓｔａｒｔは、パルス幅τ１＋τ２、周期ΔＴの矩形波である。選択信号Ｖｓｅｌｅｃｔは、動作実行指示信号Ｖｓｔａｒｔとパルス幅、周期が等しく、位相がτ１だけずれている矩形波である。

時間ｔ１で動作実行指示信号Ｖｓｔａｒｔが“Ｈ”レベルになると、選択信号Ｖｓｅｌｅｃｔが“Ｈ”レベルを維持しているので、第１制御信号Ｖｃ１が“Ｌ”レベルになり、第２制御信号Ｖｃ２は“Ｈ”レベルを維持する。

次に、時間ｔ２で選択信号Ｖｓｅｌｅｃｔが“Ｌ”レベルになると、動作実行指示信号Ｖｓｔａｒｔが“Ｈ”レベルを維持しているので、第１制御信号Ｖｃ１が“Ｈ”レベルになり、第２制御信号Ｖｃ２が“Ｌ”レベルになる。

次に、時間ｔ３で動作実行指示信号Ｖｓｔａｒｔが“Ｌ”レベルになると、選択信号Ｖｓｅｌｅｃｔが“Ｌ”レベルを維持しているので、第１制御信号Ｖｃ１が“Ｈ”レベルを維持し、第２制御信号Ｖｃ２が“Ｈ”レベルになる。

これにより、交互に間歇的に供給され、パルス幅τ１、周期ΔＴの負論理の第１制御信号Ｖｃ１および第２制御信号Ｖｃ２が得られる。

なお、本実施例の磁気検出回路１０は、電源投入時などに、第１検出結果Ｏｕｔ１および第２検出結果Ｏｕｔ２がともに“Ｈ”レベルになり、第１および第２磁気検出動作がともに実行されなくなる場合があり得る。

図７は、通常動作時には起こり得ない磁気検出動作停止を回避した磁気検出回路の要部を示す回路図である。
図７に示すように、磁気検出回路５０の検出結果格納部５１は、リセット端子を有する第１フリップフロップ５２と、同じくリセット端子を有する第２フリップフロップ５３とを具備している。

第１フリップフロップ５２のリセット端子は、配線５４により第２検出結果ｏｕｔ２に接続されている。同様に、第２フリップフロップ５３のリセット端子は、配線５５により第１検出結果ｏｕｔ１に接続されている。

第１フリップフロップ５２は、第２検出結果ｏｕｔ２が“Ｈ”レベルになるとリセットされるので、第１検出結果Ｏｕｔ１を強制的に“Ｌ”レベルすることができる。
同様に、第２フリップフロップ５３は、第１検出結果ｏｕｔ１が“Ｈ”レベルになるとリセットされるので、第２検出結果Ｏｕｔ２を強制的に“Ｌ”レベルにすることができる。

これにより、第１検出結果Ｏｕｔ１および第２検出結果Ｏｕｔ２がともに“Ｈ”レベルになることがないので、磁気検出動作の停止を回避することが可能である。

以上説明したように、本実施例の磁気検出回路１０は、第１制御信号Ｖｃ１および第２制御信号Ｖｃ２に応じて、磁場Ｂを検出し、第１極性の磁場であるか否かを判定した第１検出結果Ｏｕｔ１を記憶する第１磁場検出動作と、磁場Ｂを検出し、第２極性の磁場であるか否かを判定した第２検出結果Ｏｕｔ２を記憶する第２磁場検出動作を実行する磁気検出手段１１と、第１検出結果Ｏｕｔ１および第２検出結果Ｏｕｔ２の両方が磁場検出無しのときは、第１磁場検出動作および第２検出磁場動作の両方を実行し、第１検出結果Ｏｕｔ１および第２検出結果Ｏｕｔ２の一方が磁場検出有りのときは、検出した磁場の検出動作のみを実行するように、第１制御信号Ｖｃ１および第２制御信号Ｖｃ２をゲーティングする検出動作制御手段１２と、を具備している。

その結果、磁場を検出していない状態では従来通りＮ極の磁場とＳ極の磁場の検出動作を交互に間欠的に行ない、一旦磁場を検出すると、検出した磁場と反対極性の磁場の検出は行わないように制御される。

これにより、磁場検出状態においては磁場検出動作の実行回数が半分になるので、その分無駄な動作電流を減らす事ができる。従って、消費電流の少ない磁気検出回路が得られる。

通常、折りたたみ式の携帯情報端末においては、非使用（待機）時が折りたたまれている閉状態であり、閉状態が開状態より長時間を占めている。
そのため、磁石と磁気センサを用いて開状態および閉状態を検出する折りたたみ式の携帯情報端末においては、閉状態（磁場検出有り）における磁場検出動作の消費電流を低減することが、携帯情報端末を駆動するバッテリーの消耗を抑えるのに効果的である。
従って、磁気センサとして磁気検出回路１０を用いることにより、バッテリーの消耗を抑えることができる。

ここでは、電力制御部２１が磁気検出部１７の動作電流Ｉをゼロに遮断する場合について説明したが、磁気検出部１７の中で消費電流の大きいホール素子１３の動作電流のみを遮断するようにしても構わない。
これにより、磁気検出部１７の増幅器１４、スイッチ回路１５、コンパレータ１６は常時動作しているので、動作電流Ｉを全部遮断する場合に比べて、磁気検出部１７の立ち上がりを改善することができる利点がある。

スイッチ回路１５のＣＭＯＳアナログスイッチが、第１ゲーテッド信号Ｖｃ１ｇに接続されている場合について説明したが、ＣＭＯＳアナログスイッチは動作電流が不要なので、ゲーティングする前の第１制御信号Ｖｃ１に接続しても構わない。

本発明の実施例２に係る磁気検出回路について、図８を用いて説明する。図８は磁気検出回路の要部を示す回路図である。本実施例において、上記実施例１と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。
本実施例が実施例１と異なる点は、第１制御信号Ｖｃ１および第２制御信号Ｖｃ２を、正論理の動作信号にしたことにある。

即ち、図８に示すように、本実施例の磁気検出回路の検出動作制御手段６０はＮＯＲ回路を用いた検出動作制御手段であり、正論理の第１制御信号Ｖｃ１を反転してＮＯＲ回路２４に供給するインバータ６１を有する第１制御回路６２と、同じく正論理の第２制御信号Ｖｃ２を反転してＮＯＲ回路２４に供給するインバータ６１を有する第２制御回路６３とを具備している。

以上説明したように、本実施例の磁気検出回路の検出動作制御手段６０は、インバータ６１を具備しているので、正論理の第１および第２制御信号Ｖｃ１、Ｖｃ２により、磁気検出回路を動作させることができる利点がある。

更に、インバータ６１の入出力端を短絡するスイッチ（図示せず）を設けることにより、第１および第２制御信Ｖｃ１、Ｖｃ２が正負どちらの論理信号の場合にも、対応することが可能である。

ここでは、ＮＯＲ回路を用いた検出動作制御手段について説明したが、ＮＡＮＤ回路用いた検出動作制御手段であっても構わない。

図９はＮＡＮＤ回路を用いた検出動作制御手段を示す回路図である。図９に示すように、検出動作制御手段７０は、第２検出結果Ｏｕｔ２を反転するインバータ７１と、一端が反転された第２検出結果Ｏｕｔ２に接続され、他端が正論理の第１制御信号Ｖｃ１に接続されたＮＡＮＤ回路７２と、ＮＡＮＤ回路７２に接続されたインバータ７３とを有する第１制御回路７４と、同様に第１検出結果Ｏｕｔ１を反転するインバータ７１と、一端が反転された第１検出結果Ｏｕｔ１に接続され、他端が正論理の第２制御信号Ｖｃ２に接続されたＮＡＮＤ回路７２と、ＮＡＮＤ回路７２に接続されたインバータ７３と、を有する第２制御回路７５と、を具備している。

本発明の実施例１に係る磁気検出回路を示す回路図。 本発明の実施例１に係る磁気検出回路の動作を示すタイミングチャート。 本発明の実施例１に係る磁気検出回路の動作を示すタイミングチャート。 本発明の実施例１に係る磁気検出回路の動作を示すタイミングチャート。 本発明の実施例１に係る磁気検出回路の制御信号発生回路を示す回路図。 本発明の実施例２に係る磁気検出回路の制御信号発生回路の動作を示すタイミングチャート。 本発明の実施例１に係る別の磁気検出回路の要部を示す回路図。 本発明の実施例２に係る磁気検出回路の要部を示す回路図。 本発明の実施例２に係る磁気検出回路の別の制御信号発生回路を示す回路図。

符号の説明

１０、５０ 磁気検出回路
１１ 磁気検出手段
１２、６０、７０ 検出動作制御手段
１３ ホール素子
１４ 増幅器
１５ スイッチ回路
１６ コンパレータ
１７ 磁気検出部
１８、５２ 第１フリップフロップ
１９、５３ 第２フリップフロップ
２０、５１ 検出結果格納部
２２、６２、７４ 第１制御回路
２３、６３、７５ 第２制御回路
２４、２７、４３ ＮＯＲ回路
２５、４２、４４、６１、７１、７３ インバータ
２６、４１、７２ ＮＡＮＤ回路
Ｖｓｔａｒｔ 動作実行指示信号
Ｖｓｅｌｅｃｔ 選択信号
Ｖｃ１ 第１制御信号
Ｖｃ２ 第２制御信号
Ｖｃ１ｇ 第１ゲーテッド信号
Ｖｃ２ｇ 第２ゲーテッド信号
Ｖｒｅｆ 基準電圧
Ｏｕｔ１ 第１検出結果
Ｏｕｔ２ 第２検出結果
Ｏｕｔ 検出結果
τ１ 第１磁場検出動作期間
τ２ 第２磁場検出動作期間
τ３ 磁場検出動作休止期間
ΔＴ 磁場検出周期
４０ 制御信号生成回路
５４、５５ 配線

Claims (5)

1. 第１制御信号および第２制御信号に応じて、磁場を検出し、第１極性の磁場であるか否かを判定した第１検出結果を記憶する第１磁場検出動作と、磁場を検出し、第２極性の磁場であるか否かを判定した第２検出結果を記憶する第２磁場検出動作を実行する磁気検出手段と、
   前記第１検出結果および前記第２検出結果の両方が磁場検出無しのときは、前記第１磁場検出動作および前記第２検出磁場動作の両方を実行し、前記第１検出結果および前記第２検出結果の一方が磁場検出有りのときは、前記検出した磁場の検出動作のみを実行するように、前記第１制御信号および前記第２制御信号をゲーティングする検出動作制御手段と、
   を具備することを特徴とする磁気検出回路。
2. 前記磁気検出手段が、
   前記磁場の磁束密度に応じてホール電圧を発生するホール素子と、前記ホール素子の出力電圧を増幅する増幅回路と、前記ホール素子と前記増幅回路との間に接続され、前記第１磁場検出動作および前記第２磁場検出動作に応じて前記ホール素子と前記増幅回路との接続を反転するためのスイッチ回路と、前記増幅回路の出力と基準値とを比較し、比較結果を出力するコンパレータとを有する磁気検出部と、
   前記第１検出結果を格納する第１記憶回路と、前記第２検出結果を格納する第２記憶回路とを有する検出結果格納部と、
   前記第１磁場検出動作および前記第２磁場検出動作を実行していないときに、前記磁気検出部に供給する電力を削減する電力制御部と、
   を具備することを特徴とする請求項１に記載の磁気検出回路。
3. 前記検出動作制御手段が、
   前記第２検出結果に応じて、前記第１制御信号をゲーティングする第１制御回路と、
   前記第１検出結果に応じて、前記第２制御信号をゲーティングする第２制御回路と、
   を具備することを特徴とする請求項１に記載の磁気検出回路。
4. 前記第１制御回路が、前記第２検出結果が磁場検出無しのときに前記第１制御信号を伝播する論理回路網であり、
   前記第２制御回路が、前記第１検出結果が磁場検出無しのときに前記第２制御信号を伝播する論理回路網であることを特徴とする請求項３に記載の磁気検出回路。
5. 前記第１制御信号および前記第２制御信号は、交互に間欠的に供給されることを特徴とする請求項１に記載の磁気検出回路。

Images