JP2009152531A - セラミック多層基板の製造方法 - Google Patents
セラミック多層基板の製造方法 Download PDFInfo
- Publication number
- JP2009152531A JP2009152531A JP2008180371A JP2008180371A JP2009152531A JP 2009152531 A JP2009152531 A JP 2009152531A JP 2008180371 A JP2008180371 A JP 2008180371A JP 2008180371 A JP2008180371 A JP 2008180371A JP 2009152531 A JP2009152531 A JP 2009152531A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- wiring
- dummy
- dry
- ceramic multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【解決手段】グリーンシート23に導電性インクの液滴を吐出して液状パターンPLを描画する工程と、該液状パターンPLを乾燥させて乾燥パターンを形成する工程と、該乾燥パターンを有する複数のグリーンシート23を積層して積層体を形成し、該積層体を減圧包装した後に圧着する工程と、圧着体を焼成してセラミック多層基板を形成する工程とを有し、グリーンシート23の面内において、乾燥させると配線用の乾燥パターンとなる配線用の液状パターンPLaを描画するとともに、配線用の液状パターンPLaの両側に略平行に乾燥させるとダミーの乾燥パターンを形成するダミーの液状パターンPLbを描画する。
【選択図】図4
Description
Ceramics)技術は、グリーンシートと金属との一括焼成を可能にすることから、セラミックの層間に各種の受動素子を組み込んだ素子内蔵基板を具現できる。システム・オン・パッケージ(SOP)の実装技術においては、電子部品の複合化や表面実装部品に発生する寄生効果の最小化を図るため、この素子内蔵基板(以下単に、LTCC多層基板という。)に関わる製造方法が鋭意開発されている。
子102の集合体であるために、仮に溶媒や分散媒が蒸発した場合であっても、焼成工程によって焼成されるまでは高い流動性を持ち続ける。
ンシートの配線用の液状パターンにおいて、他のグリーンシートに描画した配線用の液状パターンが積層方向に重畳する場合に、その重なる領域の近傍にダミーの液状パターンをあわせて描画することが望ましい。
このセラミック多層基板の製造方法によれば、配線用の液状パターンの両側にダミーの液状パターンを描画したので、配線用の乾燥パターンの両側にダミーの乾燥パターンが形
成され、配線用の乾燥パターンとその両側のダミーの乾燥パターンにて相互にグリーンシートから受ける押圧力を分散して支持することができる。その結果、ダミーの乾燥パターンに挟まれて配設された配線用の乾燥パターンの変形を特に小さくすることができる。
このセラミック多層基板の製造方法によれば、各グリーンシートを加熱してダミーの液状パターンを描画する。従って、ダミーの液状パターンは、乾燥により増粘されて濡れ広がりが抑制される。その結果、配線用の液状パターンとダミーの液状パターンとの間隔の長さの精度をより向上させる事ができる。
以下、本発明を具体化した第1の実施形態を図1〜図8に従って説明する。図1は、本発明の製造方法を用いて製造したセラミック多層基板を有する回路モジュールの断面図である。
るグリーンシートに液状パターンを描画する描画工程(ステップS11)と、該液状パターンを乾燥する乾燥工程(ステップS12)とが順に実行される。また、LTCC多層基板11の製造方法では、複数のグリーンシートを積層して積層体を形成する積層工程(ステップS13)と、該積層体を減圧包装する減圧包装工程(ステップS14)と、積層体を圧着して圧着体を形成する圧着工程(ステップS15)と、該圧着体を焼成する焼成工程(ステップS16)とが順に実行される。
(描画工程)
図3において、描画工程では、積層シート20と、液滴吐出装置21とが用いられる。積層シート20は、キャリアフィルム22と、キャリアフィルム22に塗布されたグリーンシート23とを有する。
aの両側に描画されたダミーの液状パターンPLbとから構成されている。
(乾燥工程)
図5において、乾燥工程では、描画工程後の積層シート20が乾燥炉等の乾燥装置に搬入され、液状パターンPLを有する状態で少なくとも室温(20℃)よりも高い乾燥温度に加熱される。積層シート20の温度が乾燥温度であることから、液状パターンPLは、その乾燥をさらに促進させる。これによって、液状パターンPLの分散媒Ibの殆どが蒸発し、導電性微粒子Iaの集合体からなる乾燥パターンPDが描画面20aの上に形成される。
(積層工程)
図7において、積層工程では、複数のグリーンシート23を積層するためのベースプレート31が用いられる。ベースプレート31は、積層シート20と略同じサイズの剛性材料からなる板材であって、複数のグリーンシート23を位置決めする位置決めピン31Pと、複数のグリーンシート23を加熱するヒータ31Hとを有する。
リーンシート23に押圧される。この際、配線用の乾燥パターンPDaの両側にダミーの乾燥パターンPDbがそれぞれ配設されているため、配線用の乾燥パターンPDa及びダミーの乾燥パターンPDbは上下方向のグリーンシート23からの上記押圧力を双方に分散することができる。それゆえダミーの乾燥パターンPDaが無い場合に比べて配線用の乾燥パターンPDaへの押圧力が軽減されるために、配線用の乾燥パターンPDaが同押圧力により変形し難くなり、さらにはダミーの乾燥パターンPDbまでもがその押圧力により変形し難くなる。特に、配線用の乾燥パターンPDaは、その両側にダミーの乾燥パターンPDbが配設されることにより、その変形の度合いを効果的に縮小させることができる。
図8において、減圧包装工程では、カバープレート33と真空包装袋35とが用いられる。カバープレート33は、ベースプレート31と略同じサイズの剛性材料からなる板材であって、各位置決めピン31Pを挿通可能にする複数の挿通孔33hを有する。真空包装袋35は、ベースプレート31、カバープレート33、及び積層体32を封入可能な柔軟性を有する包装袋である。
(圧着工程)
圧着工程では、減圧包装後の積層体32が静水圧プレス装置に搬入され、該積層体32
に静水圧が加えられることによって圧着体が形成される。この際に、各乾燥パターンPD(配線用の乾燥パターンPDa及びダミーの乾燥パターンPDb)が上下方向のグリーンシート23に押圧されるものの、配線用の乾燥パターンPDa及びダミーの乾燥パターンPDbが上下方向のグリーンシート23からの押圧力を分散するためにその変形を抑制することができる。
(焼成工程)
焼成工程では、圧着工程で得られる圧着体がベースプレート31から取り出され、該圧着体が所定の焼成炉に搬入されて焼成温度にて焼成される。
(1)本実施形態によれば、配線用の液状パターンPLaの近傍にダミーの液状パターンPLbを描画した。従って、乾燥工程にて配線用の液状パターンPLaから形成された配線用の乾燥パターンPDaと、ダミーの液状パターンPLbから形成されたダミーの乾燥パターンPDbとは、積層工程、減圧包装工程及び圧着工程にて上下のグリーンシート23から受ける押圧力を相互に分散することができる。その結果、グリーンシート23の押圧による配線用の乾燥パターンPDa及びダミーの乾燥パターンPDbの変形を小さくすることができ、LTCC基板13に形成するパターンの加工精度を向上することができる。
(第2の実施形態)
次に、本発明を具体化した第2の実施形態について、主に図9〜図13に従って説明する。なお、図9〜図13において、先の第1の実施形態と同様の部材には同じ符号を付して示しており、その説明を割愛する。
(描画工程)
図9は、描画工程において液状パターンPLが形成された2つのグリーンシート23を示す。図9(a)に示すグリーンシート23(以下単に、第1シート23aという。)と、図9(b)に示すグリーンシート23(以下単に、第2シート23bという。)は、それぞれ別個の積層シート20に形成されたグリーンシート23である。
(乾燥工程)
乾燥工程では、乾燥パターンPDが描画面20aの上に凸形状に形成される。詳しくは、図10(a)及び(b)に示すように、乾燥工程では、第1の実施形態と同様に、配線
用の液状パターンPLaを乾燥させて配線用の乾燥パターンPDaが形成され、ダミーの液状パターンPLbを乾燥させてダミーの乾燥パターンPDbが形成される。すなわち、第1シート23a及び第2シート23bのそれぞれの描画面20a上には複数の配線用の乾燥パターンPDaと複数のダミーの乾燥パターンPDbがそれぞれ凸形状に形成される。また、配線用の乾燥パターンPDaと、その所定領域(重畳する領域)の両側に形成された各ダミーの乾燥パターンPDbとの間には、それぞれ幅DSの溝18が形成される。(積層工程)
図11において、積層工程では、複数のグリーンシート23が積層される。詳しくは、第1の実施形態と同様に、1層目の積層シート20がベースプレート31に位置決めされてから、2層目の積層シート20が、グリーンシート23(第2シート23b)を下にした状態でベースプレート31に載置される。2層目の積層シート20は、位置決めピン31Pが位置決め孔Hに挿通されることによって位置決めされ、キャリアフィルム22が剥離されることによって、2層目のグリーンシート23(第2シート23b)のみが1層目のグリーンシート23の上に積層される。
(減圧包装工程)
図13において、減圧包装工程では、真空封入された積層体32は、真空包装袋35、ベースプレート31、及びカバープレート33を介した大気圧を受けて圧着される。この際に、各層の各乾燥パターンPD(配線用の乾燥パターンPDa及びダミーの乾燥パターンPDb)が重なる部分では、各乾燥パターンPDが上下方向のグリーンシート23に押圧されるものの、配線用の乾燥パターンPDa及びダミーの乾燥パターンPDbがその押圧力を分散することにより同押圧力による自身の変形を抑えることができる。
(圧着工程)
圧着工程では、減圧包装後の積層体32が静水圧プレス装置に搬入され、該積層体32に静水圧が加えられることによって圧着体が形成される。この際に、各層の各乾燥パターンPD(配線用の乾燥パターンPDa及びダミーの乾燥パターンPDb)が重なる部分では、各乾燥パターンPDが上下方向のグリーンシート23に押圧されるものの、配線用の乾燥パターンPDa及びダミーの乾燥パターンPDbが押圧力を分散することにより自身の変形を抑制することができる。
(焼成工程)
焼成工程では、第1の実施形態と同様に、圧着工程で得られる圧着体がベースプレート31から取り出され、該圧着体が所定の焼成炉に搬入されて焼成温度にて焼成される。
ーの乾燥パターンPDbが形成される。従って、圧着体が形成されるときに、上記重畳する領域においては第2シート23bに形成された配線用の乾燥パターンPDaの厚みに応じた押圧力が第2シート23bから第1シート23aへ加えられるものの、その押圧力を配線用の乾燥パターンPDaと各ダミーの乾燥パターンPDbとに分散することができる。その結果、上記重畳する領域においては、第1シート23aと第2シート23bとの間で相互に作用する配線用の乾燥パターンPDaへの押圧力が各ダミーの乾燥パターンPDbへ分散されるために、それぞれの配線用の乾燥パターンPDaの変形を小さくすることができ、ひいてはLTCC基板13に形成するパターンの加工精度を向上できる。
・上記各実施形態では、ヒータ31Hを駆動することによって積層体32を加熱するが、これに限らず、積層体32を加熱しなくても良い。
Claims (7)
- 複数のグリーンシートの各々に導電性インクの液滴を吐出して前記各グリーンシートに前記導電性インクからなる液状パターンを描画する工程と、
前記各液状パターンを乾燥して乾燥パターンを形成する工程と、
前記乾燥パターンを有する前記各グリーンシートを積層して積層体を形成し、減圧包装した前記積層体に静水圧を加えることにより圧着体を形成する工程と、
前記圧着体を焼成してセラミック多層基板を形成する工程と
を有したセラミック多層基板の製造方法であって、
前記描画する工程は、
配線用の液状パターンと、該配線用の液状パターンの近傍に沿ってダミーの液状パターンとを描画することにより前記液状パターンを描画することを特徴とするセラミック多層基板の製造方法。 - 請求項1に記載のセラミック多層基板の製造方法において、
前記描画する工程は、
積層される前記各グリーンシートの配線用の液状パターンにおいて、他のグリーンシートに描画した配線用の液状パターンが積層方向に重畳する場合に、その重なる領域の近傍にダミーの液状パターンをあわせて描画することを特徴とするセラミック多層基板の製造方法。 - 複数のグリーンシートの各々に導電性インクの液滴を吐出して前記各グリーンシートに前記導電性インクからなる液状パターンを描画する工程と、
前記各液状パターンを乾燥して乾燥パターンを形成する工程と、
前記乾燥パターンを有する前記各グリーンシートを積層して積層体を形成し、減圧包装した前記積層体に静水圧を加えることにより圧着体を形成する工程と、
前記圧着体を焼成してセラミック多層基板を形成する工程と
を有したセラミック多層基板の製造方法であって、
前記描画する工程は、
積層される前記各グリーンシートの配線用の液状パターンにおいて、他のグリーンシートに描画した配線用の液状パターンが積層方向に重畳する場合に、その重なる領域の近傍にダミーの液状パターンをあわせて描画することを特徴とするセラミック多層基板の製造方法。 - 請求項1〜3のいずれか一項に記載のセラミック多層基板の製造方法において、
前記描画する工程は、
前記配線用の液状パターンと前記ダミーの液状パターンとの間が所定距離以下になるように、前記配線用の液状パターンと前記ダミーの液状パターンを描画することを特徴とするセラミック多層基板の製造方法。 - 請求項1〜4のいずれか一項に記載のセラミック多層基板の製造方法において、
前記描画する工程は、
前記配線用の液状パターンの両側に前記ダミーの液状パターンを描画することを特徴とするセラミック多層基板の製造方法。 - 請求項1〜5のいずれか一項に記載のセラミック多層基板の製造方法において、
前記乾燥パターンを形成する工程は、
前記配線用の液状パターンを乾燥させて配線用の乾燥パターンを形成し、前記ダミーの液状パターンを乾燥させてダミーの乾燥パターンを形成する工程であり、
前記配線用の乾燥パターンと前記ダミーの乾燥パターンとは、前記圧着体を形成する工
程において前記積層体に静水圧を加えたときに、接触しないことを特徴とするセラミック多層基板の製造方法。 - 請求項1〜6のいずれか一項に記載のセラミック多層基板の製造方法において、
前記描画する工程は、
前記各グリーンシートを加熱して前記ダミーの液状パターンを描画することを特徴とするセラミック多層基板の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008180371A JP4508277B2 (ja) | 2007-11-20 | 2008-07-10 | セラミック多層基板の製造方法 |
US12/260,432 US7875140B2 (en) | 2007-11-20 | 2008-10-29 | Method for manufacturing multilayer ceramic substrate |
CN2008101781116A CN101442883B (zh) | 2007-11-20 | 2008-11-19 | 陶瓷多层基板的制造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007300850 | 2007-11-20 | ||
JP2007309283 | 2007-11-29 | ||
JP2008180371A JP4508277B2 (ja) | 2007-11-20 | 2008-07-10 | セラミック多層基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009152531A true JP2009152531A (ja) | 2009-07-09 |
JP4508277B2 JP4508277B2 (ja) | 2010-07-21 |
Family
ID=40921294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008180371A Expired - Fee Related JP4508277B2 (ja) | 2007-11-20 | 2008-07-10 | セラミック多層基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4508277B2 (ja) |
CN (1) | CN101442883B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017069093A1 (ja) * | 2015-10-19 | 2017-04-27 | 日立金属株式会社 | 多層セラミック基板およびその製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0677658A (ja) * | 1992-08-25 | 1994-03-18 | Fujitsu Ltd | セラミック多層基板の製造方法 |
JPH06244559A (ja) * | 1993-02-19 | 1994-09-02 | Ibiden Co Ltd | セラミックス多層基板の製造方法 |
JP2003133692A (ja) * | 2001-10-29 | 2003-05-09 | Seiko Epson Corp | 膜パターンの形成方法および形成装置、ならびにこれにより得られる膜構造体、電気光学装置、電子機器、および非接触型カード媒体 |
JP2004311957A (ja) * | 2003-03-26 | 2004-11-04 | Seiko Epson Corp | デバイスとその製造方法及び電気光学装置並びに電子機器 |
JP2007194174A (ja) * | 2006-01-23 | 2007-08-02 | Seiko Epson Corp | 導体パターン用インク、導体パターン、配線基板及び電気光学装置並びに電子機器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005057139A (ja) * | 2003-08-06 | 2005-03-03 | Seiko Epson Corp | 多層配線基板とその製造方法 |
JP2006140288A (ja) * | 2004-11-11 | 2006-06-01 | Seiko Epson Corp | 回路基板、表示モジュール、電子機器及び回路基板の製造方法 |
JP4379386B2 (ja) * | 2005-06-23 | 2009-12-09 | セイコーエプソン株式会社 | 多層構造形成方法 |
JP4764729B2 (ja) * | 2006-01-27 | 2011-09-07 | コーア株式会社 | セラミック多層基板の製造方法 |
-
2008
- 2008-07-10 JP JP2008180371A patent/JP4508277B2/ja not_active Expired - Fee Related
- 2008-11-19 CN CN2008101781116A patent/CN101442883B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0677658A (ja) * | 1992-08-25 | 1994-03-18 | Fujitsu Ltd | セラミック多層基板の製造方法 |
JPH06244559A (ja) * | 1993-02-19 | 1994-09-02 | Ibiden Co Ltd | セラミックス多層基板の製造方法 |
JP2003133692A (ja) * | 2001-10-29 | 2003-05-09 | Seiko Epson Corp | 膜パターンの形成方法および形成装置、ならびにこれにより得られる膜構造体、電気光学装置、電子機器、および非接触型カード媒体 |
JP2004311957A (ja) * | 2003-03-26 | 2004-11-04 | Seiko Epson Corp | デバイスとその製造方法及び電気光学装置並びに電子機器 |
JP2007194174A (ja) * | 2006-01-23 | 2007-08-02 | Seiko Epson Corp | 導体パターン用インク、導体パターン、配線基板及び電気光学装置並びに電子機器 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017069093A1 (ja) * | 2015-10-19 | 2017-04-27 | 日立金属株式会社 | 多層セラミック基板およびその製造方法 |
JPWO2017069093A1 (ja) * | 2015-10-19 | 2018-08-02 | 日立金属株式会社 | 多層セラミック基板およびその製造方法 |
US10455699B2 (en) | 2015-10-19 | 2019-10-22 | Hitachi Metals, Ltd. | Multilayer ceramic substrate and method for manufacturing same |
US10709017B2 (en) | 2015-10-19 | 2020-07-07 | Hitachi Metals, Ltd. | Multilayer ceramic substrate and method for manufacturing same |
Also Published As
Publication number | Publication date |
---|---|
JP4508277B2 (ja) | 2010-07-21 |
CN101442883A (zh) | 2009-05-27 |
CN101442883B (zh) | 2011-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4508277B2 (ja) | セラミック多層基板の製造方法 | |
JP5103206B2 (ja) | セラミック多層基板の製造方法 | |
JP2007201273A (ja) | 電子部品の製造方法ならびに導体層付きセラミックグリーンシート用導体ペースト。 | |
US7875140B2 (en) | Method for manufacturing multilayer ceramic substrate | |
JP2009123765A (ja) | 多層基板の製造方法 | |
SE516870C2 (sv) | Förfarande vid framställning av keramiska flerskiktsubstrat | |
JP2009158847A (ja) | セラミック多層基板の製造方法 | |
JP5103146B2 (ja) | セラミック多層基板の製造方法 | |
JP4998274B2 (ja) | セラミック多層基板の製造方法 | |
JP4953626B2 (ja) | セラミック電子部品の製造方法 | |
JP2007123507A (ja) | セラミック多層配線基板の製造方法 | |
JP2007266042A (ja) | 積層構造体の製造方法 | |
JP2009146983A (ja) | 多層基板の製造方法 | |
JP2009105319A (ja) | セラミック多層基板の製造方法 | |
JP2009170683A (ja) | 多層基板の製造方法 | |
JP2009182184A (ja) | セラミック多層基板の製造方法 | |
JP2009182132A (ja) | グリーンシート及びグリーンシートの製造方法 | |
JP4147229B2 (ja) | 複合電子部品の製造方法 | |
JP2009129986A (ja) | セラミック多層基板の製造方法 | |
JP2009182292A (ja) | 積層シート、及びセラミック多層基板の製造方法 | |
JP3909189B2 (ja) | ガラスセラミック基板の製造方法 | |
JP2009105318A (ja) | セラミック多層基板の製造装置 | |
JP4610274B2 (ja) | 電子部品の製造方法 | |
JP2009182146A (ja) | 絶縁性シート基板の製造方法、及び多層回路基板の製造方法 | |
JP3909200B2 (ja) | ガラスセラミック基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100426 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |