JP2009140269A

JP2009140269A - プロセス制御装置

Info

Publication number: JP2009140269A
Application number: JP2007316500A
Authority: JP
Inventors: Seigo Kadota; 成悟門田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2007-12-07
Filing date: 2007-12-07
Publication date: 2009-06-25

Abstract

【課題】信頼性が向上するプロセス制御装置を提供する。
【解決手段】プロセス装置１に対する制御信号を、同一の処理を行い演算する第１および第２のＣＰＵユニット３Ａ、３Ｂと、第１および第２のＣＰＵユニット３Ａ、３ＢとＰＩＯバス２０にてそれぞれ接続され第１および第２のＣＰＵユニット３Ａ、３Ｂからの制御信号をアナログ変換してプロセス装置１に出力するとともに自己診断を行い異常正常の判断を行う第１および第２のアナログ出力カード４Ａ、４Ｂと、第１および第２のＣＰＵユニット３Ａ、３Ｂに接続され第１および第２のＣＰＵユニット３Ａ、３Ｂのいずれの制御信号を使用するかの切り換えを行う第１の切り換えロジック回路部７と、第１および第２のアナログ出力カード４Ａ、４Ｂのいずれかをプロセス装置１に接続するかの切り換えを異常正常の判断に基づいて行う第２の切り換えロジック回路部８およびスイッチ部５とを備える。
【選択図】図１

Description

この発明は、二重化して構成されたアナログ出力手段の出力の切り換えを備えることにより、信頼性が向上するプロセス制御装置に関するものである。

従来、高信頼性が要求される発電所向けなどに置けるプロセスを制御するプロセス制御装置はアナログ出力の二重化構成であった。プロセス制御装置には、２つの中央演算ユニット（以下、ＣＰＵユニットと称す）と、このＣＰＵユニットの演算結果であるディジタル信号をアナログ信号に変換する２つのアナログ出力カードと、このアナログ出力カードからの信号を選択的に切り換えるスイッチとを備える。そして、ＣＰＵユニットの異常検知信号は、ロジック回路に入力され、スイッチの切り換え指令を出力する。

従来のプロセス制御装置の動作としては、２つのＣＰＵユニットは全く同じ演算を行っているため、ＣＰＵユニットから異常検知信号が出力されない正常状態の場合は、演算結果は等しい。ＣＰＵユニットおよびそれぞれに接続されたアナログ出力カードは、常に自己診断を行っている。一方のＣＰＵユニットは、当該ＣＰＵユニットの自己診断結果と、一方のアナログ出力カードの自己診断結果をまとめて、異常が発見されればＣＰＵユニットの異常信号をオンにする。他方のＣＰＵユニットは、当該ＣＰＵユニットの自己診断結果と、他方のアナログ出力カードの自己診断結果をまとめて、異常が発見されればＣＰＵユニットの異常信号をオンにする。スイッチは、ロジック回路の出力に従って切り換わり、アナログ出力を選択するものであった（例えば、特許文献１参照）。

特開昭５８−７５２０６号公報

従来のプロセス制御装置内の二重化されたアナログ出力カードは、以上のように構成され、二重化されたアナログ出力カードの自己診断結果を、ＣＰＵユニットを介して、信号切り換えロジックに伝達しており、切り換えが遅れることにより、プロセスに対して正しい出力がされない可能性があるという問題点があった。

この発明は上記のような課題を解決するためになされたものであり、二重化に構成されたアナログ出力手段の出力の切り換えを備えることにより、信頼性が向上するプロセス制御装置を提供することを目的とする。

この発明は、プロセス手段に対する制御信号を、同一の処理を行い演算する第１および第２の処理手段と、第１および第２の処理手段とそれぞれ接続され第１および第２の処理手段からの制御信号をアナログ変換してプロセス手段に出力するとともに自己診断を行い異常正常の判断を行う第１および第２のアナログ出力手段と、第１および第２の処理手段に接続され第１および第２の処理手段のいずれの制御信号を使用するかの切り換えを行う第１の切り換え手段と、第１および第２のアナログ出力手段のいずれかをプロセス手段に接続するかの切り換えを異常正常の判断に基づいて行う第２の切り換え手段とを備えたものである。

この発明のプロセス制御装置は、プロセス手段に対する制御信号を、同一の処理を行い演算する第１および第２の処理手段と、第１および第２の処理手段とそれぞれ接続され第１および第２の処理手段からの制御信号をアナログ変換してプロセス手段に出力するとともに自己診断を行い異常正常の判断を行う第１および第２のアナログ出力手段と、第１および第２の処理手段に接続され第１および第２の処理手段のいずれの制御信号を使用するかの切り換えを行う第１の切り換え手段と、第１および第２のアナログ出力手段のいずれかをプロセス手段に接続するかの切り換えを異常正常の判断に基づいて行う第２の切り換え手段とを備えたので、第１および第２のアナログ出力手段に出力切り換えを第１および第２の処理手段の切り換えとは別に行うことができるため信頼性が向上する。

実施の形態１．
以下、本願発明の実施の形態について説明する。図１はこの発明の実施の形態１におけるプロセス制御装置の構成を示したブロック図である。図において、プロセス制御装置２は、プロセス手段としてのプロセス装置１に対する制御信号を、同一の処理を行って演算して算出する第１および第２の処理手段としての第１のＣＰＵユニット３Ａおよび第２のＣＰＵユニット３Ｂと、第１および第２のＣＰＵユニット３Ａ、３Ｂの自己診断による信号を入手して第１および第２のＣＰＵユニット３Ａ、３Ｂの切り換えを行う第１の切り換え手段としての第１の切り換えロジック回路部７と、第１および第２のＣＰＵユニット３Ａ、３ＢとＩＯバスとしてのＰＩＯバス２０にてそれぞれ接続され第１および第２のＣＰＵユニット３Ａ、３Ｂからの制御信号をアナログ変換してプロセス装置１に出力するとともに自己診断を行い異常正常の判断を行う第１および第２のアナログ出力手段としての第１および第２のアナログ出力カード４Ａ、４Ｂと、第１および第２のアナログ出力カード４Ａ、４Ｂのいずれかをプロセス装置１に接続するかの切り換えを異常正常の判断に基づいて行う第２の切り換え手段を備える。

ここでは第２の切り換え手段は、第１および第２のアナログ出力カード４Ａ、４Ｂに接続され第１および第２のアナログ出力カード４Ａ、４Ｂから出力される異常正常の判断に基づいて第１および第２のアナログ出力カード４Ａ、４Ｂを使用するかの切り換え信号を出力する切り換えロジック部としての第２の切り換えロジック回路部８と、第１および第２のアナログ出力カード４Ａ、４Ｂに接続され切り換え信号に基づいて第１または第２のアナログ出力カード４Ａ、４Ｂとプロセス装置１との接続を行うスイッチ部５とにて構成されることとなる。

そして、第１および第２のＣＰＵユニット３Ａ、３Ｂは、常に自己診断を行っており、第１および第２のＣＰＵユニット３Ａ、３Ｂは、自己診断結果により異常が発見されれば第１および第２のＣＰＵユニット３Ａ、３Ｂの異常信号をオンにして第１の切り換えロジック回路部７にそれぞれ送信する。そして、第１の切り換えロジック回路部７は、この入力された異常信号に基づいて、第１および第２のＣＰＵユニット３Ａ、３Ｂのいずれかに切り換える。

また、第１および第２のアナログ出力カード４Ａ、４Ｂは、常に自己診断を行っており、第１および第２のアナログ出力カード４Ａ、４Ｂは、自己診断結果により異常が発見されれば第１および第２のアナログ出力カード４Ａ、４Ｂの異常信号をオンにして第２の切り換えロジック回路部８に送信する。そして、第２の切り換えロジック回路部８は、この入力された異常信号に基づいて切り換え信号をスイッチ部５に出力する。

次に上記のように構成された実施の形態１のプロセス制御装置の動作について説明する。ここでは、第１のＣＰＵユニット３Ａおよび第１のアナログ出力カード４Ａが第１および第２の切り換えロジック回路部７、８により選択され使用された状態において、第１のアナログ出力カード４Ａが異常信号を送信した場合の切り換えについて説明する。まず、第１のＣＰＵユニット３Ａおよび第１のアナログ出力カード４Ａが第１および第２の切り換えロジック回路部７、８により選択され使用されているが、第１および第２のＣＰＵユニット３Ａ、３Ｂは全く同じ演算を行っているため、第１および第２のＣＰＵユニット３Ａ、３Ｂから異常信号が出力されない正常状態の場合は、同一の演算結果が算出されている。

そして、ここでは第１の切り換えロジック回路部７により第１のＣＰＵユニット３Ａが選択されているため、第１のＣＰＵユニット３Ａの信号のみがＰＩＯバス２０を介して第１および第２のアナログ出力カード４Ａ、４Ｂのいずれにも送信されている。次に、ここでは第２の切り換えロジック回路部８により第１のアナログ出力カード４Ａが選択されているため、第１のアナログ出力カード４Ａの信号のみがスイッチ部５を介してプロセス装置１に送信されている。そこで、第１のアナログ出力カード４Ａが自己診断により異常を検知し、第１のアナログ出力カード４Ａが異常信号を第２の切り換えロジック回路部８に送信すると、第２の切り換えロジック回路部８はスイッチ部５に第２のアナログ出力カード４Ｂの信号をプロセス装置１に送信するように切り換え信号を出力する。次に、スイッチ部５はその切り換え信号に基づいて第２のアナログ出力カード４Ｂとプロセス装置１とを接続する。ここで、先にも示したように第２のアナログ出力カード４Ｂは第１のＣＰＵユニット３Ａからの信号を入力して、第１のアナログ出力カード４Ａと同様に処理しているため、直ちに第２のアナログ出力カード４Ｂの信号をプロセス装置１に送信する。

上記のように構成された実施の形態１のプロセス制御装置は、二重化されたＣＰＵユニットの切り換え回路と、二重化されたアナログ出力カードの切り換え回路とを分けることにより、ＣＰＵユニットを介して切り換えロジック回路部に伝達する必要がなく、アナログ出力カード自身の自己診断結果により異常信号を出力するのでアナログ出力カードの切り換え時間を短縮することが可能となり、信頼性が向上する。また、第１のＣＰＵユニットの信号は第１および第２のアナログ出力カードから出力が可能となり、第２のＣＰＵユニットの信号は第１および第２のアナログ出力カードから出力が可能となり、従来の場合より異常に対する出力の対応が多く可能となり信頼性が向上する。

実施の形態２．
以下の実施の形態においては、上記実施の形態１にて示したプロセス制御装置２の第１および第２のＣＰＵユニット３Ａ、３Ｂおよび第１の切り換えロジック回路部７およびＰＩＯバス２０等は同様の構成にて形成され、同様の動作を行うため、以下の実施の形態においてはその説明は適宜省略する。また、ＰＩＯバス２０と第１および第２のアナログ出力カード４Ａ、４Ｂとの関係は上記実施の形態１と同様であるため、その説明も適宜省略する。

図２はこの発明の実施の形態２におけるプロセス制御装置の第１および第２のアナログ出力カードとプロセス装置との構成を示したブロック図である。図において、上記実施の形態１と同様の部分は同一符号を付して説明を省略する。ここでは第２の切り換え手段は、第１および第２のアナログ出力カード４Ａ、４Ｂに接続され第１および第２のアナログ出力カード４Ａ、４Ｂから出力される異常正常の判断に基づいて第１および第２のアナログ出力カード４Ａ、４Ｂ手段を使用するかの切り換え信号を出力する切り換えロジック部としての第２の切り換えロジック回路部８と、第１および第２のアナログ出力カード４Ａ、４Ｂ内のそれぞれに配設され、第２の切り換えロジック回路部８からの切り換え信号に基づいて第１および第２のアナログ出力カード４Ａ、４Ｂとプロセス装置１との接続のオン／オフを行う第１および第２のスイッチ部１０Ａ、１０Ｂとにて構成される。この第１および第２のスイッチ部１０Ａ、１０Ｂは第１および第２のアナログ出力カード４Ａ、４Ｂ内に配設されているアナログ出力を行うための第１および第２のアンプ回路部９Ａ、９Ｂにそれぞれ接続されている。

次に上記のように構成された実施の形態２のプロセス制御装置の動作について説明する。上記実施の形態１と同様の動作を行い、第１のＣＰＵユニット３Ａおよび第１のアナログ出力カード４Ａが第１および第２の切り換えロジック回路部７、８により選択され使用された状態において、第１のアナログ出力カード４Ａが異常信号を送信した場合の切り換えについて説明する。まず、上記実施の形態１と同様に、第１のＣＰＵユニット３Ａの信号は第２の切り換えロジック回路部８により第１のアナログ出力カード４Ａが選択されているため、第１のアナログ出力カード４Ａの信号のみが第１のスイッチ部１０Ａを介してプロセス装置１に送信されている。

そこで、第１のアナログ出力カード４Ａが自己診断により異常を検知し、第１のアナログ出力カード４Ａが異常信号を第２の切り換えロジック回路部８に送信すると、第２の切り換えロジック回路部８は第１および第２のスイッチ部１０Ａ、１０Ｂに第２のアナログ出力カード４Ｂの信号をプロセス装置１に送信するように切り換え信号を出力する。次に、第１のスイッチ部１０Ａはこの切り換え信号に基づいて第１のアナログ出力カード４Ａとプロセス装置１とを切断する。また、第２のスイッチ部１０Ｂはこの切り換え信号に基づいて第２のアナログ出力カード４Ｂとプロセス装置１とを接続する。そして、第２のアナログ出力カード４Ｂは第１のＣＰＵユニット３Ａからの信号を入力して、第１のアナログ出力カード４Ａと同様に処理しているため、直ちに第２のアナログ出力カード４Ｂの信号をプロセス装置１に送信する。

上記のように構成された実施の形態２のプロセス制御装置は、上記実施の形態１と同様の効果を奏するのはもちろんのこと、第１および第２のスイッチ部を第１および第２のアナログ出力カード内に配設しているため、上記実施の形態１と異なり第１および第２のアナログ出力カードとスイッチ部との接続における、配線の接触不良および配線の断線など不慮の事故を防ぐことができ、信頼性が向上する。

実施の形態３．
図３はこの発明の実施の形態３におけるプロセス制御装置の第１および第２のアナログ出力カードとプロセス装置との構成を示したブロック図である。図において、上記各実施の形態と同様の部分は同一符号を付して説明を省略する。第１および第２のアナログ出力カード４Ａ、４Ｂ内のそれぞれに配設された、自己診断および切り換えを行う第１および第２の自己診断回路部１１Ａ、１１Ｂを備える。そして第１および第２の自己診断回路部１１Ａ、１１Ｂは、自己診断を検知する第１および第２の自己診断検知部１２Ａ、１２Ｂと、第１および第２の自己診断検知部１２Ａ、１２Ｂと第１および第２のスイッチ部１０Ａ、１０Ｂとにそれぞれ接続された第１および第２の切り換え部１３Ａ、１３Ｂとを有する。第１および第２の自己診断検知部１２Ａ、１２Ｂは他方の自己診断検知部１２Ａ、１２ＢにＰＩＯバス２０を介して通常は正常信号を送信しており、異常を検知すると他方の自己診断検知部１２Ａ、１２ＢにＰＩＯバス２０を介して送信している正常信号をオフにする。これと同時に、第１および第２の切り換え部１３Ａ、１３Ｂに異常であることを送信する。

この実施の形態３では、第２の切り換え手段は、第１および第２のアナログ出力カード４Ａ、４Ｂ内のそれぞれに配設され他方の第１および第２のアナログ出力カード４Ａ、４Ｂに第１および第２の自己診断検知部１２Ａ、１２Ｂを介してそれぞれ接続されるとともに、第１および第２のアナログ出力カード４Ａ、４Ｂの両方の異常正常の判断、ここでは正常信号のオン／オフを第１および第２の自己診断検知部１２Ａ、１２Ｂを介して入力し、それに基づいて第１および第２のアナログ出力カード４Ａ、４Ｂを使用するか否かの切り換え信号を出力する第１および第２の切り換え部１３Ａ、１３Ｂと、第１および第２のアナログ出力カード４Ａ、４Ｂ内のそれぞれに配設され第１および第２の切り換え部１３Ａ、１３Ｂからの切り換え信号に基づいて第１および第２のアナログ出力カード４Ａ、４Ｂとプロセス装置１との接続のオン／オフを行う第１および第２のスイッチ部１０Ａ、１０Ｂとにて構成される。この第１および第２のスイッチ部１０Ａ、１０Ｂは第１および第２のアナログ出力カード４Ａ、４Ｂ内に配設されているアナログ出力を行うための第１および第２のアンプ回路部９Ａ、９Ｂにそれぞれ接続されている。

次に上記のように構成された実施の形態３のプロセス制御装置の動作について説明する。上記各実施の形態と同様に、第１のＣＰＵユニット３Ａおよび第１のアナログ出力カード４Ａが第１の切り換えロジック回路部７および第１の切り換え部１３Ａにより選択され使用された状態において、第１のアナログ出力カード４Ａの第１の自己診断回路部１１Ａの第１の自己診断検知部１２Ａが異常を検知した場合の切り換えについて説明する。まず、上記各実施の形態と同様の動作を行い、第１のＣＰＵユニット３Ａの信号は第２の切り換え部１３Ａにより第１のアナログ出力カード４Ａが選択されているため、第１のアナログ出力カード４Ａの信号のみが第１のスイッチ部１０Ａを介してプロセス装置１に送信されている。

そこで、第１のアナログ出力カード４Ａの第１の自己診断回路部１１Ａの第１の自己診断検知部１２Ａが自己診断により異常を検知し、第１のアナログ出力カード４Ａが正常信号をオフにする。これとともに、第１の自己診断検知部１２Ａは第１の切り換え部１３Ａに異常であることを送信する。次に、第１の切り換え部１３Ａは第１のアナログ出力カード４Ａとプロセス装置１とを切断するよう切り換え信号を第１のスイッチ部１０Ａに送信する。次に、第１のスイッチ部１０Ａはこの切り換え信号に基づいて第１のアナログ出力カード４Ａとプロセス装置１とを切断する。

他方、第２のアナログ出力カード４Ｂでは、第２の自己診断回路部１１Ｂの第２の自己診断検知部１２Ｂが、第１の自己診断検知部１２Ａからの正常信号がオフされたことを検知する。すると、第２の切り換え部１３Ｂに第１のアナログ出力カード４Ａが異常であることを送信する。そして、第２の切り換え部１３Ｂは第２のアナログ出力カード４Ｂの信号をプロセス装置１に送信するよう切り換え信号を第２のスイッチ部１０Ｂに送信する。次に、第２のスイッチ部１０Ｂはこの切り換え信号に基づいて第２のアナログ出力カード４Ｂとプロセス装置１とを接続する。そして、第２のアナログ出力カード４Ｂは第１のＣＰＵユニット３Ａからの信号を入力して、第１のアナログ出力カード４Ａと同様に処理しているため、直ちに第２のアナログ出力カード４Ｂの信号をプロセス装置１に送信する。

上記のように構成された実施の形態３のプロセス制御装置は、上記各実施の形態と同様の効果を奏するのはもちろんのこと、第１および第２の切り換え部を第１および第２のアナログ出力カード内に配設しているため、第１および第２のアナログ出力カードと第２の切り換えロジック回路部と接続における、配線の接触不良および配線の断線など不慮の事故を防ぐことができ、信頼性が向上する。

実施の形態４．
図４はこの発明の実施の形態４におけるプロセス制御装置の第１および第２のアナログ出力カードとプロセス装置との構成を示したブロック図である。図において、上記各実施の形態と同様の部分は同一符号を付して説明を省略する。第１および第２のアナログ出力カード４Ａ、４Ｂは、プロセス装置１に接続されていない際に出力が接続され出力から異常正常を判断する第１および第２の監視部１８Ａ、１８Ｂを備え、第１および第２のアナログ出力カード４Ａ、４Ｂは、第１および第２の監視部１８Ａ、１８Ｂの異常正常の判断を自己診断として使用する。第１および第２の監視部１８Ａ、１８Ｂは、プロセス装置１に接続されていない場合に、第１および第２のスイッチ部１０Ａ、１０Ｂを介して第１および第２のアナログ出力カード４Ａ、４Ｂの出力が接続されている第１および第２の抵抗部１４Ａ、１４Ｂと、第１および第２のアナログ出力カード４Ａ、４Ｂの出力を監視するために第１および第２のスイッチ部１０Ａ、１０Ｂを介して接続された第３および第４の抵抗部１５Ａ、１５Ｂと、第１および第２のアンプ回路部９Ａ、９Ｂの入力信号および出力信号とをそれぞれ入力し、両方の信号の偏差が所定値以上になったときに異常と判断して異常信号を第１および第２の自己診断検知部１２Ａ、１２Ｂに出力する第１および第２の監視アンプ回路部１６Ａ、１６Ｂとにて構成されている。

次に上記のように構成された実施の形態４のプロセス制御装置の動作について説明する。上記各実施の形態と同様の動作を行い、第１のＣＰＵユニット３Ａおよび第１のアナログ出力カード４Ａが第１の切り換えロジック回路部７および第１の切り換え部１３Ａにより選択され使用された状態であって、第２のアナログ出力カード４Ｂがプロセス装置１と接続されていない状態において、第２の監視部１８Ｂにより異常を検知する場合について説明する。プロセス装置１に接続されていない第２のアナログ出力カード４Ｂの出力電流は、第２のアンプ回路部９Ｂから第２のスイッチ部１０Ｂを介して、第２の抵抗部１４Ｂおよび第４の抵抗部１５Ｂを流れる。よって、図中における（３）の電圧値が監視可能となる。そして、第２の監視アンプ回路部１６Ｂに（３）が入力され、第２の監視アンプ回路部１６Ｂに入力されている信号との偏差が所定値以上となった場合、第２の監視アンプ回路部１６Ｂは異常を図中における（４）によって第２の自己診断検知部１２Ｂに送信し、プロセス装置１に接続されていない第２のアナログ出力カード４Ｂの異常が検知される。

また、上記に示した場合とは異なり、第１のＣＰＵユニット３Ａおよび第２のアナログ出力カード４Ｂが第１の切り換えロジック回路部７および第２の切り換え部１３Ｂにより選択され使用された状態であって、第１のアナログ出力カード４Ａがプロセス装置１と接続されていない状態において、第１の監視部１８Ａにより異常を検知する場合について説明する。プロセス装置１に接続されていない第１のアナログ出力カード４Ａの出力電流は、第１のアンプ回路部９Ａから第１のスイッチ部１０Ａを介して、第１の抵抗部１４Ａおよび第３の抵抗部１５Ａを流れる。よって、図中における（１）の電圧値が監視可能となる。そして、第１の監視アンプ回路部１６Ａに（１）が入力され、第１の監視アンプ回路部１６Ａに入力されている信号との偏差が所定値以上となった場合、第１の監視アンプ回路部１６Ａは異常を図中における（２）によって第１の自己診断検知部１２Ａに送信し、プロセス装置１に接続されていない第１のアナログ出力カード４Ａの異常が検知される。

上記のように構成された実施の形態４のプロセス制御装置は、上記各実施の形態と同様の効果を奏するのはもちろんのこと、プロセス装置と接続状態にないアナログ出力カードの異常を自己診断することが可能となるため、信頼性が向上する。

実施の形態５．
図５はこの発明の実施の形態５におけるプロセス制御装置の第１および第２のアナログ出力カードとプロセス装置との構成を示したブロック図である。図において、上記各実施の形態と同様の部分は同一符号を付して説明を省略する。第１および第２の切り換え部１３Ａ、１３Ｂにそれぞれ第１および第２の自己診断検知部１２Ａ、１２Ｂを介して接続され、外部から第１および第２のアナログ出力カード４Ａ、４Ｂのオン／オフを指示することができる第１および第２の切り換えスイッチ手段１７Ａ、１７Ｂを備えている。そして、第１および第２の切り換えスイッチ手段１７Ａ、１７Ｂをオン／オフすることにより第１および第２のスイッチ部１０Ａ、１０Ｂをオン／オフして第１および第２のアナログ出力カード４Ａ、４Ｂのいずれかをプロセス装置１に接続するかの切り換えを行う。

次に上記のように構成された実施の形態５のプロセス制御装置の動作について説明する。上記各実施の形態と同様の動作を行い、第１のＣＰＵユニット３Ａおよび第１のアナログ出力カード４Ａが第１の切り換えロジック回路部７および第１の切り換え部１３Ａにより選択され使用された状態において、第１のアナログ出力カード４Ａが外部操作により切り換えられる場合について説明する。まず、上記各実施の形態と同様に、第１のＣＰＵユニット３Ａの信号は第２の切り換えロジック回路部８により第１のアナログ出力カード４Ａが選択されているため、第１のアナログ出力カード４Ａの信号のみが第１のスイッチ部１０Ａを介してプロセス装置１に送信されている。

そこで、第１の切り換えスイッチ手段１７Ａは、第１のアナログ出力カード４Ａとプロセス装置１との接続を切断したい場合、第１の自己診断検知部１２Ａに異常信号を通知する。すると、第１の自己診断検知部１２Ａは異常を検知し、第１のアナログ出力カード４Ａが異常信号を第２の切り換えロジック回路部８に送信すると、第２の切り換えロジック回路部８は第１および第２のスイッチ部１０Ａ、１０Ｂに第２のアナログ出力カード４Ｂの信号をプロセス装置１に送信するように切り換え信号を出力する。次に、第１のスイッチ部１０Ａはこの切り換え信号に基づいて第１のアナログ出力カード４Ａとプロセス装置１とを切断する。また、第２のスイッチ部１０Ｂはこの切り換え信号に基づいて第２のアナログ出力カード４Ｂとプロセス装置１とを接続する。そして、第２のアナログ出力カード４Ｂは第１のＣＰＵユニット３Ａからの信号を入力して、第１のアナログ出力カード４Ａと同様に処理しているため、直ちに第２のアナログ出力カード４Ｂの信号をプロセス装置１に送信する。

上記のように構成された実施の形態５のプロセス制御装置は、上記各実施の形態と同様の効果を奏するのはもちろんのこと、第１および第２の切り換えスイッチ手段を備えることにより、外部から第１および第２のアナログ出力カードとプロセス装置との接続を選択することができるため、第１および第２のアナログ出力カードのメンテナンスを行う場合の作業性が向上する。

この発明の実施の形態１のプロセス制御装置の構成を示すブロック図である。この発明の実施の形態２のプロセス制御装置の構成を示すブロック図である。この発明の実施の形態３のプロセス制御装置の構成を示すブロック図である。この発明の実施の形態４のプロセス制御装置の構成を示すブロック図である。この発明の実施の形態５のプロセス制御装置の構成を示すブロック図である。

符号の説明

１プロセス装置、２プロセス制御装置、３Ａ第１のＣＰＵユニット、
３Ｂ第２のＣＰＵユニット、４Ａ第１のアナログ出力カード、
４Ｂ第２のアナログ出力カード、５スイッチ部、
７第１の切り換えロジック回路部、８第２の切り換えロジック回路部、
１０Ａ第１のスイッチ部、１０Ｂ第２のスイッチ部、１３Ａ第１の切り換え部、
１３Ｂ第２の切り換え部、１７Ａ第１の切り換えスイッチ手段、
１７Ｂ第２の切り換えスイッチ手段、１８Ａ第１の監視部、１８Ｂ第２の監視部、２０ＰＩＯバス。

Claims

プロセス手段に対する制御信号を、同一の処理を行い演算する第１および第２の処理手段と、上記第１および第２の処理手段とそれぞれ接続され上記第１および第２の処理手段からの制御信号をアナログ変換して上記プロセス手段に出力するとともに自己診断を行い異常正常の判断を行う第１および第２のアナログ出力手段と、上記第１および第２の処理手段に接続され上記第１および第２の処理手段のいずれの制御信号を使用するかの切り換えを行う第１の切り換え手段と、上記第１および第２のアナログ出力手段のいずれかを上記プロセス手段に接続するかの切り換えを上記異常正常の判断に基づいて行う第２の切り換え手段とを備えたことを特徴とするプロセス制御装置。
上記第２の切り換え手段は、上記第１および第２のアナログ出力手段に接続され上記第１および第２のアナログ出力手段から出力される異常正常の判断に基づいて上記第１および第２のアナログ出力手段を使用するかの切り換え信号を出力する切り換えロジック部と、上記第１および第２のアナログ出力手段に接続され上記切り換え信号に基づいて上記第１または第２のアナログ出力手段と上記プロセス手段との接続を行うスイッチ部とにて構成されることを特徴とする請求項１に記載のプロセス制御装置。
上記第２の切り換え手段は、上記第１および第２のアナログ出力手段に接続され上記第１および第２のアナログ出力手段から出力される異常正常の判断に基づいて上記第１および第２のアナログ出力手段のいずれを使用するかの切り換え信号を出力する切り換えロジック部と、上記第１および第２のアナログ出力手段内のそれぞれに配設され上記切り換えロジック部からの切り換え信号に基づいて上記第１および第２のアナログ出力手段と上記プロセス手段との接続のオン／オフを行う第１および第２のスイッチ部とにて構成されることを特徴とする請求項１に記載のプロセス制御装置。
上記第２の切り換え手段は、上記第１および第２のアナログ出力手段内のそれぞれに配設され他方の第１および第２のアナログ出力手段にそれぞれ接続されるとともに上記第１および第２のアナログ出力手段の両方の異常正常の判断に基づいて上記第１および第２のアナログ出力手段を使用するか否かの切り換え信号を出力する第１および第２の切り換え部と、上記第１および第２のアナログ出力手段内のそれぞれに配設され上記第１および第２の切り換え部からの切り換え信号に基づいて上記第１および第２のアナログ出力手段と上記プロセス手段との接続のオン／オフを行う第１および第２のスイッチ部とにて構成されることを特徴とする請求項１に記載のプロセス制御装置。
上記第１および第２の切り換え部にそれぞれ接続され外部から上記第１および第２のアナログ出力手段のオン／オフを指示することができる第１および第２の切り換えスイッチ手段を備え、上記第１および第２の切り換えスイッチ手段をオン／オフすることにより上記第１および第２のスイッチ部をオン／オフして上記第１および第２のアナログ出力手段のいずれかを上記プロセス手段に接続するかの切り換えを行うことを特徴とする請求項３または請求項４に記載のプロセス制御装置。
上記第１および第２のアナログ出力手段は、上記プロセス手段に接続されていない際に出力が接続され上記出力から異常正常を判断する監視部を備え、上記監視部の異常正常の判断を自己診断として使用することを特徴とする請求項１ないし請求項５のいずれか１項に記載のプロセス制御装置。