JP2009140269A - プロセス制御装置 - Google Patents

プロセス制御装置 Download PDF

Info

Publication number
JP2009140269A
JP2009140269A JP2007316500A JP2007316500A JP2009140269A JP 2009140269 A JP2009140269 A JP 2009140269A JP 2007316500 A JP2007316500 A JP 2007316500A JP 2007316500 A JP2007316500 A JP 2007316500A JP 2009140269 A JP2009140269 A JP 2009140269A
Authority
JP
Japan
Prior art keywords
analog output
switching
unit
switch
process control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007316500A
Other languages
English (en)
Inventor
Seigo Kadota
成悟 門田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007316500A priority Critical patent/JP2009140269A/ja
Publication of JP2009140269A publication Critical patent/JP2009140269A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Safety Devices In Control Systems (AREA)

Abstract

【課題】信頼性が向上するプロセス制御装置を提供する。
【解決手段】プロセス装置1に対する制御信号を、同一の処理を行い演算する第1および第2のCPUユニット3A、3Bと、第1および第2のCPUユニット3A、3BとPIOバス20にてそれぞれ接続され第1および第2のCPUユニット3A、3Bからの制御信号をアナログ変換してプロセス装置1に出力するとともに自己診断を行い異常正常の判断を行う第1および第2のアナログ出力カード4A、4Bと、第1および第2のCPUユニット3A、3Bに接続され第1および第2のCPUユニット3A、3Bのいずれの制御信号を使用するかの切り換えを行う第1の切り換えロジック回路部7と、第1および第2のアナログ出力カード4A、4Bのいずれかをプロセス装置1に接続するかの切り換えを異常正常の判断に基づいて行う第2の切り換えロジック回路部8およびスイッチ部5とを備える。
【選択図】図1

Description

この発明は、二重化して構成されたアナログ出力手段の出力の切り換えを備えることにより、信頼性が向上するプロセス制御装置に関するものである。
従来、高信頼性が要求される発電所向けなどに置けるプロセスを制御するプロセス制御装置はアナログ出力の二重化構成であった。プロセス制御装置には、2つの中央演算ユニット(以下、CPUユニットと称す)と、このCPUユニットの演算結果であるディジタル信号をアナログ信号に変換する2つのアナログ出力カードと、このアナログ出力カードからの信号を選択的に切り換えるスイッチとを備える。そして、CPUユニットの異常検知信号は、ロジック回路に入力され、スイッチの切り換え指令を出力する。
従来のプロセス制御装置の動作としては、2つのCPUユニットは全く同じ演算を行っているため、CPUユニットから異常検知信号が出力されない正常状態の場合は、演算結果は等しい。CPUユニットおよびそれぞれに接続されたアナログ出力カードは、常に自己診断を行っている。一方のCPUユニットは、当該CPUユニットの自己診断結果と、一方のアナログ出力カードの自己診断結果をまとめて、異常が発見されればCPUユニットの異常信号をオンにする。他方のCPUユニットは、当該CPUユニットの自己診断結果と、他方のアナログ出力カードの自己診断結果をまとめて、異常が発見されればCPUユニットの異常信号をオンにする。スイッチは、ロジック回路の出力に従って切り換わり、アナログ出力を選択するものであった(例えば、特許文献1参照)。
特開昭58−75206号公報
従来のプロセス制御装置内の二重化されたアナログ出力カードは、以上のように構成され、二重化されたアナログ出力カードの自己診断結果を、CPUユニットを介して、信号切り換えロジックに伝達しており、切り換えが遅れることにより、プロセスに対して正しい出力がされない可能性があるという問題点があった。
この発明は上記のような課題を解決するためになされたものであり、二重化に構成されたアナログ出力手段の出力の切り換えを備えることにより、信頼性が向上するプロセス制御装置を提供することを目的とする。
この発明は、プロセス手段に対する制御信号を、同一の処理を行い演算する第1および第2の処理手段と、第1および第2の処理手段とそれぞれ接続され第1および第2の処理手段からの制御信号をアナログ変換してプロセス手段に出力するとともに自己診断を行い異常正常の判断を行う第1および第2のアナログ出力手段と、第1および第2の処理手段に接続され第1および第2の処理手段のいずれの制御信号を使用するかの切り換えを行う第1の切り換え手段と、第1および第2のアナログ出力手段のいずれかをプロセス手段に接続するかの切り換えを異常正常の判断に基づいて行う第2の切り換え手段とを備えたものである。
この発明のプロセス制御装置は、プロセス手段に対する制御信号を、同一の処理を行い演算する第1および第2の処理手段と、第1および第2の処理手段とそれぞれ接続され第1および第2の処理手段からの制御信号をアナログ変換してプロセス手段に出力するとともに自己診断を行い異常正常の判断を行う第1および第2のアナログ出力手段と、第1および第2の処理手段に接続され第1および第2の処理手段のいずれの制御信号を使用するかの切り換えを行う第1の切り換え手段と、第1および第2のアナログ出力手段のいずれかをプロセス手段に接続するかの切り換えを異常正常の判断に基づいて行う第2の切り換え手段とを備えたので、第1および第2のアナログ出力手段に出力切り換えを第1および第2の処理手段の切り換えとは別に行うことができるため信頼性が向上する。
実施の形態1.
以下、本願発明の実施の形態について説明する。図1はこの発明の実施の形態1におけるプロセス制御装置の構成を示したブロック図である。図において、プロセス制御装置2は、プロセス手段としてのプロセス装置1に対する制御信号を、同一の処理を行って演算して算出する第1および第2の処理手段としての第1のCPUユニット3Aおよび第2のCPUユニット3Bと、第1および第2のCPUユニット3A、3Bの自己診断による信号を入手して第1および第2のCPUユニット3A、3Bの切り換えを行う第1の切り換え手段としての第1の切り換えロジック回路部7と、第1および第2のCPUユニット3A、3BとIOバスとしてのPIOバス20にてそれぞれ接続され第1および第2のCPUユニット3A、3Bからの制御信号をアナログ変換してプロセス装置1に出力するとともに自己診断を行い異常正常の判断を行う第1および第2のアナログ出力手段としての第1および第2のアナログ出力カード4A、4Bと、第1および第2のアナログ出力カード4A、4Bのいずれかをプロセス装置1に接続するかの切り換えを異常正常の判断に基づいて行う第2の切り換え手段を備える。
ここでは第2の切り換え手段は、第1および第2のアナログ出力カード4A、4Bに接続され第1および第2のアナログ出力カード4A、4Bから出力される異常正常の判断に基づいて第1および第2のアナログ出力カード4A、4Bを使用するかの切り換え信号を出力する切り換えロジック部としての第2の切り換えロジック回路部8と、第1および第2のアナログ出力カード4A、4Bに接続され切り換え信号に基づいて第1または第2のアナログ出力カード4A、4Bとプロセス装置1との接続を行うスイッチ部5とにて構成されることとなる。
そして、第1および第2のCPUユニット3A、3Bは、常に自己診断を行っており、第1および第2のCPUユニット3A、3Bは、自己診断結果により異常が発見されれば第1および第2のCPUユニット3A、3Bの異常信号をオンにして第1の切り換えロジック回路部7にそれぞれ送信する。そして、第1の切り換えロジック回路部7は、この入力された異常信号に基づいて、第1および第2のCPUユニット3A、3Bのいずれかに切り換える。
また、第1および第2のアナログ出力カード4A、4Bは、常に自己診断を行っており、第1および第2のアナログ出力カード4A、4Bは、自己診断結果により異常が発見されれば第1および第2のアナログ出力カード4A、4Bの異常信号をオンにして第2の切り換えロジック回路部8に送信する。そして、第2の切り換えロジック回路部8は、この入力された異常信号に基づいて切り換え信号をスイッチ部5に出力する。
次に上記のように構成された実施の形態1のプロセス制御装置の動作について説明する。ここでは、第1のCPUユニット3Aおよび第1のアナログ出力カード4Aが第1および第2の切り換えロジック回路部7、8により選択され使用された状態において、第1のアナログ出力カード4Aが異常信号を送信した場合の切り換えについて説明する。まず、第1のCPUユニット3Aおよび第1のアナログ出力カード4Aが第1および第2の切り換えロジック回路部7、8により選択され使用されているが、第1および第2のCPUユニット3A、3Bは全く同じ演算を行っているため、第1および第2のCPUユニット3A、3Bから異常信号が出力されない正常状態の場合は、同一の演算結果が算出されている。
そして、ここでは第1の切り換えロジック回路部7により第1のCPUユニット3Aが選択されているため、第1のCPUユニット3Aの信号のみがPIOバス20を介して第1および第2のアナログ出力カード4A、4Bのいずれにも送信されている。次に、ここでは第2の切り換えロジック回路部8により第1のアナログ出力カード4Aが選択されているため、第1のアナログ出力カード4Aの信号のみがスイッチ部5を介してプロセス装置1に送信されている。そこで、第1のアナログ出力カード4Aが自己診断により異常を検知し、第1のアナログ出力カード4Aが異常信号を第2の切り換えロジック回路部8に送信すると、第2の切り換えロジック回路部8はスイッチ部5に第2のアナログ出力カード4Bの信号をプロセス装置1に送信するように切り換え信号を出力する。次に、スイッチ部5はその切り換え信号に基づいて第2のアナログ出力カード4Bとプロセス装置1とを接続する。ここで、先にも示したように第2のアナログ出力カード4Bは第1のCPUユニット3Aからの信号を入力して、第1のアナログ出力カード4Aと同様に処理しているため、直ちに第2のアナログ出力カード4Bの信号をプロセス装置1に送信する。
上記のように構成された実施の形態1のプロセス制御装置は、二重化されたCPUユニットの切り換え回路と、二重化されたアナログ出力カードの切り換え回路とを分けることにより、CPUユニットを介して切り換えロジック回路部に伝達する必要がなく、アナログ出力カード自身の自己診断結果により異常信号を出力するのでアナログ出力カードの切り換え時間を短縮することが可能となり、信頼性が向上する。また、第1のCPUユニットの信号は第1および第2のアナログ出力カードから出力が可能となり、第2のCPUユニットの信号は第1および第2のアナログ出力カードから出力が可能となり、従来の場合より異常に対する出力の対応が多く可能となり信頼性が向上する。
実施の形態2.
以下の実施の形態においては、上記実施の形態1にて示したプロセス制御装置2の第1および第2のCPUユニット3A、3Bおよび第1の切り換えロジック回路部7およびPIOバス20等は同様の構成にて形成され、同様の動作を行うため、以下の実施の形態においてはその説明は適宜省略する。また、PIOバス20と第1および第2のアナログ出力カード4A、4Bとの関係は上記実施の形態1と同様であるため、その説明も適宜省略する。
図2はこの発明の実施の形態2におけるプロセス制御装置の第1および第2のアナログ出力カードとプロセス装置との構成を示したブロック図である。図において、上記実施の形態1と同様の部分は同一符号を付して説明を省略する。ここでは第2の切り換え手段は、第1および第2のアナログ出力カード4A、4Bに接続され第1および第2のアナログ出力カード4A、4Bから出力される異常正常の判断に基づいて第1および第2のアナログ出力カード4A、4B手段を使用するかの切り換え信号を出力する切り換えロジック部としての第2の切り換えロジック回路部8と、第1および第2のアナログ出力カード4A、4B内のそれぞれに配設され、第2の切り換えロジック回路部8からの切り換え信号に基づいて第1および第2のアナログ出力カード4A、4Bとプロセス装置1との接続のオン/オフを行う第1および第2のスイッチ部10A、10Bとにて構成される。この第1および第2のスイッチ部10A、10Bは第1および第2のアナログ出力カード4A、4B内に配設されているアナログ出力を行うための第1および第2のアンプ回路部9A、9Bにそれぞれ接続されている。
次に上記のように構成された実施の形態2のプロセス制御装置の動作について説明する。上記実施の形態1と同様の動作を行い、第1のCPUユニット3Aおよび第1のアナログ出力カード4Aが第1および第2の切り換えロジック回路部7、8により選択され使用された状態において、第1のアナログ出力カード4Aが異常信号を送信した場合の切り換えについて説明する。まず、上記実施の形態1と同様に、第1のCPUユニット3Aの信号は第2の切り換えロジック回路部8により第1のアナログ出力カード4Aが選択されているため、第1のアナログ出力カード4Aの信号のみが第1のスイッチ部10Aを介してプロセス装置1に送信されている。
そこで、第1のアナログ出力カード4Aが自己診断により異常を検知し、第1のアナログ出力カード4Aが異常信号を第2の切り換えロジック回路部8に送信すると、第2の切り換えロジック回路部8は第1および第2のスイッチ部10A、10Bに第2のアナログ出力カード4Bの信号をプロセス装置1に送信するように切り換え信号を出力する。次に、第1のスイッチ部10Aはこの切り換え信号に基づいて第1のアナログ出力カード4Aとプロセス装置1とを切断する。また、第2のスイッチ部10Bはこの切り換え信号に基づいて第2のアナログ出力カード4Bとプロセス装置1とを接続する。そして、第2のアナログ出力カード4Bは第1のCPUユニット3Aからの信号を入力して、第1のアナログ出力カード4Aと同様に処理しているため、直ちに第2のアナログ出力カード4Bの信号をプロセス装置1に送信する。
上記のように構成された実施の形態2のプロセス制御装置は、上記実施の形態1と同様の効果を奏するのはもちろんのこと、第1および第2のスイッチ部を第1および第2のアナログ出力カード内に配設しているため、上記実施の形態1と異なり第1および第2のアナログ出力カードとスイッチ部との接続における、配線の接触不良および配線の断線など不慮の事故を防ぐことができ、信頼性が向上する。
実施の形態3.
図3はこの発明の実施の形態3におけるプロセス制御装置の第1および第2のアナログ出力カードとプロセス装置との構成を示したブロック図である。図において、上記各実施の形態と同様の部分は同一符号を付して説明を省略する。第1および第2のアナログ出力カード4A、4B内のそれぞれに配設された、自己診断および切り換えを行う第1および第2の自己診断回路部11A、11Bを備える。そして第1および第2の自己診断回路部11A、11Bは、自己診断を検知する第1および第2の自己診断検知部12A、12Bと、第1および第2の自己診断検知部12A、12Bと第1および第2のスイッチ部10A、10Bとにそれぞれ接続された第1および第2の切り換え部13A、13Bとを有する。第1および第2の自己診断検知部12A、12Bは他方の自己診断検知部12A、12BにPIOバス20を介して通常は正常信号を送信しており、異常を検知すると他方の自己診断検知部12A、12BにPIOバス20を介して送信している正常信号をオフにする。これと同時に、第1および第2の切り換え部13A、13Bに異常であることを送信する。
この実施の形態3では、第2の切り換え手段は、第1および第2のアナログ出力カード4A、4B内のそれぞれに配設され他方の第1および第2のアナログ出力カード4A、4Bに第1および第2の自己診断検知部12A、12Bを介してそれぞれ接続されるとともに、第1および第2のアナログ出力カード4A、4Bの両方の異常正常の判断、ここでは正常信号のオン/オフを第1および第2の自己診断検知部12A、12Bを介して入力し、それに基づいて第1および第2のアナログ出力カード4A、4Bを使用するか否かの切り換え信号を出力する第1および第2の切り換え部13A、13Bと、第1および第2のアナログ出力カード4A、4B内のそれぞれに配設され第1および第2の切り換え部13A、13Bからの切り換え信号に基づいて第1および第2のアナログ出力カード4A、4Bとプロセス装置1との接続のオン/オフを行う第1および第2のスイッチ部10A、10Bとにて構成される。この第1および第2のスイッチ部10A、10Bは第1および第2のアナログ出力カード4A、4B内に配設されているアナログ出力を行うための第1および第2のアンプ回路部9A、9Bにそれぞれ接続されている。
次に上記のように構成された実施の形態3のプロセス制御装置の動作について説明する。上記各実施の形態と同様に、第1のCPUユニット3Aおよび第1のアナログ出力カード4Aが第1の切り換えロジック回路部7および第1の切り換え部13Aにより選択され使用された状態において、第1のアナログ出力カード4Aの第1の自己診断回路部11Aの第1の自己診断検知部12Aが異常を検知した場合の切り換えについて説明する。まず、上記各実施の形態と同様の動作を行い、第1のCPUユニット3Aの信号は第2の切り換え部13Aにより第1のアナログ出力カード4Aが選択されているため、第1のアナログ出力カード4Aの信号のみが第1のスイッチ部10Aを介してプロセス装置1に送信されている。
そこで、第1のアナログ出力カード4Aの第1の自己診断回路部11Aの第1の自己診断検知部12Aが自己診断により異常を検知し、第1のアナログ出力カード4Aが正常信号をオフにする。これとともに、第1の自己診断検知部12Aは第1の切り換え部13Aに異常であることを送信する。次に、第1の切り換え部13Aは第1のアナログ出力カード4Aとプロセス装置1とを切断するよう切り換え信号を第1のスイッチ部10Aに送信する。次に、第1のスイッチ部10Aはこの切り換え信号に基づいて第1のアナログ出力カード4Aとプロセス装置1とを切断する。
他方、第2のアナログ出力カード4Bでは、第2の自己診断回路部11Bの第2の自己診断検知部12Bが、第1の自己診断検知部12Aからの正常信号がオフされたことを検知する。すると、第2の切り換え部13Bに第1のアナログ出力カード4Aが異常であることを送信する。そして、第2の切り換え部13Bは第2のアナログ出力カード4Bの信号をプロセス装置1に送信するよう切り換え信号を第2のスイッチ部10Bに送信する。次に、第2のスイッチ部10Bはこの切り換え信号に基づいて第2のアナログ出力カード4Bとプロセス装置1とを接続する。そして、第2のアナログ出力カード4Bは第1のCPUユニット3Aからの信号を入力して、第1のアナログ出力カード4Aと同様に処理しているため、直ちに第2のアナログ出力カード4Bの信号をプロセス装置1に送信する。
上記のように構成された実施の形態3のプロセス制御装置は、上記各実施の形態と同様の効果を奏するのはもちろんのこと、第1および第2の切り換え部を第1および第2のアナログ出力カード内に配設しているため、第1および第2のアナログ出力カードと第2の切り換えロジック回路部と接続における、配線の接触不良および配線の断線など不慮の事故を防ぐことができ、信頼性が向上する。
実施の形態4.
図4はこの発明の実施の形態4におけるプロセス制御装置の第1および第2のアナログ出力カードとプロセス装置との構成を示したブロック図である。図において、上記各実施の形態と同様の部分は同一符号を付して説明を省略する。第1および第2のアナログ出力カード4A、4Bは、プロセス装置1に接続されていない際に出力が接続され出力から異常正常を判断する第1および第2の監視部18A、18Bを備え、第1および第2のアナログ出力カード4A、4Bは、第1および第2の監視部18A、18Bの異常正常の判断を自己診断として使用する。第1および第2の監視部18A、18Bは、プロセス装置1に接続されていない場合に、第1および第2のスイッチ部10A、10Bを介して第1および第2のアナログ出力カード4A、4Bの出力が接続されている第1および第2の抵抗部14A、14Bと、第1および第2のアナログ出力カード4A、4Bの出力を監視するために第1および第2のスイッチ部10A、10Bを介して接続された第3および第4の抵抗部15A、15Bと、第1および第2のアンプ回路部9A、9Bの入力信号および出力信号とをそれぞれ入力し、両方の信号の偏差が所定値以上になったときに異常と判断して異常信号を第1および第2の自己診断検知部12A、12Bに出力する第1および第2の監視アンプ回路部16A、16Bとにて構成されている。
次に上記のように構成された実施の形態4のプロセス制御装置の動作について説明する。上記各実施の形態と同様の動作を行い、第1のCPUユニット3Aおよび第1のアナログ出力カード4Aが第1の切り換えロジック回路部7および第1の切り換え部13Aにより選択され使用された状態であって、第2のアナログ出力カード4Bがプロセス装置1と接続されていない状態において、第2の監視部18Bにより異常を検知する場合について説明する。プロセス装置1に接続されていない第2のアナログ出力カード4Bの出力電流は、第2のアンプ回路部9Bから第2のスイッチ部10Bを介して、第2の抵抗部14Bおよび第4の抵抗部15Bを流れる。よって、図中における(3)の電圧値が監視可能となる。そして、第2の監視アンプ回路部16Bに(3)が入力され、第2の監視アンプ回路部16Bに入力されている信号との偏差が所定値以上となった場合、第2の監視アンプ回路部16Bは異常を図中における(4)によって第2の自己診断検知部12Bに送信し、プロセス装置1に接続されていない第2のアナログ出力カード4Bの異常が検知される。
また、上記に示した場合とは異なり、第1のCPUユニット3Aおよび第2のアナログ出力カード4Bが第1の切り換えロジック回路部7および第2の切り換え部13Bにより選択され使用された状態であって、第1のアナログ出力カード4Aがプロセス装置1と接続されていない状態において、第1の監視部18Aにより異常を検知する場合について説明する。プロセス装置1に接続されていない第1のアナログ出力カード4Aの出力電流は、第1のアンプ回路部9Aから第1のスイッチ部10Aを介して、第1の抵抗部14Aおよび第3の抵抗部15Aを流れる。よって、図中における(1)の電圧値が監視可能となる。そして、第1の監視アンプ回路部16Aに(1)が入力され、第1の監視アンプ回路部16Aに入力されている信号との偏差が所定値以上となった場合、第1の監視アンプ回路部16Aは異常を図中における(2)によって第1の自己診断検知部12Aに送信し、プロセス装置1に接続されていない第1のアナログ出力カード4Aの異常が検知される。
上記のように構成された実施の形態4のプロセス制御装置は、上記各実施の形態と同様の効果を奏するのはもちろんのこと、プロセス装置と接続状態にないアナログ出力カードの異常を自己診断することが可能となるため、信頼性が向上する。
実施の形態5.
図5はこの発明の実施の形態5におけるプロセス制御装置の第1および第2のアナログ出力カードとプロセス装置との構成を示したブロック図である。図において、上記各実施の形態と同様の部分は同一符号を付して説明を省略する。第1および第2の切り換え部13A、13Bにそれぞれ第1および第2の自己診断検知部12A、12Bを介して接続され、外部から第1および第2のアナログ出力カード4A、4Bのオン/オフを指示することができる第1および第2の切り換えスイッチ手段17A、17Bを備えている。そして、第1および第2の切り換えスイッチ手段17A、17Bをオン/オフすることにより第1および第2のスイッチ部10A、10Bをオン/オフして第1および第2のアナログ出力カード4A、4Bのいずれかをプロセス装置1に接続するかの切り換えを行う。
次に上記のように構成された実施の形態5のプロセス制御装置の動作について説明する。上記各実施の形態と同様の動作を行い、第1のCPUユニット3Aおよび第1のアナログ出力カード4Aが第1の切り換えロジック回路部7および第1の切り換え部13Aにより選択され使用された状態において、第1のアナログ出力カード4Aが外部操作により切り換えられる場合について説明する。まず、上記各実施の形態と同様に、第1のCPUユニット3Aの信号は第2の切り換えロジック回路部8により第1のアナログ出力カード4Aが選択されているため、第1のアナログ出力カード4Aの信号のみが第1のスイッチ部10Aを介してプロセス装置1に送信されている。
そこで、第1の切り換えスイッチ手段17Aは、第1のアナログ出力カード4Aとプロセス装置1との接続を切断したい場合、第1の自己診断検知部12Aに異常信号を通知する。すると、第1の自己診断検知部12Aは異常を検知し、第1のアナログ出力カード4Aが異常信号を第2の切り換えロジック回路部8に送信すると、第2の切り換えロジック回路部8は第1および第2のスイッチ部10A、10Bに第2のアナログ出力カード4Bの信号をプロセス装置1に送信するように切り換え信号を出力する。次に、第1のスイッチ部10Aはこの切り換え信号に基づいて第1のアナログ出力カード4Aとプロセス装置1とを切断する。また、第2のスイッチ部10Bはこの切り換え信号に基づいて第2のアナログ出力カード4Bとプロセス装置1とを接続する。そして、第2のアナログ出力カード4Bは第1のCPUユニット3Aからの信号を入力して、第1のアナログ出力カード4Aと同様に処理しているため、直ちに第2のアナログ出力カード4Bの信号をプロセス装置1に送信する。
上記のように構成された実施の形態5のプロセス制御装置は、上記各実施の形態と同様の効果を奏するのはもちろんのこと、第1および第2の切り換えスイッチ手段を備えることにより、外部から第1および第2のアナログ出力カードとプロセス装置との接続を選択することができるため、第1および第2のアナログ出力カードのメンテナンスを行う場合の作業性が向上する。
この発明の実施の形態1のプロセス制御装置の構成を示すブロック図である。 この発明の実施の形態2のプロセス制御装置の構成を示すブロック図である。 この発明の実施の形態3のプロセス制御装置の構成を示すブロック図である。 この発明の実施の形態4のプロセス制御装置の構成を示すブロック図である。 この発明の実施の形態5のプロセス制御装置の構成を示すブロック図である。
符号の説明
1 プロセス装置、2 プロセス制御装置、3A 第1のCPUユニット、
3B 第2のCPUユニット、4A 第1のアナログ出力カード、
4B 第2のアナログ出力カード、5 スイッチ部、
7 第1の切り換えロジック回路部、8 第2の切り換えロジック回路部、
10A 第1のスイッチ部、10B 第2のスイッチ部、13A 第1の切り換え部、
13B 第2の切り換え部、17A 第1の切り換えスイッチ手段、
17B 第2の切り換えスイッチ手段、18A 第1の監視部、18B 第2の監視部、20 PIOバス。

Claims (6)

  1. プロセス手段に対する制御信号を、同一の処理を行い演算する第1および第2の処理手段と、上記第1および第2の処理手段とそれぞれ接続され上記第1および第2の処理手段からの制御信号をアナログ変換して上記プロセス手段に出力するとともに自己診断を行い異常正常の判断を行う第1および第2のアナログ出力手段と、上記第1および第2の処理手段に接続され上記第1および第2の処理手段のいずれの制御信号を使用するかの切り換えを行う第1の切り換え手段と、上記第1および第2のアナログ出力手段のいずれかを上記プロセス手段に接続するかの切り換えを上記異常正常の判断に基づいて行う第2の切り換え手段とを備えたことを特徴とするプロセス制御装置。
  2. 上記第2の切り換え手段は、上記第1および第2のアナログ出力手段に接続され上記第1および第2のアナログ出力手段から出力される異常正常の判断に基づいて上記第1および第2のアナログ出力手段を使用するかの切り換え信号を出力する切り換えロジック部と、上記第1および第2のアナログ出力手段に接続され上記切り換え信号に基づいて上記第1または第2のアナログ出力手段と上記プロセス手段との接続を行うスイッチ部とにて構成されることを特徴とする請求項1に記載のプロセス制御装置。
  3. 上記第2の切り換え手段は、上記第1および第2のアナログ出力手段に接続され上記第1および第2のアナログ出力手段から出力される異常正常の判断に基づいて上記第1および第2のアナログ出力手段のいずれを使用するかの切り換え信号を出力する切り換えロジック部と、上記第1および第2のアナログ出力手段内のそれぞれに配設され上記切り換えロジック部からの切り換え信号に基づいて上記第1および第2のアナログ出力手段と上記プロセス手段との接続のオン/オフを行う第1および第2のスイッチ部とにて構成されることを特徴とする請求項1に記載のプロセス制御装置。
  4. 上記第2の切り換え手段は、上記第1および第2のアナログ出力手段内のそれぞれに配設され他方の第1および第2のアナログ出力手段にそれぞれ接続されるとともに上記第1および第2のアナログ出力手段の両方の異常正常の判断に基づいて上記第1および第2のアナログ出力手段を使用するか否かの切り換え信号を出力する第1および第2の切り換え部と、上記第1および第2のアナログ出力手段内のそれぞれに配設され上記第1および第2の切り換え部からの切り換え信号に基づいて上記第1および第2のアナログ出力手段と上記プロセス手段との接続のオン/オフを行う第1および第2のスイッチ部とにて構成されることを特徴とする請求項1に記載のプロセス制御装置。
  5. 上記第1および第2の切り換え部にそれぞれ接続され外部から上記第1および第2のアナログ出力手段のオン/オフを指示することができる第1および第2の切り換えスイッチ手段を備え、上記第1および第2の切り換えスイッチ手段をオン/オフすることにより上記第1および第2のスイッチ部をオン/オフして上記第1および第2のアナログ出力手段のいずれかを上記プロセス手段に接続するかの切り換えを行うことを特徴とする請求項3または請求項4に記載のプロセス制御装置。
  6. 上記第1および第2のアナログ出力手段は、上記プロセス手段に接続されていない際に出力が接続され上記出力から異常正常を判断する監視部を備え、上記監視部の異常正常の判断を自己診断として使用することを特徴とする請求項1ないし請求項5のいずれか1項に記載のプロセス制御装置。
JP2007316500A 2007-12-07 2007-12-07 プロセス制御装置 Pending JP2009140269A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007316500A JP2009140269A (ja) 2007-12-07 2007-12-07 プロセス制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007316500A JP2009140269A (ja) 2007-12-07 2007-12-07 プロセス制御装置

Publications (1)

Publication Number Publication Date
JP2009140269A true JP2009140269A (ja) 2009-06-25

Family

ID=40870806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007316500A Pending JP2009140269A (ja) 2007-12-07 2007-12-07 プロセス制御装置

Country Status (1)

Country Link
JP (1) JP2009140269A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014048850A (ja) * 2012-08-30 2014-03-17 Toshiba Corp 二重化入力信号制御装置及び二重化出力信号制御装置の制御方法、その二重化入力信号制御装置、及びその二重化出力信号制御装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09237101A (ja) * 1996-03-04 1997-09-09 Toshiba Corp 冗長化アナログ出力装置
JPH1115502A (ja) * 1997-06-24 1999-01-22 Mitsubishi Electric Corp ディジタル制御装置
JP2005208770A (ja) * 2004-01-20 2005-08-04 Toshiba Corp ディジタル制御装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09237101A (ja) * 1996-03-04 1997-09-09 Toshiba Corp 冗長化アナログ出力装置
JPH1115502A (ja) * 1997-06-24 1999-01-22 Mitsubishi Electric Corp ディジタル制御装置
JP2005208770A (ja) * 2004-01-20 2005-08-04 Toshiba Corp ディジタル制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014048850A (ja) * 2012-08-30 2014-03-17 Toshiba Corp 二重化入力信号制御装置及び二重化出力信号制御装置の制御方法、その二重化入力信号制御装置、及びその二重化出力信号制御装置

Similar Documents

Publication Publication Date Title
US8699193B2 (en) Protection circuit for a power conversion apparatus
JP5433115B1 (ja) プロセスバス対応保護制御システム、マージングユニットおよび演算装置
JP2007285969A (ja) スイッチ故障検出回路
JP6489700B2 (ja) 電源装置
JP5554292B2 (ja) 二重化制御装置
JP5615470B1 (ja) 電力供給制御装置、及びプログラマブルロジックコントローラ
JP2007067540A (ja) 二重系系切替装置
JP2011130077A (ja) デジタル信号出力回路
JP5056386B2 (ja) 無停電電源装置
JP5389614B2 (ja) プロセス制御装置
JP5116825B2 (ja) 電子制御装置
JP4684917B2 (ja) 電子制御装置
JP2009140269A (ja) プロセス制御装置
JP2014059800A (ja) 設備制御システム、コネクタ接続不良検出方法、およびi/oモジュール
JP2006323551A (ja) プラント制御システム
JP6489899B2 (ja) 分散型電源装置
JP5319499B2 (ja) 多重化制御装置
JP2008107224A (ja) アナログ出力装置
JP6548449B2 (ja) 保護継電装置の動作試験システム
JP2005229694A (ja) Upsシステム
JP2006344023A (ja) 制御装置
KR102338113B1 (ko) 디지털 보호계전기
JP4788469B2 (ja) Cpu二重化システム
JPH04280314A (ja) 信号出力装置
JP2008040848A (ja) ディジタル型保護制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110823