JP2008040848A - ディジタル型保護制御装置 - Google Patents

Abstract

【課題】外部表示用出力回路の補助リレーの動作をＣＰＵ側で監視する監視回路において、信号ケーブルの芯線数削減し、ＣＰＵの負担を軽減する。
【解決手段】ＣＰＵは各補助リレーＸ１〜Ｘｎの動作信号を「１」／「０」で出力し、この動作信号で伝送回路２Ａと３Ａを介して当該補助リレーを動作させ、この動作状況をＣＰＵ側で監視する。
この監視は、ＤＯ加算器３Ｂが各動作信号の「１」／「０」をカウント値として加算し、ＤＩ加算器３Ｃが各補助リレーの補助接点のオン／オフ状態を「１」／「０」に対応させてカウント値として加算し、差分検出器３ＤがＤＯ加算器のカウント値とＤＩ加算器のカウント値との差分を検出し、差分の有無を「１」／「０」に対応させてＣＰＵ側に伝送する。
【選択図】図１

Description

本発明は、ディジタル型保護制御装置に係り、特に外部表示用出力回路の監視方式に関する。

ディジタル型保護制御装置は、保護対象の電流や電圧検出信号を取り込み、これらのアナログ信号をフィルタやマルチプレクサを介して時分割で取り込み、各アナログ信号をＡ／Ｄ変換器でディジタル信号に変換してマイクロコンピュータに取り込み、マイクロコンピュータ内ではディジタル量による保護演算を行い、保護を必要とするときには半導体スイッチまたは補助リレーを駆動し、この動作出力で遮断器をトリップさせる。

上記のような構成になるディジタル型保護制御装置において、外部表示用出力回路は、装置自身の状態表示や保護動作情報については、主に装置内蔵の補助リレーを駆動し、その接点により外部へ表示する。この外部表示用出力回路は、保護対象につながる遮断器を動作させるトリップ回路と異なり、装置の持つ保護機能、制御機能という面での信頼度に直接大きな影響を及ぼすわけではないので、通常は動作状況を常時監視で確認することはない。

しかしながら、装置信頼度の向上という観点から、外部表示用出力回路の補助リレー接点のアンサー（動作状態）をＣＰＵ側で監視する監視回路を設ける場合がある（例えば、特許文献１参照）。

図２は、補助リレーの動作アンサーをＣＰＵ側で監視する機能を搭載した外部表示用出力回路の例を示す。ＣＰＵ基板１は、保護対象からの電流／電圧等の計測情報から保護演算し、保護を必要とするときにトリップ回路を動作させるＣＰＵが搭載される。ＤＩＯ（ディジタル入出力回路）基板２は、ＣＰＵ基板１と補助リレー基板３との間に設けられ、ＣＰＵと補助リレー基板３との間のディジタル入出力信号を整形およびレベル変換して伝送する。メタルケーブル４はＤＩＯ基板２と補助リレー基板３の間の信号線を内蔵する。

補助リレー基板３は、外部表示用のｎ個の補助リレーＸ１〜Ｘｎを搭載し、ＣＰＵからＤＩＯ基板２を介して伝送される動作信号に従って各補助リレーＸ１〜Ｘｎがオン／オフ動作することで、各主接点に各種の表示出力を得る。さらに、これら補助リレーＸ１〜Ｘｎの主接点に連動する補助接点のオン／オフ信号（アンサー）がＤＩＯ基板２を通してＣＰＵに伝送され、ＣＰＵ側で正常／異常の動作判定がなされる。

なお、特許文献１の場合は、補助リレーに流れる電流から監視を行う。
特開平０９−１２０３０５号公報

上記のように、外部表示用出力回路の補助リレー接点のアンサー（動作状態）を監視する監視回路を設ける場合、ケーブル４には補助リレーの個数×２以上の芯線が必要であり、補助リレー数が多くなるとケーブル４の径も大きくなり、コストおよびケーブル配線の作業効率の点で有効ではない。また、監視処理を行うＣＰＵにとっても、Ｘ１動作信号とそのアンサー信号の照合といった監視処理がｎ個分必要であり、ＣＰＵの負担も大きいものになる。

ケーブルの芯線数を削減する方法として、ＩＣなどのチップ化した伝送回路をＤＩＯ基板および補助リレー基板に搭載し、ＤＩＯ基板と補助リレー基板との入出力信号をパラレル／シリアル変換して伝送することが考えられる。この構成例を図３に示し、ＣＰＵからの動作信号は伝送回路２Ａにより下り信号に補助リレーＸ１〜Ｘｎの制御チャンネルを割り当てたパラレル／シリアル変換され、制御チャンネルに「１」を立てることで動作指令として伝送回路３Ａにシリアル伝送する。伝送回路３Ａは動作指令をシリアル／パラレル変換し、「１」が立つ信号で補助リレーＸ１〜Ｘｎが駆動され、その接点アンサーを伝送回路３Ａから上り信号で伝送回路２Ａにシリアル伝送し、ＣＰＵにはパラレル信号で返す。

このような伝送回路２Ａ，３Ａを設けた外部表示用出力回路は、従来の補助リレー分必要であったメタルケーブルの芯線数を大幅に減らし、コストの削減、および作業効率、実装効率の向上を図ることができる。しかし、ＣＰＵから補助リレーの個数分だけ動作信号を発生し、補助リレー基板からその個数分だけアンサー信号をＣＰＵに返されため、上り／下り信号のチャンネル占有量は補助リレー接点数のままであり、チャンネルの有効活用ができない。また、ＣＰＵの処理負担も変わらない。

本発明の目的は、上記の課題を解決したディジタル型保護制御装置を提供することにある。

プリント板に補助リレーを実装した外部表示用出力回路において、その動作に不具合が発生した場合、当該補助リレーを交換するのではなく、プリント板自体を交換して復旧させる方法としている。したがって、外部表示用出力回路の補助リレーのうちのどの補助リレーに不具合が発生したかを判断することなく、何れかの補助リレーで不具合が発生したかが判れば、復旧対応には問題はない。

そこで、本発明では、補助リレー基板に、動作信号とアンサーのそれぞれの加算器と、両加算器の差分検出回路を搭載することで、今までＣＰＵ側で処理をしていた監視の一部を補助リレー基板側で代行する監視回路を設けることで前記の課題を解決したもので、以下の構成を特徴とする。

（１）保護対象の保護演算処理を行うＣＰＵを搭載したＣＰＵ基板と、
前記保護演算処理の状態表示や保護動作情報の入力に対応させた複数の補助リレーを駆動し、該各補助リレーの主接点により外部表示を得る外部表示用出力回路を搭載した補助リレー基板と、
前記補助リレー基板とは信号ケーブルで接続され、前記ＣＰＵと補助リレーとの間の入出力信号を伝送する入出力回路を搭載したＤＩＯ基板と、
前記ＣＰＵは前記各補助リレーの動作信号を「１」／「０」で出力し、この動作信号に対する当該補助リレーの動作状況を該ＣＰＵで監視する監視手段とを備えたディジタル型保護制御装置において、
前記監視手段は、
前記補助リレー基板に搭載され、前記各動作信号の「１」／「０」をカウント値として加算するＤＯ加算器と、
前記補助リレー基板に搭載され、前記各補助リレーの補助接点のオン／オフ状態を「１」／「０」に対応させてカウント値として加算するＤＩ加算器と、
前記ＤＯ加算器のカウント値と前記ＤＩ加算器のカウント値との差分を検出し、差分の有無を「１」／「０」に対応させて前記ＣＰＵ側に伝送する差分検出器とを備えたことを特徴とする。

（２）前記ＤＩＯ基板と補助リレー基板の信号伝送は、前記動作信号および差分の有無信号をパラレル信号で入出力する回路を備えたことを特徴とする。

（３）前記ＤＩＯ基板と補助リレー基板は、前記動作信号および差分の有無信号をシリアル信号に変換してそれぞれ入出力する伝送回路を備えたことを特徴とする。

以上のとおり、本発明によれば、補助リレー基板に、動作信号とアンサーのそれぞれの加算器と、両加算器の差分検出回路を搭載することで、今までＣＰＵ側で処理をしていた監視の一部を補助リレー基板側で代行する監視回路を設けたため、以下の効果がある。

（１）メタルケーブルの芯線数削減によるコストダウンとケーブル径が細くできることによる作業効率、実装効率の向上を図ることができる。

（２）外部表示用出力回路の監視のためのＣＰＵの負担を軽減することができる。

（３）外部表示用出力回路の監視も可能にすることで、装置の信頼性を高めることができる。

図１は、本発明の実施形態を示す外部表示用出力回路の監視回路図であり、図３と同等の部分は同一符号で示す。

図１において、伝送回路２Ａは、ＣＰＵから補助リレーＸ１〜Ｘｎの動作信号をパラレルで入力し、これをシリアル信号に変換して補助リレー基板３の伝送回路３Ａに伝送する。伝送回路３Ａは、入力されたシリアル信号をパラレルに変換し、各補助リレーＸ１〜Ｘｎの動作信号として出力し、「１」の立つ動作信号により当該補助リレーを動作させる。

ここで、本実施形態では、補助リレーの動作判定手段として、補助リレー基板３に，ＤＯ加算器３ＢとＤＩ加算器３Ｃおよび差分検出器３Ｄを設ける。

ＤＯ加算器３Ｂは、補助リレーＸ１〜Ｘｎの各動作信号のうち、「１」が立つ動作信号をカウントする。同様に、ＤＩ加算器３Ｃは、補助リレーＸ１〜Ｘｎの補助接点のオン動作信号を「１」としてカウントする。差分検出器３Ｄは、ＤＯ加算器３ＢとＤＩ加算器３Ｃのカウント値の差分を検出し、差異の有無を検出する。この検出信号は、伝送回路３Ａを通してＤＩＯ基板の伝送回路２Ａに伝送され、ＣＰＵに検出結果として入力される。

ＤＯ加算器３Ｂにおけるカウントは、例えば、各動作信号をｎビットカウンタの各桁位置に割り当ててプリセットし、このカウンタの計数動作でカウント値を得る。同様に、ＤＩ加算器３Ｃは、補助リレーＸ１〜Ｘｎの補助接点のオン／オフ状態を「１」と「０」に対応させてｎビットカウンタにプリセットし、このカウンタの計数動作でカウント値を得る。差分検出器３Ｄは、両加算器３Ｂ、３Ｃのカウント値の差分演算を行うことで、「１」が立った動作信号に対する当該補助リレーが動作したときのみ差分が「０」になり、その他の場合は「０」以外になり、補助リレー基板上の補助リレーのうち、１個以上が誤不動作あるいは誤動作が発生しているとした１ビット信号を得る。

なお、他の差分検出方法として、加算器３Ｂ、３Ｃのカウンタに対する動作信号とアンサーのプリセット後に、両カウンタの各桁位置で一致／不一致を判定する構成とすることでもよい。

したがって、補助リレーＸ１〜Ｘｎの動作判断信号は１ビットになり、伝送回路３Ａ，２Ａの１チャンネルのみを使用してＣＰＵ側に伝送され、ＣＰＵ側では１ビット信号についての動作判定を行い、動作異常の場合はその表示処理のみを行えばよいことになる。よって、上り信号のチャンネルは１チャンネルで済む。また、ＣＰＵの負担も軽減できる。

なお、本実施形態では、ＤＩＯ基板２と補助リレー基板３間は、伝送回路２Ａ、３Ａによりシリアル信号で伝送する場合を示すが、図２と同様に、パラレル伝送する方式に適用することができる。この場合、ケーブルには補助リレーの個数分の芯線を必要とするが、アンサー用には１本の芯線を割り当てることで済む。

また、補助リレーの動作判定信号は補助接点の開閉で検出する場合を示すが、特許文献１のように、補助リレーに流れる電流から検出することでもよい。

本発明の実施形態を示す外部表示用出力回路の監視回路図。 補助リレーの動作アンサー回路の例。 伝送回路を使った補助リレーの動作アンサー回路の例。

符号の説明

１ ＣＰＵ基板
２ ＤＩＯ基板
３ 補助リレー基板
４ メタルケーブル
２Ａ，３Ａ 伝送回路
３Ｂ ＤＯ加算器
３Ｃ ＤＩ加算器
３Ｄ 差分検出器

Claims (3)

1. 保護対象の保護演算処理を行うＣＰＵを搭載したＣＰＵ基板と、
   前記保護演算処理の状態表示や保護動作情報の入力に対応させた複数の補助リレーを駆動し、該各補助リレーの主接点により外部表示を得る外部表示用出力回路を搭載した補助リレー基板と、
   前記補助リレー基板とは信号ケーブルで接続され、前記ＣＰＵと補助リレーとの間の入出力信号を伝送する入出力回路を搭載したＤＩＯ基板と、
   前記ＣＰＵは前記各補助リレーの動作信号を「１」／「０」で出力し、この動作信号に対する当該補助リレーの動作状況を該ＣＰＵで監視する監視手段とを備えたディジタル型保護制御装置において、
   前記監視手段は、
   前記補助リレー基板に搭載され、前記各動作信号の「１」／「０」をカウント値として加算するＤＯ加算器と、
   前記補助リレー基板に搭載され、前記各補助リレーの補助接点のオン／オフ状態を「１」／「０」に対応させてカウント値として加算するＤＩ加算器と、
   前記ＤＯ加算器のカウント値と前記ＤＩ加算器のカウント値との差分を検出し、差分の有無を「１」／「０」に対応させて前記ＣＰＵ側に伝送する差分検出器とを備えたことを特徴とするディジタル型保護制御装置。
2. 前記ＤＩＯ基板と補助リレー基板の信号伝送は、前記動作信号および差分の有無信号をパラレル信号で入出力する回路を備えたことを特徴とする請求項１に記載のディジタル型保護制御装置。
3. 前記ＤＩＯ基板と補助リレー基板は、前記動作信号および差分の有無信号をシリアル信号に変換してそれぞれ入出力する伝送回路を備えたことを特徴とする請求項１に記載のディジタル型保護制御装置。
   

Images