KR200347633Y1

KR200347633Y1 - 고장 검출 및 선택적 자동재폐로를 위한 디지털 전력보호 감시제어장치의 하드웨어 구조

Info

Publication number: KR200347633Y1
Application number: KR20-2003-0028141U
Authority: KR
Inventors: 김병천; 김현봉; 이용민; 최승길
Original assignee: 주식회사 광명전기
Priority date: 2003-09-02
Filing date: 2003-09-02
Publication date: 2004-04-17

Abstract

본 고안은 송전선 또는 배전선의 고장 검출 및 선택적 자동재폐로 기능을 구비한 디지털 전력보호 감시제어장치의 하드웨어 구성에 관한 것으로, 송전선 및 배전선에서 80% 이상을 차지하는 일시적인 전압 또는 전류의 변동에 의한 사고를 검출, 판별하여 재폐로 수행 여부를 장치가 스스로 선택, 동작하여 계통을 자동 복구함으로써 전력공급의 신뢰도와 안정도를 향상시키기 위한 장치에 관한 것이다.

Description

고장 검출 및 선택적 자동재폐로를 위한 디지털 전력보호 감시제어장치의 하드웨어 구조 {HARDWARE STRUCTURE OF INTELLIGENT ELECTRONIC DEVICE FOR FAULT DETECTION AND SELECTIVE AUTO-RECLOSURE}

본 고안은 고장 검출과 선택적 자동재폐로 기능을 가진 디지털 전력보호 감시제어장치의 하드웨어 구조에 관한 것이다. 일반적으로 전력보호 감시제어장치는 신속하고 정확하게 사고를 제거하여 계통의 안정성 유지와 계통 설비 피해 억제를 목적으로 하여 사용한다. 그런데 계통에서 발생하는 사고의 80% 이상이 낙뢰, 서지 등의 외부환경에 의해 이상 전압 또는 전류가 발생하는 고장으로 일정시간을 무전압으로 두면 사고 부위의 아크(Arc)가 소멸하고 이온화되었던 공기가 절연회복을 하게 되는데 이 때 선로를 다시 연결하면 계통을 정상적으로 운용할 수 있다. 따라서 이러한 사고의 대책으로 사고 검출용 감시제어장치 이외에 자동재폐로 계전기를 부가하여 사고 차단 후 일정시간의 무전압 시간(Dead Time) 후 차단기를 자동으로 재투입하여 비교적 짧은 시간 내에 계통을 복구하게 한다. 이와 같이 자동재폐로 계전기를 이용하는 경우, 빠른 시간 내에 계통을 복구하여 정전시간 단축과 신뢰도 향상이라는 이점을 얻을 수 있어서 대부분의 전력계통에 사용되고 있다. 송전선로의 경우, 1회의 재폐로를 실시하고 배전선의 경우, 2회로 재폐로를 선택하여 실시한다. 그러나 실제 계통 사고 발생시 재폐로 동작에 의해 복구된 계통은 사고 전류가 남아있거나 일시적인 이상 전압, 전류의 발생시 재폐로의 설정이 잘 못 되어있는 경우 전기적, 기계적으로 큰 충격이 계통에 설치된 기기에 발생되는 문제점이 있다. 상술한 바와 같이 종래의 기술은 자동재폐로 계전기의 동작 설정이 미리 정해져 있기 때문에 지락, 단락 등의 사고가 발생한 경우에도 정해진 재폐로 책무에 따라 재폐로 동작이 진행되기 때문에 사고 전류가 남아 있는 상태에서 계통을 복구하게 되고, 일시적인 이상 전압, 전류의 발생시에 재폐로 동작 시간의 설정이 잘 못 되어 있거나 고장 부위에 대한 절연 회복 시간이 긴 경우, 무전압 시간을 고정시켜 재폐로 책무를 수행하므로 자동재폐로 실패율이 높아 재폐로 실패에 의한 재사고 발생시에는 전력기기에 전기적, 기계적 충격이 발생될 수 있는 문제점이 있었다.

한편, 현재 증가하고 있는 배전선로에서는 지중선로의 비율이 크기 때문에 배전계통에서 사고가 발생하는 경우, 고조파의 발생이 상대적으로 커지는 등의 전력보호 감시제어장치의 동작 신뢰성에 유해 요인이 급증하고 있다. 현재 배전계통에 설치되어 운영중인 전력보호 감시제어장치는 기존의 아날로그 타입이나 기계식 타입이 큰 비중을 차지하고 있다. 이러한 타입의 전력보호 감시제어장치는 계통보호에 대한 신뢰성이나 유지 및 보수의 비용의 측면에서 볼 때 많은 단점을 지니고 있으며, 점차 배전계통 자동화 추세로 볼 때 디지털 타입의 전력보호 감시제어장치의 배전계통의 적용은 매우 비중있게 논의되고 있고, 급속도로 진행중되고 있는 중이다.

디지털 전력보호 감시제어장치는 일반적으로 입력부, 아날로그-디지털 변환부, 중앙처리부, 표시부, 제어부, 조작부, 전원부 등으로 구성된다. 자세히 설명하면, 장치가 설치되어진 계통으로부터 변압기와 변류기를 통하여 전압과 전류 입력을 받는 입력부와 아날로그 신호를 디지털 신호로 변환하는 아날로그-디지털 변환부, 디지털 신호를 연산하고 처리하는 중앙처리부와 디지털신호처리부, 각 종 지시값의 표시를 위한 표시부, 장치를 동작, 제어하는 조작부, 장치를 동작시키기 위해 전원을 공급하는 전원부로 구성되어진다.

본 고안은 상기한 문제점을 개선하기 위하여 고장 검출과 선택적 자동재폐로를 위한 알고리즘을 구현하여 적용하였다. 이 경우, 계전기능과 함께 고속의 고장 검출 알고리즘 처리 과정과 고속도 재폐로 수행이 필요하고 디지털 전력보호 감시제어장치의 경우, 사용자 중심의 고수준의 많은 기능 등을 요구하므로 고속 연산이 가능한 마이크로프로세서(Microprocessor)와 디지털신호처리장치(DSP) 2가지를 1장의 보드(Board)에 구성하여, 장치의 소형화와 집적화를 이루고 사용자가 편리하게 이용할 수 있는 편의 기능을 지원한다.

도 1은 본 고안의 고장 검출 및 자동재폐로 방법을 나타낸 흐름도

도 2는 본 고안의 고장 검출을 위한 전압 파형 예시 도면

도 3은 본 고안의 장치에서 판별되는 전압 동요에 의해 발생하는 일시적인 고장에서의 고장전압과 아크전압에 대한 예시 도면

도 4는 본 고안의 장치에서 판별되는 지락, 단락 등에 의해 발생하는 실제 고장에서의 고장전압과 아크전압 대한 예시 도면

도 5는 본 고안에서 제시된 디지털 전력보호 감시제어장치의 전체 내부 구성 블록 다이어그램

도 6는 알고리즘 처리를 위해 구성된 연산부의 하드웨어 구성도

상기와 같은 목적을 달성하기 위하여 본 고안에서 제시한 것은 고장 검출과 선택적 자동재폐로에 대한 알고리즘과 이를 처리하여 동작을 구현하기 위한 하드웨어의 구성이다.

도 1에 알고리즘에 따른 고장 검출과 재폐로 동작에 대한 흐름도를 제시하였다.

고장 검출과 선택적 자동재폐로 알고리즘은 일시적인 이상 전압과 실제 지락, 단락에 의한 사고의 전압을 통해 사고의 종류를 판별하는 제 1단계와 일시적인 전압 이상인 자동재폐로를 수행하는 2단계로 크게 나누어진다.

입력되어진 3상 전압과 전류 신호 중, 전압 신호를 연산하여 송전 또는 배전계통의 고장 형태를 판별한다.

일시적인 전압 또는 전류의 동요에 의해 발생하는 오동작은 주로 자연환경에 의해 발생하는 번개, 기후변화, 바람 등의 요소에 의해 선로가 일시적으로 아크를 동반하여 고장전류가 접지선을 따라 흐르는 사고를 말하고, 지속적인 사고의 발생은 전선이 땅에 떨어져서 발생하는 지락이나, 전선 상호간에 접촉 등에 의한 단락으로 발생하는 사고이다.

도 2에서 위의 그림은 일시적인 동요에 의해 발생하는 사고에서의 전압 특성을 나타내는 예시이고, 도 2의 아래 그림은 상기에 설명한 지락이나 단락 사고에 의한 전압 특성을 나타낸 예시이다.

도 2에서 제시한 예시의 특징을 전력보호 감시제어 장치 알고리즘을 통하여 사고의 종류를 검출하여 재폐로를 수행 여부 및 동작 방법을 자동으로 지시하게 되면 전력계통의 안정도를 크게 향상시킬 수 있다.

도 3과 도 4는 고장 검출 및 판별 알고리즘을 사용하여 고장을 검출한 것이다. 도 3의 위의 그림은 장치가 설치되어 있는 계통에서 상기에 설명한 지락 및 단락이 발생하는 경우, 순간적인 전압의 크기와 형태를 나타낸 것이고, 도 3의 아래 그림은 본 고안에서 제시한 하드웨어 구조에서의 내부 알고리즘으로 연산한 고장 전압 내부의 아크 전압의 크기를 나타낸다.

마찬가지로 도 4의 위의 그림은 장치가 설치되어 있는 계통에서 상기에 설명한 낙뢰, 써지 등과 같은 이유로 발생한 일시적인 전압, 전류의 이상현상시의 순간적인 전압의 크기와 형태를 나타낸 것이고, 도 4의 아래 그림은 본 고안에서 제시한 하드웨어 구조에서의 내부 알고리즘으로 연산한 고장 전압 내부의 아크 전압의 크기를 나타낸다.

도 3과 도 4의 각각의 아래 그림에서 알고리즘에 의해 계산된 지락 및 단락 등에 발생한 실제 사고에서의 아크 전압의 크기와 낙뢰, 써지 등의 동요에 의한 일시적인 전압 상승시의 아크 전압의 크기가 크게 차이가 있는 것을 알 수 있다. 이러한 방법으로 계통에서 발생한 사고의 종류를 판별하여 검출할 수 있다.

상기의 설명과 같이 고장의 종류를 판별하면 입력된 전압 또는 전류에 따라 설정되어진 계전 동작을 수행한다. 검출하여 판별된 사고의 종류에 따라 계전 동작과 재폐로 동작을 수행한다. 일시적인 전압, 전류의 동요에 의한 사고나 지락, 단락 등에 의한 실제 사고 모두 사고 파급 방지를 위해 계전 동작을 실시한다. 하지만, 일시적인 사고의 경우, 아크가 소호되는 시간 이후에 계통을 복구하여야 하므로 자동재폐로를 수행한다. 따라서 도 1에 제시한 것과 같이 계통에 사고가 발생하면 입력 전압으로 사고의 종류를 판별하고, 일시적인 전압, 전류 동요에 의한 사고일 경우 계전 동작이 진행된 후 전류의 크기와 전압 강하 등을 고려하여 내부 처리 알고리즘으로 결정된 재폐로 회수와 재폐로 시간에 재폐로 지령을 발생시켜 재폐로 동작한다. 지락, 단락과 같은 영구적인 사고의 경우, 본 알고리즘 구성에서는 계통에 고장 전류가 파급되므로 재폐로를 수행하지 않는 것으로 한다.

상기의 고장 검출과 재폐로 동작 알고리즘은 도 5에서 명시한 디지털신호처리부(4)와 중앙처리부(CPU)(5)로 구성된 연산부(10)에서 실행된다. 연산부(10)는 도 6에서와 같이 1장의 보드(Board)로 구성되어진다. 고장 검출과 자동재폐로 동작뿐만이 아니라 일반적인 장치의 계전 동작과 통신, 입출력 제어 등의 다양한 처리를 해야 하기 때문에 디지털신호처리장치(41)와 마이크로프로세서(51) 2개로 고속의 연산과 주변 장치를 제어하는 역할을 수행하고 두 구성품 사이의 데이터를 공유하고 전달하는 기능의 듀얼포트램(60)을 위치시킨다.

상기의 디지털신호처리부(4)는 도 6의 우측과 같이 배치되는데 이는 각 부품간의 신호와 전원의 이동 경로를 최소화하여 데이터의 손실이나 디지털 장치에서 발생할 수 있는 전자기적 장해를 방지하기 위한 배치이다. 디지털신호처리장치(41)가 구성되고, 디지털신호처리장치(41)의 일측에 디지털신호처리부용 이피엘디(EPLD)(43)와 디지털신호처리부 램(42), 디지털신호처리부 롬(44)을 위치시킨다.

상기의 중앙처리부(CPU)(5)는 도 6의 좌측과 같이 배치되는데 이는 디지털신호처리부(4)와 동일하게 각 부품간의 신호와 전원의 이동 경로를 최소화하여 데이터의 손실이나 디지털 장치에서 발생할 수 있는 전자기적 장해를 방지하기 위한 배치이다. 마이크로프로세서(51)가 구성되고, 마이크로프로세서(51)의 일측에 중앙처리부용 이피엘디(EPLD)(53)와 중앙처리부 램(52), 중앙처리부 롬(54)을 위치시킨다.

고속 연산과 정확한 동작을 하기 위한 두 구성부 사이에 데이터 전달을 위한 듀얼포트램(60)을 위치시킨다.

도 1에서 제시한 알고리즘은 다음과 같은 순서로 처리된다. 장치의 동작을 위하여 전원입력부(2)에 제어전원을 인가하고 장치가 설치된 계통으로부터 3상의 전압과 전류의 아날로그 입력을 변성기부(1)를 통하여 장치에 입력받는다. 입력된 아날로그의 입력은 아날로그 디지털 변환부(3)로부터 디지털 신호로 변환되어 디지털신호처리부(4)와 중앙처리부(CPU)(5)로 전달되어진다. 디지털신호처리부(4)는 디지털화된 입력 신호를 받아 고속으로 연산한다. 디지털신호처리부는 계전 동작이나 고장 검출, 판별, 재폐로의 수행과 같은 작업을 하지 않고 오로지 고속의 입력 데이터 연산만을 행한다. 디지털신호처리부(4)가 처리하는 것은 입력된 전압으로 아크전압의 크기만을 검출하여 듀얼포트램(60)을 통하여 계통에서 발생한 사고를 판별하기 위한 알고리즘이 구성되어 있는 중앙처리부(CPU)(5)로 전달하는 과정과 입력된 전압과 전류 신호를 분석하여 내장된 계전 동작을 실시할 수 있도록 연산을 실행한다. 정리하면 디지털신호처리부(4)에서는 고속으로 입력 전압과 전류, 아크전압 값을 계산해 내는 것을 목적으로 한다.

도 5의 중앙처리부(CPU)(5)는 디지털신호처리부가 처리한 연산 결과를 듀얼포트램(60)으로부터 받아 사용자를 위한 표시부를 표시하거나 디지털 전력보호 감시제어장치의 각종 설정값들을 저장하고 그 설정에 따라 동작하고, 본 고안에서 제안된 고장 검출 및 판별과 재폐로 동작 알고리즘을 정하여 출력 신호를 발생시킨다. 디지털신호처리부(4)에서 고속으로 연산된 전압, 전류 및 아크전압의 크기로부터 중앙처리부(CPU)(5)는 본 고안의 하드웨어에서 처리하도록 제시된 알고리즘에 따라 도 3 또는 도 4와 같이 아크 전압의 크기를 판별한다. 아크 전압의 크기에 따라 판별한 결과가 일시적인 전압, 전류의 이상일 경우 일시적인 사고로 판별하여 디지털신호처리부(4)에서 연산된 전압, 전류값에 따라 적절하게 설정된 계전 동작을 실시하고 계전 동작에 따라 제어부(7)에 구성되어 있는 디지털 출력 접점을 동작시킨다. 계전동작 후 정해진 시간과 횟수에 따라 재폐로를 수행하기 위해 다시 제어부(7)에 디지털 출력 접점을 동작시키기 위한 신호를 발생시킨다. 반면, 판별 결과가 지락 및 단락에 의해 발생된 계통 사고일 경우, 중앙처리부(CPU)(5)에서 계전 동작 신호를 제어부(7)에 전달하고 이 경우에서는 재폐로 동작을 하지 않는다고 알고리즘으로 구성하였기 때문에 재폐로 동작과 관련된 신호를 제어부(7)에 전달하지는 않는다. 중앙처리부(CPU)(5)는 계전 동작과 고장 검출, 판별, 재폐로 신호 발생 이외에 외부와의 통신을 구성하는 통신부(6)와 입출력 접점을 제어하는 제어부(7), 사용자 편의를 위한 표시 장치 등과 연결되어 각각의 구성부를 제어한다.

이상에서와 같이 본 고안은 중앙처리부와 디지털신호처리부를 구성하여 장치가 설치된 계통에서 발생하는 고장에 대한 검출 및 판별을 하여 계전 동작 진행 후 재폐로 수행여부를 결정하는 장치에 대한 고안이다. 본 고안에 의해 구성된 장치는 고장 검출과 재폐로 수행에 대한 알고리즘을 가진 장치로 고장 검출을 통한 재폐로의 수행 여부와 방법을 결정하기 때문에 과거 재폐로 장치의 설정에 따라 사고시 무조건 동작하는 것을 개선하였다. 이 결과 장치가 일시적인 사고와 단락, 지락 등에 의한 사고를 신속하게 판별하여 재폐로를 결정하기 때문에 계통의 동요나 기기 등의 파손 등을 최소화하고, 정전 시간을 단축시켜 계통의 안정도 향상과 전력 서비스의 향상의 효과가 있다.

Claims

전력계통을 보호하기 위한 디지털 전력보호 감시제어장치에 있어서, 계통의 전기량을 검출하여 계통에서 발생한 고장의 종류를 판별하고 그에 따른 재폐로 횟수를 선택하는 선택적 자동재폐로 기능을 가지는 디지털 전력보호 감시제어장치로,

상기 일시적인 사고와 계통의 단락, 지락 등에 의해 발생한 실제 사고를 판별하고 선택적 자동재폐로를 수행하기 위해 구성된 연산부(10)와 상기 연산부의 일측에서 디지털 신호를 일시적인 이상인지 실제 발생한 사고인지 등에 대한 고장 종류 판단과 그에 따른 장치의 재폐로 동작 여부와 횟수 등을 결정하는 처리 알고리즘을 고속으로 수행할 수 있도록 한 중앙처리부(CPU)(5)와 상기의 중앙처리부(CPU)(5)에서 알고리즘의 고속 처리를 직접 수행하는 마이크로프로세서(51)와 고속 처리를 위한 알고리즘을 저장하고 정전이나 이상의 충격에 의한 알고리즘 또는 저장값의 손실을 없애기 위해 사용되어진 중앙처리부롬(54), 상기 제시한 디지털 신호를 일시적인 이상인지 실제 발생한 사고인지 등에 대한 고장 종류 판단과 그에 따른 장치의 재폐로 동작 여부와 횟수 등을 결정하는 처리 알고리즘을 처리하기 위한 상기의 중앙처리부(CPU)(5)를 구동시키기 위하여 사용되는 중앙처리부램(52) 및 중앙처리부용 이피엘디(EPLD)(53)를 가지는 것이 특징인 디지털 전력보호 감시제어장치
상기 제 1항에 있어서 변성기부(1)로부터 얻어진 아날로그 신호가 디지털로 변환된 후 시스템의 전압과 전류 신호를 고속으로 연산하여 장치에 입력되어지는 전압과 전류값을 정확하게 검출하고 이 값을 일시적인 이상인지 실제 발생한 사고인지 등에 대한 고장 종류 판단과 그에 따른 장치의 재폐로 동작 여부와 횟수 등을 결정하는 처리 알고리즘으로 처리하기 위하여 상기의 중앙처리부(CPU)(5)로 전달하는 역할을 하는 연산부의 일측에 구성된 디지털신호처리부(4)와 고속도 전압 및 전류의 다 채널 입력에 대한 고속도 연산을 위하여 사용되는 디지털신호처리장치(41) 및 고속 처리 연산 알고리즘을 저장하고 정전이나 이상의 충격에 의한 알고리즘 또는 저장값의 손실을 없애기 위해 사용되어진 디지털신호처리부용롬(44)과 상기 디지털신호처리장치의 정상적인 연산 동작을 위하여 제시한 알고리즘을 처리하기 위한 상기 디지털신호처리부를 구동시키기 위하여 사용되는 디지털신호처리부용램(42) 및 디지털신호처리부용 이피엘디(EPLD)(43)를 가지는 것을 특징으로 하는 디지털 전력보호 감시제어장치
상기 제 1항에 있어서 상기의 중앙처리부(5)와 상기의 디지털신호처리부(4)간의 연산 데이터를 공유하여 일시적인 이상인지 실제 발생한 사고인지 등에 대한 고장 종류 판단과 그에 따른 장치의 재폐로 동작 여부와 횟수 등을 결정하는 처리 알고리즘에 대한 데이터와 고속도로 연산된 입력 전압과 전류 데이터의 상호 전달을 위한 듀얼포트램(DPRAM)(60);을 구비하는 것을 특징으로 하는 디지털 전력보호감시제어장치