JP2009136038A - モータ駆動回路、ファンモータ、電子機器、及びノート型パーソナルコンピュータ - Google Patents

Abstract

【課題】貫通電流を抑制する。
【解決手段】モータ駆動回路は、接続点の電圧がモータコイルの一端に印加される駆動電圧となる、直列に接続された第１及び第２トランジスタと、駆動電圧を帰還制御し、駆動電圧を、モータコイルの駆動を制御するための第１及び第２制御電圧の差に応じた電圧とすべく、第１及び第２トランジスタを制御するオペアンプと、第１トランジスタの電流増加に応じて第２トランジスタの電流を減少させるべく第２トランジスタを制御し、第２トランジスタの電流増加に応じて第１トランジスタの電流を減少させるべく第１トランジスタを制御する電流制御回路とを備える。
【選択図】図１

Description

本発明は、モータ駆動回路、ファンモータ、電子機器、及びノート型パーソナルコンピュータに関する。

ノート型パーソナルコンピュータ等の電子機器では、例えばプロセッサ等の発熱部品を冷却するためにファンモータが用いられる。ファンモータでは、モータの回転位置を示す信号に応じてモータコイルに印加される駆動電圧を制御することにより、モータが所望の回転をするように制御が行われる。このようにモータコイルに印加される駆動電圧を制御する場合において、静音化やフライバック電圧の抑制等を目的として、駆動電圧の変化を緩やかにすることが行われる場合がある（例えば、特許文献１）。

図３は、単相のファンモータを駆動するモータ駆動回路の構成の一例を示す図である。モータ駆動回路１００では、ホール素子１１０から出力される、モータの回転位置に応じた互いに逆相の電圧Ｖ_H1，Ｖ_H2に基づいてモータコイルＬが接続される端子ＯＵＴ１，ＯＵＴ２に印加される駆動電圧Ｖ_OUT1，Ｖ_OUT2が制御される。直列に接続されたＰチャネルＭＯＳＦＥＴ１１２及びＮチャネルＭＯＳＦＥＴ１１３の接続点の電圧が駆動電圧Ｖ_OUT1となっている。そして、オペアンプ１１５は、駆動電圧Ｖ_OUT1が、ホール素子１１０から出力される電圧Ｖ_H1，Ｖ_H2の差に応じた電圧となるよう、ＰチャネルＭＯＳＦＥＴ１１２及びＮチャネルＭＯＦＥＴ１１３のゲートに印加される電圧を制御する。なお、駆動電圧Ｖ_OUT2については、ホール素子１１０から出力される電圧Ｖ_H1，Ｖ_H2に基づいて、駆動電圧Ｖ_OUT1と逆相になるように制御が行われる。したがって、モータ駆動回路１００では、駆動電圧Ｖ_OUT1，Ｖ_OUT2が緩やかに変化するように制御されることとなり、静音化やフライバック電圧の抑制等が実現される。
特開２００４−１６６３７９号公報

ところが、モータ駆動回路１００において、オペアンプ１１５が駆動電圧Ｖ_OUT1を線形に制御する場合、ＰチャネルＭＯＳＦＥＴ１１２及びＮチャネルＭＯＳＦＥＴ１１３がともにオン状態となる。そのため、ＰチャネルＭＯＳＦＥＴ１１２及びＮチャネルＭＯＳＦＥＴ１１３に貫通電流が流れる。特に、駆動電圧Ｖ_OUT1が中点電圧（Ｖｄｄ／２）付近に制御された場合、ＰチャネルＭＯＳＦＥＴ１１２及びＮチャネルＭＯＳＦＥＴ１１３が同程度にオン状態となる。この場合、貫通電流が増加し、ＰチャネルＭＯＳＦＥＴ１１２及びＮチャネルＭＯＳＦＥＴ１１３の劣化や消費電力の損失、発熱等の問題が生じることがある。
本発明は上記課題を鑑みてなされたものであり、貫通電流を抑制することを目的とする。

上記目的を達成するため、本発明のモータ駆動回路は、接続点の電圧がモータコイルの一端に印加される駆動電圧となる、直列に接続された第１及び第２トランジスタと、前記駆動電圧を帰還制御し、前記駆動電圧を、前記モータコイルの駆動を制御するための第１及び第２制御電圧の差に応じた電圧とすべく、前記第１及び第２トランジスタを制御するオペアンプと、前記第１トランジスタの電流増加に応じて前記第２トランジスタの電流を減少させるべく前記第２トランジスタを制御し、前記第２トランジスタの電流増加に応じて前記第１トランジスタの電流を減少させるべく前記第１トランジスタを制御する電流制御回路とを備える。

貫通電流を抑制することができる。

図１は、本発明の一実施形態であるモータ駆動回路の構成を示す図である。モータ駆動回路１０は、例えば、ノート型パーソナルコンピュータ等の電子機器において、プロセッサ等の発熱部品（被冷却装置）を冷却するためのファンモータに組み込まれており、冷却用のファンを回転させるためのモータを駆動するために用いられる。

本実施形態のモータ駆動回路１０は単相のファンモータを駆動する回路であり、オペアンプ１１Ａ，１１Ｂ、ＰチャネルＭＯＳＦＥＴ１２Ａ，１２Ｂ、ＮチャネルＭＯＳＦＥＴ１５Ａ，１５Ｂ、抵抗１７Ａ，１７Ｂ，１８Ａ，１８Ｂ、反転回路２０Ａ，２０Ｂ，２１Ａ，２１Ｂ、及び電流制御回路２５Ａ，２５Ｂを含んで構成されている。本実施形態においては、モータ駆動回路１０は集積化されており、端子ＯＵＴ１，ＯＵＴ２間に、モータコイルＬが接続され、端子Ｈ１，Ｈ２間に、モータの回転位置に応じた電圧Ｖ_H1（第１制御電圧）及び電圧Ｖ_H2（第２制御電圧）を出力するホール素子３０が接続されている。なお、電圧Ｖ_H1，Ｖ_H2は互いに逆相となる正弦波状に変化する電圧である。

なお、出力端子ＯＵＴ２側に設けられたオペアンプ１１Ｂ、ＰチャネルＭＯＳＦＥＴ１２Ｂ、ＮチャネルＭＯＳＦＥＴ１５Ｂ、抵抗１７Ｂ，１８Ｂ、反転回路２０Ｂ，２１Ｂ、電流制御回路２５Ｂについては、ホール素子３０から出力される電圧Ｖ_H1，Ｖ_H2のオペアンプ１１Ｂへの入力関係がオペアンプ１１Ａとは反対である以外、出力端子ＯＵＴ１側と同様の構成となっている。

オペアンプ１１Ａは、＋入力端子に電圧Ｖ_H1が印加され、−入力端子に抵抗１７Ａを介して電圧Ｖ_H2が印加されている。また、オペアンプ１１Ａは、端子ＯＵＴ１と−入力端子とを抵抗１８Ａを介して接続する帰還回路を含んで構成されている。すなわち、オペアンプ１１Ａは、端子ＯＵＴ１に印加される駆動電圧Ｖ_OUT1が、電圧Ｖ_H1，Ｖ_H2の差を抵抗１７Ａ，１８Ａの抵抗比に応じたゲインで増幅した電圧となるよう帰還制御を行う。なお、オペアンプ１１Ｂによって制御される端子ＯＵＴ２に印加される駆動電圧Ｖ_OUT2は、駆動電圧Ｖ_OUT1の逆相となる。

ＰチャネルＭＯＳＦＥＴ１２Ａ（第１トランジスタ）及びＮチャネルＭＯＳＦＥＴ１５Ａ（第２トランジスタ）は、電源電圧Ｖddと接地電圧との間で直列に接続され、接続点が端子ＯＵＴ１と接続されている。そして、ＰチャネルＭＯＳＦＥＴ１２Ａ及びＮチャネルＭＯＳＦＥＴ１５Ａのゲートには、オペアンプ１１Ａの出力電圧が反転回路２０Ａ，２１Ａを介して印加されている。なお、反転回路２０Ａ，２１Ａは、オペアンプ１１Ａの出力電圧を中点電圧（例えばＶdd／２）を境に反転して出力する回路である。したがって、電圧Ｖ_H1＞電圧Ｖ_H2の場合は、オペアンプ１１Ａの出力電圧が高くなり、ＰチャネルＭＯＳＦＥＴ１２Ａの電流が増加するとともにＮチャネルＭＯＳＦＥＴ１５Ａの電流が減少していき、駆動電圧Ｖ_OUT1は高くなっていく。一方、電圧Ｖ_H1＜電圧Ｖ_H2の場合は、オペアンプ１１Ａの出力電圧が低くなり、ＰチャネルＭＯＳＦＥＴ１２Ａの電流が減少するとともにＮチャネルＭＯＳＦＥＴ１５Ａの電流が増加していき、駆動電圧Ｖ_OUT1は低くなっていく。このような制御により、駆動電圧Ｖ_OUT1が電圧Ｖ_H1，Ｖ_H2の差に応じた電圧となる。

電流制御回路２５Ａは、ＰチャネルＭＯＳＦＥＴ１２Ａ及びＮチャネルＭＯＳＦＥＴ１５Ａの貫通電流を抑制するためにＰチャネルＭＯＳＦＥＴ１２Ａ及びＮチャネルＭＯＳＦＥＴ１５Ａのゲートの電圧を制御する回路である。例えば、電流制御回路２５Ａは、ＰチャネルＭＯＳＦＥＴ１２Ａの電流増加に応じて、ＮチャネルＭＯＳＦＥＴ１５Ａの電流が減少するようにＮチャネルＭＯＳＦＥＴ１５Ａのゲートの電圧を低下させる。また、電流制御回路２５Ａは、ＮチャネルＭＯＳＦＥＴ１５Ａの電流増加に応じて、ＰチャネルＭＯＳＦＥＴ１２Ａの電流が減少するようにＰチャネルＭＯＳＦＥＴ１２Ａのゲートの電圧を上昇させる。同様に、電流制御回路２５Ｂは、ＰチャネルＭＯＳＦＥＴ１２Ｂ及びＮチャネルＭＯＳＦＥＴ１５Ｂの貫通電流を抑制するためにＰチャネルＭＯＳＦＥＴ１２Ｂ及びＮチャネルＭＯＳＦＥＴ１５Ｂのゲートの電圧を制御する。

図２は、電流制御回路２５Ａの構成例を示す図である。電流制御回路２５Ａは、ＰチャネルＭＯＳＦＥＴ４０〜４４、ＮチャネルＭＯＳＦＥＴ５０〜５４、及び定電流回路６０，６１を含んで構成されている。なお、電流制御回路２５Ｂについても同様の構成となっている。

ＰチャネルＭＯＳＦＥＴ４０は、ソースに電源電圧Ｖddが印加され、ドレインがＰチャネルＭＯＳＦＥＴ４２のソースと接続され、ゲートがＰチャネルＭＯＳＦＥＴ１２Ａのゲートと接続されている。ＰチャネルＭＯＳＦＥＴ４１は、ソースに電源電圧Ｖddが印加され、ドレインがゲートと接続されるとともに定電流回路６０と接続されている。ＰチャネルＭＯＳＦＥＴ４２は、ソースがＰチャネルＭＯＳＦＥＴ４０のドレインと接続され、ドレインがＮチャネルＭＯＳＦＥＴ５０のドレインと接続され、ゲートがＰチャネルＭＯＳＦＥＴ４１のゲートと接続されている。

ＰチャネルＭＯＳＦＥＴ４３は、ソースに電源電圧Ｖddが印加され、ドレインがゲートと接続されるとともにＮチャネルＭＯＳＦＥＴ５４のドレインと接続されている。ＰチャネルＭＯＳＦＥＴ４４は、ソースに電源電圧Ｖddが印加され、ドレインがＰチャネルＭＯＳＦＥＴ１２Ａのゲートと接続され、ゲートがＰチャネルＭＯＳＦＥＴ４３のゲートと接続されている。なお、ＰチャネルＭＯＳＦＥＴ４４のサイズはＰチャネルＭＯＳＦＥＴ４３のサイズよりも大きく、本実施形態では１０倍であることとする。

ＮチャネルＭＯＳＦＥＴ５０は、ドレインがゲートと接続されるとともにＰチャネルＭＯＳＦＥＴ４２のドレインと接続され、ソースが接地されている。ＮチャネルＭＯＳＦＥＴ５１は、ドレインがＮチャネルＭＯＳＦＥＴ１５Ａのゲートと接続され、ソースが接地され、ゲートがＮチャネルＭＯＳＦＥＴ５０のゲートと接続されている。なお、ＮチャネルＭＯＳＦＥＴ５１のサイズはＮチャネルＭＯＳＦＥＴ５０のサイズよりも大きく、本実施形態では１０倍であることとする。

ＮチャネルＭＯＳＦＥＴ５２は、ドレインがＮチャネルＭＯＳＦＥＴ５４のソースと接続され、ソースが接地され、ゲートがＮチャネルＭＯＳＦＥＴ１５Ａのゲートと接続されている。ＮチャネルＭＯＳＦＥＴ５３は、ドレインがゲートと接続されるとともに、定電流回路６１と接続され、ソースが接地されている。ＮチャネルＭＯＳＦＥＴ５４は、ドレインがＰチャネルＭＯＳＦＥＴ４３のドレインと接続され、ソースがＮチャネルＭＯＳＦＥＴ５２のドレインと接続され、ゲートがＮチャネルＭＯＳＦＥＴ５３のゲートと接続されている。

定電流回路６０は、定電流Ｉを出力する回路であり、一端がＰチャネルＭＯＳＦＥＴ４１のソースと接続され、他端が接地されている。定電流回路６１は、定電流Ｉを出力する回路であり、一端に電源電圧Ｖddが印加され、他端がＮチャネルＭＯＳＦＥＴ５３のドレインと接続されている。

なお、ＰチャネルＭＯＳＦＥＴ４０〜４２及び定電流回路６０が本発明の第１電流出力回路に相当し、ＮチャネルＭＯＳＦＥＴ５０，５１が本発明の第１電圧制御回路に相当する。また、ＮチャネルＭＯＳＦＥＴ５２〜５４及び定電流回路６１が本発明の第２電流出力回路に相当し、ＰチャネルＭＯＳＦＥＴ４３，４４が本発明の第２電圧制御回路に相当する。

このような電流制御回路２５Ａを含んで構成されるモータ駆動回路１０の動作の一例を説明する。例えば、ＰチャネルＭＯＳＦＥＴ１２Ａがオンになっているとする。ＰチャネルＭＯＳＦＥＴ４０のゲートは、ＰチャネルＭＯＳＦＥＴ１２Ａのゲートと接続されているため、ＰチャネルＭＯＳＦＥＴ１２Ａの電流増加に伴ってＰチャネルＭＯＳＦＥＴ４０の電流も増加することとなる。そして、ＰチャネルＭＯＳＦＥＴ４１，４２は電流ミラー回路を形成しているため、ＰチャネルＭＯＳＦＥＴ４０の電流増加に伴って、ＮチャネルＭＯＳＦＥＴ５０に定電流回路６０の定電流Ｉに応じた電流が流れることとなる。ＮチャネルＭＯＳＦＥＴ５０，５１は電流ミラー回路を構成するとともに、ＮチャネルＭＯＳＦＥＴ５１のサイズはＮチャネルＭＯＳＦＥＴ５０の１０倍であるため、ＮチャネルＭＯＳＦＥＴ５１の電流が大きくなる。したがって、ＮチャネルＭＯＳＦＥＴ１５Ａのゲートの電圧が接地側へ引き下げられ、ＮチャネルＭＯＳＦＥＴ１５Ａの電流が減少することとなる。

また、例えば、ＮチャネルＭＯＳＦＥＴ１５Ａがオンになっているとする。ＮチャネルＭＯＳＦＥＴ５２のゲートは、ＮチャネルＭＯＳＦＥＴ１５Ａのゲートと接続されているため、ＮチャネルＭＯＳＦＥＴ１５Ａの電流増加に伴ってＮチャネルＭＯＳＦＥＴ５２の電流も増加することとなる。そして、ＮチャネルＭＯＳＦＥＴ５３，５４は電流ミラー回路を形成しているため、ＮチャネルＭＯＳＦＥＴ５２の電流増加に伴って、ＰチャネルＭＯＳＦＥＴ４３に定電流回路６１の定電流Ｉに応じた電流が流れることとなる。ＰチャネルＭＯＳＦＥＴ４３，４４は電流ミラー回路を構成するとともに、ＰチャネルＭＯＳＦＥＴ４４のサイズはＰチャネルＭＯＳＦＥＴ４３の１０倍であるため、ＰチャネルＭＯＳＦＥＴ４４の電流が大きくなる。したがって、ＰチャネルＭＯＳＦＥＴ１２Ａのゲートの電圧が電源側へ引き上げられ、ＰチャネルＭＯＳＦＥＴ１２Ａの電流が減少することとなる。

なお、電流制御回路２５ＡがＮチャネルＭＯＳＦＥＴ１５Ａの電流を減少させると、一時的に端子ＯＵＴ１の電圧Ｖ_OUT1が上昇するが、オペアンプ１１Ａによって、電圧Ｖ_OUT1が所望のレベルになるように帰還制御されることとなる。電流制御回路２５ＡがＰチャネルＭＯＳＦＥＴ１２Ａの電流を減少させることによって、一時的に端子ＯＵＴ１の電圧Ｖ_OUT1が下降する場合についても同様である。

つまり、モータ駆動回路１０では、オペアンプ１１Ａによって電圧Ｖ_OUT1が所望のレベルになるように帰還制御されるとともに、電流制御回路２５ＡによってＰチャネルＭＯＳＦＥＴ１２Ａ及びＮチャネルＭＯＳＦＥＴ１５Ａの一方の電流が減少するように制御される。したがって、例えば、オペアンプ１１Ａが電圧Ｖ_OUT1を中点電圧付近にするように制御している場合であっても、電流制御回路２５Ａによって、ＰチャネルＭＯＳＦＥＴ１２Ａ及びＮチャネルＭＯＳＦＥＴ１５Ａのオン状態が同程度にならないように制御される。このような制御により、ＰチャネルＭＯＳＦＥＴ１２Ａ及びＮチャネルＭＯＳＦＥＴ１５Ａに貫通電流を抑制することができる。同様に、電流制御回路２５Ｂによって、ＰチャネルＭＯＳＦＥＴ１２Ｂ及びＮチャネルＭＯＳＦＥＴ１５Ｂにおける貫通電流も抑制される。

そして、このようなモータ駆動回路１０を用いることにより、ノート型パーソナルコンピュータ等の電子機器において、貫通電流による回路の破壊や消費電力の損失、発熱等の発生を抑制することができる。

なお、上記実施形態は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。例えば、本実施形態では、モータ駆動回路１０を単相のファンモータの駆動用としたが、駆動対象のモータはファンモータに限られず、相数についても単相に限られない。

本発明の一実施形態であるモータ駆動回路の構成を示す図である。 電流制御回路の構成例を示す図である。 単相のファンモータを駆動するモータ駆動回路の構成の一例を示す図である。

符号の説明

１０ モータ駆動回路
１１Ａ，１１Ｂ オペアンプ
１２Ａ，１２Ｂ ＰチャネルＭＯＳＦＥＴ
１５Ａ，１５Ｂ ＮチャネルＭＯＳＦＥＴ
１７Ａ，１７Ｂ，１８Ａ，１８Ｂ 抵抗
２０Ａ，２０Ｂ，２１Ａ，２１Ｂ 反転回路
２５Ａ，２５Ｂ 電流制御回路
３０ ホール素子
４０〜４４ ＰチャネルＭＯＳＦＥＴ
５０〜５４ ＮチャネルＭＯＳＦＥＴ
６０，６１ 定電流回路

Claims (5)

1. 接続点の電圧がモータコイルの一端に印加される駆動電圧となる、直列に接続された第１及び第２トランジスタと、
   前記駆動電圧を帰還制御し、前記駆動電圧を、前記モータコイルの駆動を制御するための第１及び第２制御電圧の差に応じた電圧とすべく、前記第１及び第２トランジスタを制御するオペアンプと、
   前記第１トランジスタの電流増加に応じて前記第２トランジスタの電流を減少させるべく前記第２トランジスタを制御し、前記第２トランジスタの電流増加に応じて前記第１トランジスタの電流を減少させるべく前記第１トランジスタを制御する電流制御回路と、
   を備えることを特徴とするモータ駆動回路。
2. 請求項１に記載のモータ駆動回路であって、
   前記電流制御回路は、
   前記第１トランジスタの制御電極の電圧が前記第１トランジスタの電流が増加する方へ変化するにつれて増加する電流を出力する第１電流出力回路と、
   前記第１電流出力回路から出力される前記電流が増加するにつれて前記第２トランジスタの制御電極の電圧を前記第２トランジスタの電流が減少する方へ変化させる第１電圧制御回路と、
   前記第２トランジスタの制御電極の電圧が前記第２トランジスタの電流が増加する方へ変化するにつれて増加する電流を出力する第２電流出力回路と、
   前記第２電流出力回路から出力される前記電流が増加するにつれて前記第１トランジスタの制御電極の電圧を前記第１トランジスタの電流が減少する方へ変化させる第２電圧制御回路と、
   を含んで構成されることを特徴とするモータ駆動回路。
3. ファンと、
   前記ファンを駆動するモータと、
   前記モータを駆動するモータ駆動回路と、
   を備え、
   前記モータ駆動回路は、
   接続点の電圧がモータコイルの一端に印加される駆動電圧となる、直列に接続された第１及び第２トランジスタと、
   前記駆動電圧を、前記モータコイルの駆動を制御するための第１及び第２制御電圧の差に応じた電圧とすべく、前記第１及び第２トランジスタを制御するオペアンプと、
   前記第１トランジスタの電流増加に応じて前記第２トランジスタの電流を減少させるべく前記第２トランジスタを制御し、前記第２トランジスタの電流増加に応じて前記第１トランジスタの電流を減少させるべく前記第１トランジスタを制御する電流制御回路と、
   を含んで構成されることを特徴とするファンモータ。
4. ファンと、
   前記ファンを駆動するモータと、
   前記モータを駆動するモータ駆動回路と、
   前記ファンによって冷却される被冷却装置と、
   を備え、
   前記モータ駆動回路は、
   接続点の電圧がモータコイルの一端に印加される駆動電圧となる、直列に接続された第１及び第２トランジスタと、
   前記駆動電圧を、前記モータコイルの駆動を制御するための第１及び第２制御電圧の差に応じた電圧とすべく、前記第１及び第２トランジスタを制御するオペアンプと、
   前記第１トランジスタの電流増加に応じて前記第２トランジスタの電流を減少させるべく前記第２トランジスタを制御し、前記第２トランジスタの電流増加に応じて前記第１トランジスタの電流を減少させるべく前記第１トランジスタを制御する電流制御回路と、
   を含んで構成されることを特徴とする電子機器。
5. ファンと、
   前記ファンを駆動するモータと、
   前記モータを駆動するモータ駆動回路と、
   前記ファンによって冷却されるプロセッサと、
   を備え、
   前記モータ駆動回路は、
   接続点の電圧がモータコイルの一端に印加される駆動電圧となる、直列に接続された第１及び第２トランジスタと、
   前記駆動電圧を、前記モータコイルの駆動を制御するための第１及び第２制御電圧の差に応じた電圧とすべく、前記第１及び第２トランジスタを制御するオペアンプと、
   前記第１トランジスタの電流増加に応じて前記第２トランジスタの電流を減少させるべく前記第２トランジスタを制御し、前記第２トランジスタの電流増加に応じて前記第１トランジスタの電流を減少させるべく前記第１トランジスタを制御する電流制御回路と、
   を含んで構成されることを特徴とするノート型パーソナルコンピュータ。

Images