JP2009135400A - 半導体素子のハードマスクパターン及びその形成方法 - Google Patents

半導体素子のハードマスクパターン及びその形成方法 Download PDF

Info

Publication number
JP2009135400A
JP2009135400A JP2008098574A JP2008098574A JP2009135400A JP 2009135400 A JP2009135400 A JP 2009135400A JP 2008098574 A JP2008098574 A JP 2008098574A JP 2008098574 A JP2008098574 A JP 2008098574A JP 2009135400 A JP2009135400 A JP 2009135400A
Authority
JP
Japan
Prior art keywords
hard mask
mask pattern
film
pattern
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008098574A
Other languages
English (en)
Inventor
Woo Yung Jung
宇 榮 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2009135400A publication Critical patent/JP2009135400A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/95—Multilayer mask including nonradiation sensitive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】平面上で垂直方向と水平方向にライン状のパターニング工程のみを行って露光装備の解像度以下に稠密に配列されたハードマスクパターンを形成すること。
【解決手段】半導体基板上に第２のハードマスクパターン１０７ａを形成する段階と、第２のハードマスクパターン１０７ａと交差する第１のパターン１１５ａと第２のハードマスクパターン１０７ａ間に位置する第２のパターン１１５ｂを含む第３のハードマスクパターンを形成する段階と、第１のパターン１１５ａ間に第４のハードマスクパターン１２３ａを形成する段階と、を含む半導体素子のハードマスクパターン形成方法。
【選択図】図１０

Description

本発明は、半導体素子のハードマスクパターン及びその形成方法に関するものであり、マトリックス状に配列された多数のコンタクトホールを形成するためのエッチング工程時に用いられる半導体素子のハードマスクパターン及びその形成方法に関するものである。
半導体基板には、トランジスタのような多数の半導体素子が形成され、半導体素子を電気的に連結させるために金属配線が形成される。金属配線と半導体基板の接合領域（例えば、トランジスタのソースまたはドレイン）は、コンタクトプラグにより電気的に連結される。
DRAM素子の場合には、半導体基板にトランジスタを形成し、ストレージノードコンタクトプラグを形成し、このために、コンタクトプラグを形成する前に層間絶縁膜を形成した後、コンタクトホールを形成する。
DRAMは、トランジスタとキャパシタの配列に従って様々に区分されるが、4F4 DRAM素子はストレージノードコンタクトプラグがセル領域でマトリックス状に配列される。即ち、トランジスタを形成した後、層間絶縁膜を形成し、セル領域で層間絶縁膜に多数のコンタクトホールがマトリックス状に配列されて形成される。一方、素子の集積度が高くなるにつれて4F4 DRAM素子においてコンタクトホールの配列は、露光装備の解像度（resolution）の限界以下のピッチを有するようになる。これにより、コンタクトホールが形成される領域を定義するためのフォトレジストパターン形成時にフォトレジスト膜に対する露光工程を２回に渡って実施しなければならない。これにより、工程単価が高くなり、解像度の尺度であるk1を0.20以下に減少させ難い。
本発明の目的は、平面上で垂直方向と水平方向にライン状のパターニング工程のみを行って露光装備の解像度以下に稠密に配列されたハードマスクパターンを形成することである。
本発明の実施例による半導体素子のハードマスクパターン形成方法は、半導体基板上に第１のハードマスクパターンを形成する段階と、第１のハードマスクパターンと交差する第１のパターンと第１のハードマスクパターン間に位置する第２のパターンを含む第２のハードマスクパターンを形成する段階、及び第１のパターン間に第３のハードマスクパターンを形成する段階を含む。
前記において、第１のハードマスクパターンを形成する前に、半導体基板上に下部膜及び第１のハード膜がさらに形成され得る。第１のハード膜は、SOC（Spin On Carbon）膜で形成することができる。第１のハードマスクパターンは、Si含有BARC膜で形成することができる。
第２のハードマスクパターンを形成する段階は、第１のハードマスクパターンによる段差が維持された厚さで第１の補助膜を形成する段階と、段差により発生した第１の補助膜の間の空間が満たされるように第１の補助膜上に第２のハード膜を形成する段階、及び第２のハード膜が第１の補助膜の間の空間に残留し、第１の補助膜上で第２のハード膜が第１のハードマスクパターンと交差する方向に残留するようにパターニング工程を行って第１及び第２のパターンを形成する段階を含む。第１の補助膜は、カーボンポリマーで形成することができる。第２のハード膜上に反射防止膜がさらに形成され得る。第１の補助膜の膜厚により第１のハードマスクパターンと第２のパターンの間隔が決定される。第２のハードマスクパターンは、Si含有BARC膜で形成することができる。
第３のハードマスクパターンを形成する段階は、第２のハードマスクパターンによる段差が維持された厚さで第２の補助膜を形成する段階、段差により発生した第２の補助膜の間の空間が満たされるように第２の補助膜上に第３のハード膜を形成する段階、及び第３のハード膜が第２の補助膜の間の空間に残留するようにパターニング工程を行って第３のハードマスクパターンを形成する段階を含む。第２の補助膜はカーボンポリマーで形成することができる。第２の補助膜の膜厚により第１のパターンと第３のハードマスクパターンの間隔が決定される。第３のハードマスクパターンは、Si含有BARC膜で形成することができる。
第１乃至第３のハードマスクパターンが同一の物質で形成されることが望ましく、第１乃至第３のハードマスクパターンは互いに異なる層に形成される。第２のハードマスクパターンの第１及び第２のパターンが互いに異なる層に形成される。
第１乃至第３のハードマスクパターン間の空間がコンタクトホールが形成されるコンタクト領域と定義され、第１のハードマスクパターンのピッチがコンタクト領域のピッチの２倍となり、第１のパターンのピッチがコンタクト領域のピッチの２倍となり、第２のパターンのピッチがコンタクト領域のピッチの２倍となり、第３のハードマスクパターンのピッチがコンタクト領域のピッチの２倍となる。
本発明の実施例による半導体素子のハードマスクパターンは、半導体基板上に形成された第１のハードマスクパターンと、第１のハードマスクパターンと交差する第１のパターンと第１のハードマスクパターン間に対応する領域に形成された第２のパターンを含む第２のハードマスクパターン、及び第１のパターン間に対応する領域に形成された第３のハードマスクパターンを含む。
前記において、第１乃至第３のハードマスクパターンが同一の物質で形成されることができ、第１乃至第３のハードマスクパターンがSi含有BARC膜で形成することができる。第１乃至第３のハードマスクパターンが互いに異なる層に形成される。第２のハードマスクパターンの第１及び第２のパターンが互いに異なる層に形成される。
半導体基板上に下部膜及びハード膜がさらに形成されることができ、ハード膜がSOC（Spin On Carbon）膜で形成することができる。
第２のハードマスクパターンの第２のパターンと第１のハードマスクパターン間の間隔がコンタクトホールの横幅に対応し、第２のハードマスクパターンの第１のパターンと第４のハードマスクパターン間の間隔がコンタクトホールの縦幅に対応する。第１乃至第３のハードマスクパターンの互いの間隔が同一であり得る。
従来は、マトリックス状に配列されるコンタクトホールが形成される領域を定義するために、奇数番目の行と奇数番目の列に位置するコンタクトホールを定義するための第１のマスクと偶数番目の行と偶数番目の列に位置するコンタクトホールを定義するための第２のマスクを用いて露光工程を実施した。これにより、２つのマスクを用いるために、整列誤差に問題が発生することがある。しかし、本発明では垂直方向と水平方向のパターニング工程でコンタクトホールを形成するため、整列誤差に関する問題を解決することができる。
また、DRAMにおいてコンタクトアレイをDEET（Double Expose & Etch Tech）で具現するためには、チェックボード（Check board）の形態でマスクを２枚に分離しなければならない。チェックボードタイプのコンタクトアレイを露光装備でデファイン（define）するためには、２次元で対称である形態の照明（Illumination）を適用しなければならないため、解像度が落ちる。これにより、DEETで具現することができるk1は0.20以上である。しかし、本発明ではライン状を露光装備でデファイン（define）するため、双極子（dipole）のような強い照明を適用してk1を0.14まで具現することができる。
以下、添付した図面を参照し、本発明の望ましい実施例を説明する。しかし、本発明は以下で開示される実施例により限定されるものではなく、互いに異なる多様な形態で具現されることができ、本発明の範囲が次に詳述する実施例により限定されるものではない。単に、本実施例は本発明の開示が完全であるようにし、通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本発明の範囲は、本願の特許請求の範囲により理解されなければならない。
一方、ある膜が他の膜または半導体基板の「上」にあると記載される場合に、前記ある膜は前記他の膜または半導体基板に直接接触して存在することができ、またはその間に第３の膜が介在されることもできる。また、図面において各層の厚さや大きさは説明の便宜及び明確性のために適宜拡大している。図面上において同一符号は同一の要素を指す。
図１乃至図１１は、本発明の実施例による半導体素子のハードマスクパターン形成方法を説明するための図面である。
図１に示すように、トランジスタを含む半導体素子（図示せず）が形成された半導体基板１０１上に下部膜１０３を形成する。ここで、下部膜１０３は、層間絶縁膜になり得る。下部膜１０３に多数のコンタクトホールを形成するためのエッチング工程時にエッチングマスクとして用いるために、下部膜１０３上に第１のハード膜１０５、第２のハード膜１０７及び第１の反射防止膜１０９を順次形成する。第１の反射防止膜１０９上には、第１のフォトレジストパターン１１１が形成される。
前記において、コンタクトホールがマトリックス状に配列される場合を例として説明する。マトリックス状に配列されたコンタクトホールを形成する工程は、DRAM製造工程でストレージノードコンタクトホールを形成する工程にも適用されることができる。
一方、第１のハード膜１０５はSOC（Spin On Carbon）膜で形成し、第２のハード膜１０７はSi含有BARC（Bottom Anti Reflection Coating）膜で形成し、第１の反射防止膜１０９は第１のフォトレジストパターン１１１を形成する過程で乱反射による露光特性が低下するのを防止する役割をする。第２のハード膜１０７が乱反射防止機能も行える場合、第１の反射防止膜１０９は省略可能である。
第１のフォトレジストパターン１１１は、一方向に平行に形成される。具体的に例を挙げて説明すれば、DRAM素子の場合、セル領域でコンタクトホールが形成される領域ＣＡの間に一方向に平行に形成される。第１のフォトレジストパターン１１１のパターン間のピッチＰ２（第２のハードマスクパターン１０７ａのピッチ）は、コンタクト領域ＣＡ間のピッチＰ１（コンタクトホール間のピッチ）の２倍となる。
図２に示すように、第１のフォトレジストパターン１１１を用いたエッチング工程で第１の反射防止膜１０９及び第２のハード膜１０７をパターニングして第２のハードマスクパターン１０７ａ（請求項では「第１のハードマスクパターン」）を形成する。第１のフォトレジストパターン１１１の形態により、第２のハードマスクパターン１０７ａもコンタクト領域ＣＡの間で一方向に平行にパターニングされ、第２のハードマスクパターン１０７ａのピッチは、コンタクト領域ＣＡピッチの２倍となる。第２のハードマスクパターン１０７ａ間には第１のハード膜１０５の一部が露出される。その後、第１のフォトレジストパターン１１１は除去される。
図３に示すように、第１のハード膜１０５の露出された領域を含む半導体基板１０１上に第１の補助膜１１３を形成する。第１の補助膜１１３は、カーボンポリマーで形成することが望ましい。
第１の補助膜１１３は、第２のハードマスクパターン１０７ａにより発生した段差が維持される程度の厚さで形成する。特に、第２のハードマスクパターン１０７ａの側壁に形成される第１の補助膜１１３の厚さは、後続工程でコンタクトホールの一方向幅を決定するため、コンタクトホールの一方向の幅に応じて第１の補助膜１１３の厚さを調節することが望ましい。第１の補助膜１１３が段差が維持される程度の厚さで形成されることにより、第２のハードマスクパターン１０７ａ間の第１の補助膜１１３にはコンタクト領域ＣＡの間隔に対応するトレンチのような段差が発生する。即ち、第１の補助膜１１３の対向する側壁の距離がコンタクトホール間の距離となる。
図４に示すように、第１の補助膜１１３の間の空間が満たされるように、第１の補助膜１１３を含む半導体基板１０１上に第３のハード膜１１５（請求項では「第２のハード膜」）を形成する。第３のハード膜１１５上には、第２の反射防止膜１１７を形成する。第２の反射防止膜１１７上には、第２のフォトレジストパターン１１９を形成する。
第３のハード膜１１５は、後続工程を容易にするために、第２のハードマスクパターン１０７ａと同一の物質で形成することが望ましい。即ち、第３のハード膜１１５は、Si含有BARC膜で形成することができる。図１で説明した通り、第３のハード膜１１５が第２のフォトレジストパターン１１９を形成するための露光工程時に乱反射防止機能を行うことができる場合、第２の反射防止膜１１７は省略可能である。
第２のフォトレジストパターン１１９は、第１のフォトレジストパターン１１１（図１参照）と交差する方向に平行に形成される。具体的に例を挙げて説明すれば、DRAM素子の場合、セル領域でコンタクトホールが形成される領域ＣＡ間に第１のフォトレジストパターン１１１（図１参照）と交差する方向に平行に形成される。第２のフォトレジストパターン１１９のパターン間ピッチＰ３（第３のハードマスクパターン、第１及び第２のパターン１１５ａ、１１５ｂのピッチ）は、コンタクト領域ＣＡ間ピッチＰ１の２倍となる。
図５に示すように、第２のフォトレジストパターン１１９を用いたエッチング工程で第２の反射防止膜１１７及び第３のハード膜１１５をパターニングして第３のハードマスクパターン１１５ａ、１１５ｂ（請求項では「第２のハードマスクパターン」）を形成する。その後、第２のフォトレジストパターン１１９は除去される。
第３のハードマスクパターン１１５ａ、１１５ｂは、第１の補助膜１１３上に第２のハードマスクパターン１０７ａと交差する方向に平行に形成される第１のパターン１１５ａと、第２のハードマスクパターン１０７ａ間の第１の補助膜１１３上に第２のハードマスクパターン１０７ａと平行に形成される第２のパターン１１５ｂとを含む。これらは互いに異なる層に形成される。この時、第１の補助膜１１３の膜厚により第２のハードマスクパターン１０７ａと第２のパターン１１５ｂの間隔が決定される。
具体的に説明すれば、第２のフォトレジストパターン１１９の形態により、コンタクト領域ＣＡ間の第１の補助膜１１３上において第３のハード膜１１５は第２のハードマスクパターン１０７ａと交差する方向に平行にパターニングされて第１のパターン１１５ａとして形成され、第１の補助膜１１３上において第１のパターン１１５ａのピッチは、コンタクト領域ＣＡピッチの２倍となる。また、第３のハード膜１１５は、第２のハードマスクパターン１０７ａ間の第１の補助膜１１３に発生した段差部位にも残留し、第２のパターン１１５ｂとなる。第２のパターン１１５ｂは、第１の補助膜１１３に発生した段差部位に自動整列されて形成され、露光マスクを用いないため、整列誤差が発生せず、第２のパターン１１５ｂと第２のハードマスクパターン１０７ａの間隔は、第１の補助膜１１３の膜厚により自動的に決定される。
これにより、第３のハードマスクパターンは、第１のパターン１１５ａ及び第２のパターン１１５ｂを含み、第１の補助膜１１３を四角形の形態で露出させる。第１の補助膜１１３が露出される一つの四角形の領域ごとに４つのコンタクト領域ＣＡが含まれ、４つのコンタクト領域ＣＡは四角形の領域の四つの片隅にそれぞれ位置する。
図６に示すように、第３のハードマスクパターン１１５ａ、１１５ｂを含む半導体基板１０１上に第２の補助膜１２１を形成する。第２の補助膜１２１は、第１の補助膜１１３と同一の物質、即ちカーボンポリマーで形成することが望ましい。
第２の補助膜１２１は、第３のハードマスクパターン１１５ａ、１１５ｂにより発生した段差が維持される程度の厚さで形成する。特に、第３のハードマスクパターン１１５ａ、１１５ｂのうち、第１のパターン１１５ａの側壁に形成される第２の補助膜１２１の厚さは、後続工程でコンタクトホールの他方向の幅を決定するため、コンタクトホールの他方向の幅に応じて第２の補助膜１２１の厚さを調節することが望ましい。第２の補助膜１２１が段差が維持される程度の厚さで形成されることにより、第３のハードマスクパターン１１５ａ、１１５ｂの第１のパターン１１５ａ間の第２の補助膜１２１には、コンタクト領域ＣＡの間隔に対応するトレンチと同様な段差が発生する。即ち、第２の補助膜１２１の対向する側壁の距離がコンタクトホール間の距離となる。
一方、第３のハードマスクパターンのうち第２のパターン１１５ｂは、第２の補助膜１２１により覆われる。
図７に示すように、第２の補助膜１２１に発生した段差が完全に満たされるように第２の補助膜１２１を含む半導体基板１０１上に第４のハード膜１２３を形成する。第４のハード膜１２３は、後続工程が容易であるように、第３のハード膜１１５または第２のハード膜１０７と同一の物質、即ち、Si含有BARC膜で形成することが望ましい。
図８に示すように、第４のハード膜が第２の補助膜１２１に発生した段差部にのみ残留するようにエッチング工程を行って第４のハードマスクパターン１２３ａ（請求項では「第３のハードマスクパターン」）を形成する。この時、第２の補助膜１２１の厚さにより第４のハードマスクパターン１２３ａと第１のパターン１１５ａの間隔が決定される。
エッチング工程は、第２の補助膜１２１が露出されるまで化学的機械的研磨工程を行う方式で進めることができる。また、エッチング工程は、エッチバック工程のような全面エッチング方式で実施され得る。これにより、第４のハードマスクパターン１２３ａは、第３のハードマスクパターンのうち第１のパターン１１５ａ間の第２の補助膜１２１上に第１のパターン１１５ａと平行な方向に形成される。第４のハードマスクパターン１２３ａのパターン間ピッチＰ４は、コンタクト領域ＣＡ間ピッチＰ１の２倍となる。
第４のハードマスクパターン１２３ａは、第２の補助膜１２１に発生した段差部位にのみ第４のハード膜が残留して形成されるため、第１のパターン１１５ａ間に自動整列される。従って、露光マスクを用いないため、整列誤差が発生せず、第１のパターン１１５ａと第４のハードマスクパターン１２３ａの間隔は、第２の補助膜１２１の厚さにより自動的に決定される。
図９に示すように、第１の補助膜１１３及び第２の補助膜１２１が、第２〜第４のハードマスクパターン１０７ａ、１１５ａ、１１５ｂ、１２３ａの下部にのみ残留するように第１の補助膜１１３及び第２の補助膜１２１をエッチングする。これにより、コンタクト領域ＣＡの第１のハード膜１０５が露出される。
図１０に示すように、第２〜第４のハードマスクパターン１０７ａ、１１５ａ、１１５ｂ、１２３ａを用いたエッチング工程で第１のハード膜をパターニングしてコンタクト領域ＣＡに開口部を有する第１のハードマスクパターン１０５ａを形成する。次いで、図面には示されていないが、第１のハードマスクパターン１０５ａを用いたエッチング工程で下部膜１０３をエッチングする。これにより、下部膜１０３（例えば、層間絶縁膜）にはコンタクトホールが形成され、4F4 DRAM素子の場合、ストレージノードコンタクトプラグが形成される領域にコンタクトホールが形成される。コンタクトホールは、全体的にマトリックス状に配列される。
前記において、カーボンポリマーを含む補助膜、Si含有BARC膜を含むハード膜及び反射防止膜の形成工程やこれらのエッチング工程は、同一のチャンバ内で真空の破壊なしに連続的に行うイン−サイチュ（In-situ）方式で進めることができる。
一方、前記では第１のハード膜１０５を形成する場合を例として説明したが、第１のハード膜１０５を省略し、互いに異なる層に形成される第２〜第４のハードマスクパターン１０７ａ、１１５ａ、１１５ｂ、１２３ａを用いたエッチング工程で下部膜１０３をパターニングすることができる。
下部膜１０３のエッチングマスクとして用いるために形成された第２〜第４のハードマスクパターン１０７ａ、１１５ａ、１１５ｂ、１２３ａの形態を詳察すれば、次の通りである。
図１１に示すように、第２のハードマスクパターン１０７ａは一方向に平行に形成され、第２のハードマスクパターン１０７ａのピッチは、コンタクト領域ＣＡのピッチの２倍となる。第３のハードマスクパターン１１５ａ、１１５ｂのうち、第１のパターン１１５ａは第２のハードマスクパターン１０７ａと交差する方向に形成され、第１のパターン１１５ａのピッチは、コンタクト領域ＣＡのピッチの２倍となる。第３のハードマスクパターン１１５ａ、１１５ｂのうち、第２のパターン１１５ｂは第２のハードマスクパターン１０７ａ間に平行に形成され、第２のパターン１１５ｂのピッチは、コンタクト領域ＣＡのピッチの２倍となる。第４のハードマスクパターン１２３ａは第２のハードマスクパターン１０７ａと交差する方向に第３のハードマスクパターン１１５ａ、１１５ｂのうち、第１のパターン１１５ａ間に形成され、第４のハードマスクパターン１２３ａのピッチは、コンタクト領域ＣＡのピッチの２倍となる。
第２のハードマスクパターン１０７ａと第２のパターン１１５ｂの間隔は、第１の補助膜１１３の膜厚により決定され（図５を参照）、第４のハードマスクパターン１２３ａ及び第１のパターン１１５ａの間隔は、第２の補助膜１２１の厚さにより決定される（図８を参照）。従って、第１の補助膜１１３及び第２の補助膜１２１の厚さが同一であれば、第２〜第４のハードマスクパターン１０７ａ、１１５ａ、１１５ｂ、１２３ａの互いの間隔が同一になる。これは、第１の補助膜１１３及び第２の補助膜１２１の厚さによりコンタクトホールの横幅と縦幅が決定されることを意味し、厚さが同一であれば、理論的に正方形のコンタクトホールが形成される。
前記構造からなる第２〜第４のハードマスクパターン１０７ａ、１１５ａ、１１５ｂ、１２３ａを形成するために用いられる第１及び第２のフォトレジストパターン１１１、１１９は、垂直方向と水平方向のライン状がそれぞれ定義された第１及び第２露光マスクを用いた第１及び第２露光工程によりそれぞれ形成される。この時、パターンのピッチは、露光マスクに遮光パターン（または透光パターン）の形態で定義されるため、整列誤差が発生しても、ハードマスクパターンのピッチに対する誤差は発生しない。このような理由により、水平または垂直に対する整列誤差が発生しても、コンタクトホールのサイズは変わらない。その結果、整列誤差に対する問題を解決することができる。
一方、第２〜第４のハードマスクパターン１０７ａ、１１５ａ、１１５ｂ、１２３ａを透明なSi含有BARC膜で形成することにより、マスク整列に用いられるオーバーレイバーニアを露出させるためのキーマスクオープン工程を省略することができる。即ち、工程の段階を簡素化することができる。それだけでなく、Si含有BARC膜はスピンオン方式で形成されるため、第１及び第２の補助膜間の空間に第３〜第４のハードマスクパターン１１５ａ、１１５ｂ、１２３ａを容易に形成し得る長所がある。特に、CVD法やPVD法に比べてスピンオン方式は低温（例えば、常温）で実施されるため、ハードマスクパターンを形成する過程で既に形成された下部要素に熱の負担が加えられるのを最小化することができる。
第２〜第４のハードマスクパターン１０７ａ、１１５ａ、１１５ｂ、１２３ａをSi含有BARC膜で形成し、第１〜第２の補助膜１１３、１２１をカーボンポリマーで形成する場合、いずれもカーボン成分を含む。この時、第１〜第２の補助膜１１３、１２１をO2プラズマエッチング工程で除去すれば、O2成分がハードマスクパターンのSiと反応してSiO2が形成され、エッチングバリアの役割をする。従って、ハードマスクパターンと補助膜のエッチング選択比が大きくなる。
本実施例による半導体素子のハードマスクパターン形成方法の説明図。 本実施例による半導体素子のハードマスクパターン形成方法の説明図。 本実施例による半導体素子のハードマスクパターン形成方法の説明図。 本実施例による半導体素子のハードマスクパターン形成方法の説明図。 本実施例による半導体素子のハードマスクパターン形成方法の説明図。 本実施例による半導体素子のハードマスクパターン形成方法の説明図。 本実施例による半導体素子のハードマスクパターン形成方法の説明図。 本実施例による半導体素子のハードマスクパターン形成方法の説明図。 本実施例による半導体素子のハードマスクパターン形成方法の説明図。 本実施例による半導体素子のハードマスクパターン形成方法の説明図。 図１０で形成されたハードマスクパターンの形態の説明図。
符号の説明
１０１：半導体基板
１０３：下部膜
１０５：第１のハード膜
１０５ａ：第１のハードマスクパターン
１０７：第２のハード膜
１０７ａ：第２のハードマスクパターン（請求項では第１のハードマスクパターン）
１０９：第１の反射防止膜
１１１：第１のフォトレジストパターン
１１３：第１の補助膜
１１５：第３のハード膜
１１５ａ：第１のパターン
１１５ｂ：第２のパターン
１１７：第２の反射防止膜
１１９：第２のフォトレジストパターン
１２１：第２の補助膜
１２３：第４のハード膜
１２３ａ：第４のハードマスクパターン（請求項では第３のハードマスクパターン）
Ｐ１：コンタクトホール間のピッチ
Ｐ２：第２のハードマスクパターンのピッチ
Ｐ３：第３のハードマスクパターンのピッチ
Ｐ４：第４のハードマスクパターンのピッチ

Claims (31)

  1. 半導体基板上に第１のハードマスクパターンを形成する段階と、
    前記第１のハードマスクパターンと交差する第１のパターンと前記第１のハードマスクパターン間に位置する第２のパターンを含む第２のハードマスクパターンを形成する段階と、
    前記第１のパターン間に第３のハードマスクパターンを形成する段階と、
    を含む半導体素子のハードマスクパターン形成方法。
  2. 前記第１のハードマスクパターンを形成する前に、
    前記半導体基板上に下部膜及び第１のハード膜がさらに形成される請求項１に記載の半導体素子のハードマスクパターン形成方法。
  3. 前記第１のハード膜は、SOC（Spin On Carbon）膜で形成される請求項２に記載の半導体素子のハードマスクパターン形成方法。
  4. 前記第１のハードマスクパターンは、Si含有BARC膜で形成される請求項１に記載の半導体素子のハードマスクパターン形成方法。
  5. 前記第２のハードマスクパターンを形成する段階は、
    前記第１のハードマスクパターンによる段差が維持された厚さで第１の補助膜を形成する段階と、
    前記段差により発生した前記第１の補助膜の間の空間が満たされるように前記第１の補助膜上に第２のハード膜を形成する段階と、
    前記第２のハード膜が前記第１の補助膜の間の前記空間に残留し、前記第１の補助膜上で前記第２のハード膜が前記第１のハードマスクパターンと交差する方向に残留するようにパターニング工程を行って前記第１及び前記第２のパターンを形成する段階と、
    を含む請求項１に記載の半導体素子のハードマスクパターン形成方法。
  6. 前記第１の補助膜は、カーボンポリマーで形成される請求項５に記載の半導体素子のハードマスクパターン形成方法。
  7. 前記第２のハード膜上に反射防止膜がさらに形成される請求項５に記載の半導体素子のハードマスクパターン形成方法。
  8. 前記第１の補助膜の膜厚により前記第１のハードマスクパターンと前記第２のパターンの間隔が決定される請求項５に記載の半導体素子のハードマスクパターン形成方法。
  9. 前記第２のハードマスクパターンは、Si含有BARC膜で形成される請求項１に記載の半導体素子のハードマスクパターン形成方法。
  10. 前記第３のハードマスクパターンを形成する段階は、
    前記第２のハードマスクパターンによる段差が維持された厚さで第２の補助膜を形成する段階と、
    前記段差により発生した前記第２の補助膜の間の空間が満たされるように前記第２の補助膜上に第３のハード膜を形成する段階と、
    前記第３のハード膜が前記第２の補助膜の間の前記空間に残留するようにパターニング工程を行って前記第３のハードマスクパターンを形成する段階と、
    を含む請求項１に記載の半導体素子のハードマスクパターン形成方法。
  11. 前記第２の補助膜は、カーボンポリマーで形成される請求項１０に記載の半導体素子のハードマスクパターン形成方法。
  12. 前記第２の補助膜の膜厚により前記第１のパターンと前記第３のハードマスクパターンの間隔が決定される請求項１０に記載の半導体素子のハードマスクパターン形成方法。
  13. 前記第３のハードマスクパターンは、Si含有BARC膜で形成される請求項１０に記載の半導体素子のハードマスクパターン形成方法。
  14. 前記第１乃至第３のハードマスクパターンが同一の物質で形成される請求項１に記載の半導体素子のハードマスクパターン形成方法。
  15. 前記第１乃至第３のハードマスクパターンは、互いに異なる層に形成される請求項１に記載の半導体素子のハードマスクパターン形成方法。
  16. 前記第２のハードマスクパターンの前記第１及び第２のパターンが互いに異なる層に形成される請求項１５に記載の半導体素子のハードマスクパターン形成方法。
  17. 前記第１乃至第３のハードマスクパターン間の空間がコンタクトホールが形成されるコンタクト領域で定義される請求項１に記載の半導体素子のハードマスクパターン形成方法。
  18. 前記第１のハードマスクパターンのピッチが前記コンタクト領域のピッチの２倍である請求項１７に記載の半導体素子のハードマスクパターン形成方法。
  19. 前記第１のパターンのピッチが前記コンタクト領域のピッチの２倍である請求項１７に記載の半導体素子のハードマスクパターン形成方法。
  20. 前記第２のパターンのピッチが前記コンタクト領域のピッチの２倍である請求項１７に記載の半導体素子のハードマスクパターン形成方法。
  21. 前記第３のハードマスクパターンのピッチが前記コンタクト領域のピッチの２倍である請求項１７に記載の半導体素子のハードマスクパターン形成方法。
  22. 半導体基板上に形成された第１のハードマスクパターンと、
    前記第１のハードマスクパターンと交差する第１のパターンと前記第１のハードマスクパターン間に対応する領域に形成された第２のパターンを含む第２のハードマスクパターンと、
    前記第１のパターン間に対応する領域に形成された第３のハードマスクパターンと、
    を含む半導体素子のハードマスクパターン。
  23. 前記第１乃至第３のハードマスクパターンが同一の物質で形成される請求項２２に記載の半導体素子のハードマスクパターン。
  24. 前記第１乃至第３のハードマスクパターンがSi含有BARC膜で形成される請求項２２に記載の半導体素子のハードマスクパターン。
  25. 前記半導体基板上に下部膜及びハード膜がさらに形成される請求項２２に記載の半導体素子のハードマスクパターン。
  26. 前記ハード膜がSOC（Spin On Carbon）膜で形成される請求項２５に記載の半導体素子のハードマスクパターン。
  27. 前記第１乃至第３のハードマスクパターンが互いに異なる層に形成された請求項２２に記載の半導体素子のハードマスクパターン。
  28. 前記第２のハードマスクパターンの前記第１及び第２のパターンが互いに異なる層に形成される請求項２３に記載の半導体素子のハードマスクパターン。
  29. 前記第１乃至第３のハードマスクパターンのうち、前記第１のハードマスクパターンが最下部層に該当し、前記第２のハードマスクパターンの前記第２のパターンが前記第１のハードマスクパターンより高い層に該当し、前記第１のパターンが前記第２のパターンより高い層に該当し、前記第３のハードマスクパターンが前記第１のパターンより高い最上部層に該当する請求項２８に記載の半導体素子のハードマスクパターン。
  30. 前記第２のハードマスクパターンの前記第２のパターンと前記第１のハードマスクパターン間の間隔がコンタクトホールの横幅に対応し、前記第２のハードマスクパターンの前記第１のパターンと前記第３のハードマスクパターン間の間隔がコンタクトホールの縦幅に対応する請求項２２に記載の半導体素子のハードマスクパターン。
  31. 前記第１乃至第３のハードマスクパターンの互いの間隔が同一である請求項３０に記載の半導体素子のハードマスクパターン。
JP2008098574A 2007-11-29 2008-04-04 半導体素子のハードマスクパターン及びその形成方法 Pending JP2009135400A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070122647A KR100932333B1 (ko) 2007-11-29 2007-11-29 반도체 소자의 하드 마스크 패턴 및 그 형성 방법

Publications (1)

Publication Number Publication Date
JP2009135400A true JP2009135400A (ja) 2009-06-18

Family

ID=40674891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008098574A Pending JP2009135400A (ja) 2007-11-29 2008-04-04 半導体素子のハードマスクパターン及びその形成方法

Country Status (4)

Country Link
US (1) US7892977B2 (ja)
JP (1) JP2009135400A (ja)
KR (1) KR100932333B1 (ja)
CN (1) CN101447458B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5544007B2 (ja) * 2010-02-19 2014-07-09 東京エレクトロン株式会社 半導体装置の製造方法及び製造装置
WO2014148423A1 (ja) * 2013-03-21 2014-09-25 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP2019508889A (ja) * 2016-01-29 2019-03-28 東京エレクトロン株式会社 メモリフィンパターンを形成するための方法及びシステム
JP2019537254A (ja) * 2016-10-20 2019-12-19 東京エレクトロン株式会社 ビア対グリッドのパターニングにおけるオーバレイエラーを減少する方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100932334B1 (ko) * 2007-11-29 2009-12-16 주식회사 하이닉스반도체 반도체 소자의 하드 마스크 패턴 형성 방법
KR20130023995A (ko) * 2011-08-30 2013-03-08 에스케이하이닉스 주식회사 반도체 소자 및 이의 제조방법
CN102522370B (zh) * 2011-12-22 2015-12-02 上海华虹宏力半导体制造有限公司 接触孔的形成方法
CN102522371B (zh) * 2011-12-22 2016-06-08 上海华虹宏力半导体制造有限公司 接触孔的制作方法
KR101926418B1 (ko) * 2012-05-16 2018-12-10 삼성전자주식회사 반도체 소자의 제조 방법
US9349595B2 (en) * 2012-07-11 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing semiconductor devices
CN104425225A (zh) * 2013-09-04 2015-03-18 中芯国际集成电路制造(上海)有限公司 三重图形的形成方法
KR102248436B1 (ko) 2014-05-23 2021-05-07 삼성전자주식회사 반도체 소자의 제조방법
KR20160037060A (ko) * 2014-09-26 2016-04-05 서울바이오시스 주식회사 발광소자 및 그 제조 방법
US10026645B2 (en) * 2016-08-31 2018-07-17 Globalfoundries Inc. Multiple patterning process for forming pillar mask elements
CN107968073B (zh) * 2016-10-20 2020-10-09 联华电子股份有限公司 埋入式字符线的制作方法
CN108231770B (zh) * 2016-12-22 2021-05-04 联华电子股份有限公司 形成图案的方法
US10475648B1 (en) 2018-05-01 2019-11-12 United Microelectronics Corp. Method for patterning a semiconductor structure
EP3671822A1 (en) * 2018-12-20 2020-06-24 IMEC vzw Self-aligned contact hole and pillar array patterning

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100882409B1 (ko) 2003-06-03 2009-02-05 신에쓰 가가꾸 고교 가부시끼가이샤 반사 방지용 실리콘 수지, 반사 방지막 재료, 이것을 이용한 반사 방지막 및 패턴 형성 방법
KR100539275B1 (ko) * 2004-07-12 2005-12-27 삼성전자주식회사 반도체 장치의 제조 방법
US7572572B2 (en) * 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
KR100861212B1 (ko) * 2006-02-24 2008-09-30 주식회사 하이닉스반도체 반도체소자의 미세패턴 형성방법
KR100734464B1 (ko) * 2006-07-11 2007-07-03 삼성전자주식회사 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
KR100771891B1 (ko) * 2006-11-10 2007-11-01 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5544007B2 (ja) * 2010-02-19 2014-07-09 東京エレクトロン株式会社 半導体装置の製造方法及び製造装置
WO2014148423A1 (ja) * 2013-03-21 2014-09-25 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP2019508889A (ja) * 2016-01-29 2019-03-28 東京エレクトロン株式会社 メモリフィンパターンを形成するための方法及びシステム
JP2019537254A (ja) * 2016-10-20 2019-12-19 東京エレクトロン株式会社 ビア対グリッドのパターニングにおけるオーバレイエラーを減少する方法

Also Published As

Publication number Publication date
US20090140398A1 (en) 2009-06-04
CN101447458B (zh) 2011-01-19
US7892977B2 (en) 2011-02-22
KR100932333B1 (ko) 2009-12-16
KR20090055818A (ko) 2009-06-03
CN101447458A (zh) 2009-06-03

Similar Documents

Publication Publication Date Title
JP2009135400A (ja) 半導体素子のハードマスクパターン及びその形成方法
KR100932334B1 (ko) 반도체 소자의 하드 마스크 패턴 형성 방법
KR100942075B1 (ko) 반도체 소자의 미세 패턴 형성 방법
JP4134199B2 (ja) 半導体装置の製造方法
US7273780B2 (en) Semiconductor device having box-shaped cylindrical storage nodes and fabrication method thereof
US9425072B2 (en) Mask pattern for hole patterning and method for fabricating semiconductor device using the same
US8637406B1 (en) Image transfer process employing a hard mask layer
KR100942078B1 (ko) 반도체 소자의 미세 패턴 형성 방법
JP2010080944A (ja) 半導体装置の製造方法
KR20130082333A (ko) 반도체 장치의 제조 방법
JP2009164546A (ja) 半導体素子のパターン形成方法
TW200939301A (en) Method for manufacturing a semiconductor device
KR100942074B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR20080022387A (ko) 반도체 메모리 소자의 비트라인 형성 방법
JP2015138914A (ja) 半導体装置の製造方法
US20050280035A1 (en) Semiconductor device and method for fabricating the same
US8110507B2 (en) Method for patterning an active region in a semiconductor device using a space patterning process
WO2014148423A1 (ja) 半導体装置及びその製造方法
US10056257B2 (en) Methods for forming fine patterns using spacers
KR20090072200A (ko) 반도체 소자의 하드 마스크 패턴 형성 방법
US20230361165A1 (en) Method of forming semiconductor structure and semiconductor structure
KR100721201B1 (ko) 6ｆ2 레이아웃을 갖는 반도체 소자의 랜딩플러그 형성방법
KR20070001751A (ko) 반도체 소자 스토리지 노드 콘택의 형성 방법
KR20060038587A (ko) 콘택 영역을 증가시킬 수 있는 반도체 소자 제조 방법
JP2013165203A (ja) 半導体装置の製造方法