JP2009087430A - 半導体検査装置及び半導体検査方法 - Google Patents
半導体検査装置及び半導体検査方法 Download PDFInfo
- Publication number
- JP2009087430A JP2009087430A JP2007254362A JP2007254362A JP2009087430A JP 2009087430 A JP2009087430 A JP 2009087430A JP 2007254362 A JP2007254362 A JP 2007254362A JP 2007254362 A JP2007254362 A JP 2007254362A JP 2009087430 A JP2009087430 A JP 2009087430A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- test
- function
- normal
- test execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/146—Write once memory, i.e. allowing changing of memory content by writing additional bits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】メモリセルアレイ110に対して最初にステップ440aの1ビット分のセルの”1”読み出しテスト、ステップ440bの1ビット分のセルの”0”書き込み、ステップ440cの1ビット分のセルの”0”読み出しテストを実行することで、電源供給からステップ440cのリファレンスセルの”0”読み出しテスト開始までの時間を大幅に短縮できる。また、その結果、ノーマリーオントランジスタであるリファレンスカラムスイッチトランジスタ126のゲート126gの断線又は高抵抗によるリファレンスビット線116bの不良をスクリーニングすることができる。
【選択図】図4
Description
図1は、本願発明の第1実施形態におけるデバイスである不揮発性半導体メモリ100の構成図である。
(本願発明の第2実施形態)
以下、本願発明の第2実施形態の作用を説明する。
110 メモリセルアレイ
114 通常セルトランジスタ
116 リファレンスセルトランジスタ
124 カラムスイッチトランジスタ
126 リファレンスカラムスイッチトランジスタ
130 ディテクタ
140 リファレンスディテクタ
DO ディテクタ出力
RDO リファレンスディテクタ出力
210、260、410、310、360、510 コンタクトテスト(接触試験実行手段、接触試験実行工程)
220、430、320、530 DCテスト(直流電流試験実行手段、直流電流試験実行工程)
230、230a、230b、230c、440、440a、440b、440c、330、330a、330b、540、540a、540b FCテスト(機能試験実行手段、機能試験実行工程)
240、340 電源OFF(電源供給制御手段、電源供給制御工程)
250、350 電源OFF所定時間維持(電供給源制御手段、電源供給制御工程)
270、370 電源ON(電源供給制御手段、電源供給制御工程)
280、280a、380、380a、450、450a、450b、450c、550、550a FCテスト(機能試験実行手段、判定工程、判定優先実行工程)
420、520 FCテスト(機能試験実行手段、機能試験実行工程、判定工程、判定優先実行工程)
Claims (13)
- 浮遊ゲートと制御ゲートによって電荷を蓄積することで情報を記憶するメモリ機能を有した複数の通常セルと、前記通常セルと同一構造かつ同一機能とされ、前記通常セル動作状態の基準対象となるリファレンスセルと、を備えたデバイスを、被検査対象として装着部へ装着することで当該デバイスへ電源供給すると共に、前記デバイスの動作状態を検査するための半導体検査装置であって、
前記通常セルを対象として、擬似的に動作させて、前記リファレンスセルを基準とした当該セルの機能試験を行う機能試験実行手段と、
前記機能試験実行手段の実行終了後、前記装着部から前記デバイスへの前記電源供給を停止させ、かつ、所定時間後に再び電源供給するように制御する電源供給制御手段と、を有し、
前記機能試験実行手段は、前記電源供給制御手段による再電源供給後に、前記機能試験実行手段に基づき、少なくとも1回の前記機能試験を行うことで前記リファレンスセルの動作の良否を判定することを特徴とする半導体検査装置。 - 浮遊ゲートと制御ゲートによって電荷を蓄積することで情報を記憶するメモリ機能を有した複数の通常セルと、前記通常セルと同一構造かつ同一機能とされ、前記通常セル動作状態の基準対象となるリファレンスセルと、を備えたデバイスを、被検査対象として装着部へ装着することで当該デバイスへ電源供給すると共に、前記デバイスの動作状態を検査するための半導体検査装置であって、
前記装着部と前記デバイスのパッド又は端子との電気的導通を判定する接触試験を、全ての前記パッド又は前記端子に対して行う接触試験実行手段と、
前記デバイスの入出力における直流電流特性の状態を検査する直流電流試験を、全てのセルに対して行う直流電流試験実行手段と、
前記通常セルを対象として、擬似的に動作させて、前記リファレンスセルを基準とした当該セルの機能試験を行う機能試験実行手段と、
前記接触試験実行手段、前記直流電流試験実行手段、及び前記機能試験実行手段の各実行終了後、前記装着部から前記デバイスへの前記電源供給を停止させ、かつ、所定時間後に再び電源供給するように制御する電源供給制御手段と、を有し、
前記機能試験実行手段は、前記電源供給制御手段による再電源供給後に、前記機能試験実行手段に基づき、少なくとも1回の前記機能試験を行うことで前記リファレンスセルの動作の良否を判定することを特徴とする半導体検査装置。 - 前記複数の通常セルを複数組に分類し、各組に1個の前記リファレンスセルを設け、前記機能試験実行手段は、各組毎に当該セルの機能試験を行うことを特徴とする請求項1又は請求項2に記載の半導体検査装置。
- 前記所定時間経過後、かつ、再電源供給前に前記接触試験実行手段を実行することを特徴とする請求項2又は請求項3に記載の半導体検査装置。
- 浮遊ゲートと制御ゲートによって電荷を蓄積することで情報を記憶するメモリ機能を有した複数の通常セルと、前記通常セルと同一構造かつ同一機能とされ、前記通常セル動作状態の基準対象となるリファレンスセルと、を備えたデバイスを、被検査対象として装着部へ装着することで当該デバイスへ電源供給すると共に、前記デバイスの動作状態を検査するための半導体検査装置であって、
前記通常セルを対象として、擬似的に動作させて、前記リファレンスセルを基準とした当該セルの機能試験を行う機能試験実行手段と、を有し、
前記機能試験実行手段は、少なくとも1回の前記機能試験を行うことで前記リファレンスセルの動作の良否を判定することを優先して実行することを特徴とする半導体検査装置。 - 浮遊ゲートと制御ゲートによって電荷を蓄積することで情報を記憶するメモリ機能を有した複数の通常セルと、前記通常セルと同一構造かつ同一機能とされ、前記通常セル動作状態の基準対象となるリファレンスセルと、を備えたデバイスを、被検査対象として装着部へ装着することで当該デバイスへ電源供給すると共に、前記デバイスの動作状態を検査するための半導体検査装置であって、
前記装着部と前記デバイスのパッド又は端子との電気的導通を判定する接触試験を、全ての前記パッド又は前記端子に対して行う接触試験実行手段と、
前記電源供給後、前記通常セルを対象として、擬似的に動作させて、前記リファレンスセルを基準とした当該セルの機能試験に基づき、少なくとも1回の前記機能試験を行うことで前記リファレンスセルの動作の良否を判定することを優先して実行し、前記機能試験が実行された前記通常セル以外の前記通常セルを対象として、擬似的に動作させて、前記リファレンスセルを基準とした当該セルの機能試験を行う機能試験実行手段と、
前記デバイスの入出力における直流電流特性の状態を検査する直流電流試験を全てのセルに対して行う直流電流試験実行手段と、
を有する半導体検査装置。 - 浮遊ゲートと制御ゲートによって電荷を蓄積することで情報を記憶するメモリ機能を有した複数の通常セルと、前記通常セルと同一構造かつ同一機能とされ、前記通常セル動作状態の基準対象となるリファレンスセルと、を備えたデバイスを、被検査対象として装着部へ装着することで当該デバイスへ電源供給すると共に、前記デバイスの動作状態を検査するための半導体検査装置であって、
前記装着部と前記デバイスのパッド又は端子との電気的導通を判定する接触試験を、全ての前記パッド又は前記端子に対して行う接触試験実行手段と、
前記接触試験実行手段の実行後、前記電源供給し、前記通常セルを対象として、擬似的に動作させて、前記リファレンスセルを基準とした当該セルの機能試験に基づき、少なくとも1回の前記機能試験を行うことで前記リファレンスセルの動作の良否を判定し、残りの全ての前記通常セルを対象として、前記機能試験を行う機能試験実行手段と、
前記機能試験実行手段の実行後、前記デバイスの入出力における直流電流特性の状態を検査する直流電流試験を、全てのセルに対して行う直流電流試験実行手段と、
を有する半導体検査装置。 - 前記複数の通常セルを複数組に分類し、各組に1個の前記リファレンスセルを設け、前記機能試験実行手段は、各組毎に当該セルの機能試験を行うことを特徴とする請求項6又は請求項7に記載の半導体検査装置。
- 浮遊ゲートと制御ゲートによって電荷を蓄積することで情報を記憶するメモリ機能を有した複数の通常セルと、前記通常セルと同一構造かつ同一機能とされ、前記通常セル動作状態の基準対象となるリファレンスセルと、を備えたデバイスを、被検査対象として装着部へ装着することで当該デバイスへ電源供給すると共に、前記デバイスの動作状態を検査するための半導体検査方法であって、
前記通常セルを対象として、擬似的に動作させて、前記リファレンスセルを基準とした当該セルの機能試験を行う機能試験実行工程と、
前記機能試験実行工程の実行終了後、前記装着部から前記デバイスへの前記電源供給を停止させ、かつ、所定時間後に再び電源供給するように制御する電源供給制御工程と、
前記電源供給制御工程による再電源供給後に、前記機能試験実行工程に基づき、少なくとも1回の前記機能試験を行うことで前記リファレンスセルの動作の良否を判定する判定工程と、
を有する半導体検査方法。 - 浮遊ゲートと制御ゲートによって電荷を蓄積することで情報を記憶するメモリ機能を有した複数の通常セルと、前記通常セルと同一構造かつ同一機能とされ、前記通常セル動作状態の基準対象となるリファレンスセルと、を備えたデバイスを、被検査対象として装着部へ装着することで当該デバイスへ電源供給すると共に、前記デバイスの動作状態を検査するための半導体検査方法であって、
前記装着部と前記デバイスのパッド又は端子との電気的導通を判定する接触試験を、全ての前記パッド又は前記端子に対して行う接触試験実行工程と、
前記デバイスの入出力における直流電流特性の状態を検査する直流電流試験を、全てのセルに対して行う直流電流試験実行工程と、
前記通常セルを対象として、擬似的に動作させて、前記リファレンスセルを基準とした当該セルの機能試験を行う機能試験実行工程と、
前記接触試験実行工程、前記直流電流試験実行工程、及び前記機能試験実行工程の各実行終了後、前記装着部から前記デバイスへの前記電源供給を停止させ、かつ、所定時間後に再び電源供給するように制御する電源供給制御工程と、
前記電源供給制御工程による再電源供給後に、前記機能試験実行工程に基づき、少なくとも1回の前記機能試験を行うことで前記リファレンスセルの動作の良否を判定する判定工程と、
を有する半導体検査方法。 - 浮遊ゲートと制御ゲートによって電荷を蓄積することで情報を記憶するメモリ機能を有した複数の通常セルと、前記通常セルと同一構造かつ同一機能とされ、前記通常セル動作状態の基準対象となるリファレンスセルと、を備えたデバイスを、被検査対象として装着部へ装着することで当該デバイスへ電源供給すると共に、前記デバイスの動作状態を検査するための半導体検査方法であって、
前記通常セルを対象として、擬似的に動作させて、前記リファレンスセルを基準とした当該セルの機能試験を行う機能試験実行工程と、
前記機能試験実行工程に基づき、少なくとも1回の前記機能試験を行うことで前記リファレンスセルの動作の良否を判定することを優先して実行する判定優先実行工程と、
を有する半導体検査方法。 - 浮遊ゲートと制御ゲートによって電荷を蓄積することで情報を記憶するメモリ機能を有した複数の通常セルと、前記通常セルと同一構造かつ同一機能とされ、前記通常セル動作状態の基準対象となるリファレンスセルと、を備えたデバイスを、被検査対象として装着部へ装着することで当該デバイスへ電源供給すると共に、前記デバイスの動作状態を検査するための半導体検査方法であって、
前記装着部と前記デバイスのパッド又は端子との電気的導通を判定する接触試験を、全ての前記パッド又は前記端子に対して行う接触試験実行工程と、
前記電源供給後、前記通常セルを対象として、擬似的に動作させて、前記リファレンスセルを基準とした当該セルの機能試験に基づき、少なくとも1回の前記機能試験を行うことで前記リファレンスセルの動作の良否を判定することを優先して実行する判定優先実行工程と、
前記判定優先実行工程により前記機能試験が実行された前記通常セル以外の前記通常セルを対象として、擬似的に動作させて、前記リファレンスセルを基準とした当該セルの機能試験を行う機能試験実行工程と、
前記デバイスの入出力における直流電流特性の状態を検査する直流電流試験を全てのセルに対して行う直流電流試験実行工程と、
を有する半導体検査方法。 - 浮遊ゲートと制御ゲートによって電荷を蓄積することで情報を記憶するメモリ機能を有した複数の通常セルと、前記通常セルと同一構造かつ同一機能とされ、前記通常セル動作状態の基準対象となるリファレンスセルと、を備えたデバイスを、被検査対象として装着部へ装着することで当該デバイスへ電源供給すると共に、前記デバイスの動作状態を検査するための半導体検査方法であって、
前記装着部と前記デバイスのパッド又は端子との電気的導通を判定する接触試験を、全ての前記パッド又は前記端子に対して行う接触試験実行工程と、
前記接触試験実行工程の実行後、前記電源供給し、前記通常セルを対象として、擬似的に動作させて、前記リファレンスセルを基準とした当該セルの機能試験に基づき、少なくとも1回の前記機能試験を行うことで前記リファレンスセルの動作の良否を判定する判定実行工程と、
前記判定実行工程の実行後、残りの全ての前記通常セルを対象として、前記機能試験を行う機能試験実行工程と、
前記機能試験実行工程の実行後、前記デバイスの入出力における直流電流特性の状態を検査する直流電流試験を、全てのセルに対して行う直流電流試験実行工程と、
を有する半導体検査方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007254362A JP4425301B2 (ja) | 2007-09-28 | 2007-09-28 | 半導体検査装置及び半導体検査方法 |
US12/196,420 US20090089633A1 (en) | 2007-09-28 | 2008-08-22 | Semiconductor Testing Apparatus and Method |
US13/081,189 US8225149B2 (en) | 2007-09-28 | 2011-04-06 | Semiconductor testing apparatus and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007254362A JP4425301B2 (ja) | 2007-09-28 | 2007-09-28 | 半導体検査装置及び半導体検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009087430A true JP2009087430A (ja) | 2009-04-23 |
JP4425301B2 JP4425301B2 (ja) | 2010-03-03 |
Family
ID=40509778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007254362A Active JP4425301B2 (ja) | 2007-09-28 | 2007-09-28 | 半導体検査装置及び半導体検査方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US20090089633A1 (ja) |
JP (1) | JP4425301B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013181403A1 (en) * | 2012-05-31 | 2013-12-05 | Fms Technologies, Llc | Silver testing apparatus |
KR102077072B1 (ko) * | 2013-07-05 | 2020-02-14 | 에스케이하이닉스 주식회사 | 병렬 테스트 장치 및 방법 |
CN107677951B (zh) * | 2017-08-29 | 2019-12-06 | 深圳市江波龙电子股份有限公司 | Die测试装置及方法 |
CN110956998B (zh) * | 2019-12-02 | 2022-01-04 | 江苏芯盛智能科技有限公司 | 一种存储器测试装置与系统 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0823016A (ja) | 1994-07-07 | 1996-01-23 | Mitsubishi Electric Corp | 半導体メモリのテスト方法 |
JPH11121627A (ja) * | 1997-10-16 | 1999-04-30 | Oki Electric Ind Co Ltd | 半導体メモリ |
JP2001283598A (ja) * | 2000-03-29 | 2001-10-12 | Nec Kansai Ltd | Sramペレットにおける冗長回路切り替えのための検査方法 |
JP3596808B2 (ja) * | 2000-08-10 | 2004-12-02 | 沖電気工業株式会社 | 不揮発性半導体記憶装置 |
US6563743B2 (en) * | 2000-11-27 | 2003-05-13 | Hitachi, Ltd. | Semiconductor device having dummy cells and semiconductor device having dummy cells for redundancy |
JP2004280892A (ja) * | 2003-03-13 | 2004-10-07 | Toshiba Corp | 半導体記憶装置及びその制御方法 |
JP4712365B2 (ja) * | 2004-08-13 | 2011-06-29 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置および半導体記憶装置 |
JP4522217B2 (ja) * | 2004-10-15 | 2010-08-11 | パナソニック株式会社 | 不揮発性半導体メモリ |
JP5058503B2 (ja) * | 2006-03-17 | 2012-10-24 | 日本電気株式会社 | スキャンテスト用回路を備える電子回路、集積回路及び該集積回路に用いられる消費電力低減方法 |
JP4808109B2 (ja) * | 2006-09-01 | 2011-11-02 | 富士通セミコンダクター株式会社 | 半導体装置 |
-
2007
- 2007-09-28 JP JP2007254362A patent/JP4425301B2/ja active Active
-
2008
- 2008-08-22 US US12/196,420 patent/US20090089633A1/en not_active Abandoned
-
2011
- 2011-04-06 US US13/081,189 patent/US8225149B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20090089633A1 (en) | 2009-04-02 |
JP4425301B2 (ja) | 2010-03-03 |
US20110185239A1 (en) | 2011-07-28 |
US8225149B2 (en) | 2012-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0933785B1 (en) | Semiconductor device and power supply current detecting method | |
KR101440568B1 (ko) | 반도체 메모리의 프로그램가능한 칩 인에이블 및 칩 어드레스 | |
US7739560B2 (en) | Nonvolatile semiconductor memory device and method of self-testing the same | |
US7477545B2 (en) | Systems for programmable chip enable and chip address in semiconductor memory | |
JPH07105159B2 (ja) | 半導体記憶装置の冗長回路 | |
US8995202B2 (en) | Test flow to detect a latent leaky bit of a non-volatile memory | |
US7272058B2 (en) | Nonvolatile semiconductor memory device having redundant relief technique | |
JP2004087040A (ja) | 半導体装置とそのテスト方法 | |
JP6502538B1 (ja) | 半導体記憶装置および解析システム | |
JP4425301B2 (ja) | 半導体検査装置及び半導体検査方法 | |
KR100457367B1 (ko) | 불휘발성 반도체 기억 장치 및 그 불량 구제 방법 | |
US20050104103A1 (en) | Nonvolatile semiconductor memory device including high efficiency and low cost redundant structure | |
KR100473893B1 (ko) | 조립 후 비-파괴 퓨즈 모듈의 신뢰성을 충분히 평가할 수있는 반도체 집적 회로 장치 검증 방법 | |
CN109390029B (zh) | 自动修复nor型存储阵列字线故障的方法及装置 | |
KR100596330B1 (ko) | 플래쉬 메모리의 사이클링 불량을 검출하는 방법 및 그 장치 | |
JP2006085769A (ja) | 半導体装置及びその自己テスト方法 | |
JP2005302809A (ja) | 半導体装置 | |
JP2013229080A (ja) | 半導体記憶装置および半導体記憶装置のテスト方法 | |
JP3603045B2 (ja) | 半導体記憶装置およびその検査治具並びに検査方法 | |
TWI418813B (zh) | 記憶體陣列之局部位元線缺陷之檢測方法 | |
JP2009004005A (ja) | 不揮発性半導体記憶装置及びそのテスト方法 | |
JP4152422B2 (ja) | 半導体集積回路装置 | |
JPH07230698A (ja) | 半導体装置及びその検査装置 | |
Silvagni | 15 NAND design for testability and testing | |
JP2004022013A (ja) | 不揮発性記憶装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090210 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091208 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4425301 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131218 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |