CN107677951B - Die测试装置及方法 - Google Patents

Die测试装置及方法 Download PDF

Info

Publication number
CN107677951B
CN107677951B CN201710754524.3A CN201710754524A CN107677951B CN 107677951 B CN107677951 B CN 107677951B CN 201710754524 A CN201710754524 A CN 201710754524A CN 107677951 B CN107677951 B CN 107677951B
Authority
CN
China
Prior art keywords
test
die
testing
module
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710754524.3A
Other languages
English (en)
Other versions
CN107677951A (zh
Inventor
龙红卫
卢浩
李志雄
肖浩
吴方
胡宏辉
邓恩华
谭康强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Netcom Electronics Co Ltd
Original Assignee
Shenzhen Netcom Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Netcom Electronics Co Ltd filed Critical Shenzhen Netcom Electronics Co Ltd
Priority to CN201710754524.3A priority Critical patent/CN107677951B/zh
Priority to PCT/CN2017/117227 priority patent/WO2019041663A1/zh
Publication of CN107677951A publication Critical patent/CN107677951A/zh
Application granted granted Critical
Publication of CN107677951B publication Critical patent/CN107677951B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种Die测试装置，包括用于放置待测试Die的针卡模块、用于存储测试程序的程序储存模块、电流测试模块以及测试控制模块，所述测试控制模块接收测试开关命令对待测试Die进行电流测试和功能测试并上传测试结果，通过设置测试控制模块，读取预存的测试程序对Die完成功能测试，也可以控制电流测试模块对Die加载电压进行电流测试，通过设置低成本的独立模块对封装前的晶元进行测试，将不良品挑选出来，达到最大的使用效率。

Description

Die测试装置及方法
技术领域
本发明属于半导体器件测试领域，尤其涉及一种Die测试装置及方法。
背景技术
目前，随着DRAM(Dynamic Random Access Memory，动态随机存取存储器)技术的制程转换越来越快，从30nm、25nm、20nm甚至更小的制程的发展，在每次制程转换过程中都会存在一定的问题，从而出现一些良率偏低的产品，这些良率偏低的产品如果采取直接封装的形式，那较多的不良品也会一起封装出来，当良率低到无法弥补封装产生的费用时，将会产生亏损现象。
目前市场上主要是通过FPGA(Field Programmable Gate Array，现场可编程门阵列)的方式和DRAM进行通信，模拟读写操作，且测试频率一般在50Mhz左右来对DRAM Die进行测试，其中，Die在半导体行业指的是没有经过封装的集成电路芯片，即为裸芯片、晶片等。或者原厂通过自己内部的测试装置进行测试。
传统是以FPGA芯片为平台的测试方法，该测试方法包括几个模块，系统模块、FPGA模块、针卡模块及一些电源模块，通过这些模块组成一个DIE TEST(晶粒测试)针卡。再通过模拟和DRAM通信进行读写操作，从而达到测试的目的；存在FPGA的测试方法存在成本高，测试频率低等缺点，成本高主要体现在适配DRAM通信的FPGA芯片价格昂贵等缺点。
发明内容
本发明的目的在于提供一种Die测试装置及方法，旨在解决传统的技术方案中存在的测试方法存在成本高的问题。
一种Die测试装置，包括用于放置待测试Die的针卡模块、用于存储测试程序的程序储存模块、与所述针卡模块连接电流测试模块以及测试控制模块，所述测试控制模块与所述针卡模块、所述程序储存模块和所述电流测试模块连接；所述测试控制模块接收测试开关命令对待测试Die进行电流测试和功能测试并上传测试结果，其中：
所述电流测试包括：控制所述电流测试模块向待测试Die提供电压同时检测待测试Die的工作电流；
所述功能测试包括：根据所述程序存储模块的测试程序对待测试Die进行写读程序，对比读与写的程序是否一致并得出对比结果。
此外，还提供了一种Die测试方法，包括：
预存储测试程序；
接收测试开关命令对待测试Die进行电流测试和功能测试并上传测试结果，其中：
所述电流测试包括：向待测试Die提供电压同时检测待测试Die的工作电流；
所述功能测试包括：根据所述程序存储模块的测试程序对待测试Die进行写读程序，对比读与写的程序是否一致并得出对比结果。
上述的Die测试装置及方法通过设置测试控制模块，读取预存的测试程序对Die完成功能测试，也可以控制电流测试模块对Die加载电压进行电流测试，通过设置低成本的独立模块对封装前的晶元进行测试，将不良品挑选出来，达到最大的使用效率。
附图说明
图1为本发明较佳实施例提供的Die测试装置结构示意图；
图2为图1所示的电流测试模块中主控模器的示例电路原理图；
图3为图1所示的电流测试模块中第一电压输出单元的示例电路原理图；
图4为图1所示的电流测试模块中第二电压输出单元的示例电路原理图；
图5为图1所示的电流测试模块中电平转换单元的示例电路原理图；
图6为图1所示的电流测试模块中采样单元的示例电路原理图；
图7为本发明较佳实施例提供的Die测试方法的具体流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
请参阅图1。本发明较佳实施例提供的Die测试装置包括用于放置待测试Die的针卡模块101、用于存储测试程序的程序储存模块102、与针卡模块101连接电流测试模块103以及测试控制模块104，测试控制模块104与针卡模块101、程序储存模块102和电流测试模块103连接；测试控制模块104接收测试开关命令对待测试Die进行电流测试和功能测试并上传测试结果，其中：电流测试包括：控制电流测试模块103向待测试Die提供电压同时检测待测试Die的工作电流；功能测试包括：根据程序存储模块的测试程序对待测试Die进行写读程序，对比读与写的程序是否一致并得出对比结果。进一步地，还包括串口模块105，串口模块105用于与上位机200(如个人计算机)通讯，上传测试结果。
其中，针卡模块101具有针卡座，Die通过机器/人工顶在针卡的针上。且Die上的Pad(焊盘)和针卡端的针一一对应，通过针卡座的针尖和Die接触。测试开始时，Die通过和针卡的接触使之成为系统的一部分，再进行握手通信，当测试结束后，机器再将测试完的Die移开进行分类。程序储存模块102包括EMMC(Embedded Multi Media Card，内嵌式存储器)，或设置独立的存储卡槽，用以安装可拔插存储卡。测试控制模块104的平台芯片为低成本的MTK芯片。
电流测试模块103包括主控制器(参阅图2)、提供1.8V电压的第一电压输出单元(参阅图3)、提供1.2V电压的第二输出单元(参阅图4)、用于电平转换的电平转换单元(参阅图5)和对Die工作电流进行采样的采样单元(参阅图6)。
读写电流及待机电流测试：待机电流的大小对整机的待机时间起到非常重要的影响。读写电流大小对整机在使用过程中的耗电量也起到很重要的影响。在封装前测试Die的电流大小，能更有效的区分产品使用等级，通过电流测试模块103外供电源，对DRAM Die加载1.2V电压和1.8V电压进行外部供电，再通过软件指令分别对DRAM Die进行读、写及待机状态的电流进行测试。在这些状态的过程中去检测其电流的大小，具体包括向DRAM Die写数据、读数据及待机时的电流。然后再通过串口模块105将测试出来的电流值反馈到上位机200。
功能测试：为保障Die的正常使用，就需对Die进行功能测试，把坏的Die挑选出来。通过将EMMC中事先烧录好的程序加载到DRAM Die后，对在针卡端的DRAM die进行扫描测试。再通过串口模块105反馈到上位机200进行分类。此功能测试是对DRAM Die内部全部地址进行写和读操作，然后再进行对比写进去的和读出来的是否一致，从而检查内部阵列是否存在信号不好、是否存在坏块等问题。
区别于成品芯片测试，此Die测试装置在信号线较长的情况下跑200MHZ的频率，且为了节省时间，程序尽可能的进行了简化。另外，为了实现在较远距离情况下实现高速测试。当高速信号在远距离传输的时候会产生较大的信号衰减，导致速率降低，因此采用严格控制阻抗、线宽线距，减少信号衰减带来的影响，从而实现高速传输。
在进一步的实施方式中，Die测试装置包括开关控制模块106，开关控制模块106与测试控制模块104连接，用于接收外部控制向测试控制模块104发送控制启停和切换测试模式的测试开关命令。具体地，开关控制模块106包括多个触发开关按键；在其他实施方式中，开关控制模块106可以使用上位机200通过串口模块105发出测试开关命令。
Die测试装置对一些良率较低的批次产品可先进行DIE测试再封装，提高使用率，降低封装成本和测试成本，基于平台的芯片价格较为便宜，且测试频率可达到200Mhz，测试出来的芯片良率较高。
此外，请参阅图7，还公开了一种Die测试方法，包括：
步骤S110，预存储测试程序；
步骤S120，接收测试开关命令对待测试Die进行电流测试和功能测试并上传测试结果。
其中：电流测试包括：向待测试Die提供电压同时检测待测试Die的工作电流；功能测试包括：根据程序存储模块的测试程序对待测试Die进行写读程序，对比读与写的程序是否一致并得出对比结果。
具体地，测试开关命令包括控制测试启停和测试模式切换。
具体地，工作电流包括向待测试Die写数据、读数据及待机时的电流。通过串口上传测试结果至上位机。
具体地，在功能测试中读写数据的信号频率为200MHz。实现在较远距离情况下实现高速测试。
以上仅所述为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种Die测试装置，其特征在于，包括用于放置待测试Die的针卡模块、用于存储测试程序的程序储存模块、与所述针卡模块连接的电流测试模块以及测试控制模块，所述测试控制模块与所述针卡模块、所述程序储存模块和所述电流测试模块连接；所述电流测试模块包括主控制器、第一电压输出单元、第二电压输出单元、用于电平转换的电平转换单元以及对Die工作电流进行采样的采样单元，所述测试控制模块接收测试开关命令对待测试Die进行电流测试和功能测试并上传测试结果，其中：
所述电流测试包括：控制所述电流测试模块向待测试Die提供电压同时检测待测试Die的工作电流；
所述功能测试包括：根据所述程序储存模块的测试程序对待测试Die进行写读程序，对比读与写的程序是否一致并得出对比结果。
2.如权利要求1所述的Die测试装置，其特征在于，还包括开关控制模块，所述开关控制模块与所述测试控制模块连接，用于接收外部控制向所述测试控制模块发送控制启停和切换测试模式的测试开关命令。
3.如权利要求1所述的Die测试装置，其特征在于，所述工作电流包括向待测试Die写数据、读数据及待机时的电流。
4.如权利要求1所述的Die测试装置，其特征在于，在所述功能测试中读写数据的信号频率为200MHz。
5.如权利要求1所述的Die测试装置，其特征在于，还包括串口模块，所述串口模块用于与上位机通讯，上传所述测试结果。
6.一种Die测试方法，其特征在于，包括：
预存储测试程序；
电流测试模块接收测试开关命令对待测试Die进行电流测试和功能测试并上传测试结果，其中：
所述电流测试包括：向待测试Die提供电压同时检测待测试Die的工作电流；
所述功能测试包括：根据程序储存模块的测试程序对待测试Die进行写读程序，对比读与写的程序是否一致并得出对比结果；
所述电流测试模块包括主控制器、第一电压输出单元、第二电压输出单元、用于电平转换的电平转换单元以及对Die工作电流进行采样的采样单元。
7.如权利要求6所述的Die测试方法，其特征在于，所述测试开关命令包括控制测试启停和测试模式切换。
8.如权利要求6所述的Die测试方法，其特征在于，所述工作电流包括向待测试Die写数据、读数据及待机时的电流。
9.如权利要求6所述的Die测试方法，其特征在于，在所述功能测试中读写数据的信号频率为200MHz。
10.如权利要求6所述的Die测试方法，其特征在于，通过串口上传所述测试结果至上位机。
CN201710754524.3A 2017-08-29 2017-08-29 Die测试装置及方法 Active CN107677951B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710754524.3A CN107677951B (zh) 2017-08-29 2017-08-29 Die测试装置及方法
PCT/CN2017/117227 WO2019041663A1 (zh) 2017-08-29 2017-12-19 Die测试装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710754524.3A CN107677951B (zh) 2017-08-29 2017-08-29 Die测试装置及方法

Publications (2)

Publication Number Publication Date
CN107677951A CN107677951A (zh) 2018-02-09
CN107677951B true CN107677951B (zh) 2019-12-06

Family

ID=61134793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710754524.3A Active CN107677951B (zh) 2017-08-29 2017-08-29 Die测试装置及方法

Country Status (2)

Country Link
CN (1) CN107677951B (zh)
WO (1) WO2019041663A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112712847A (zh) * 2020-12-25 2021-04-27 东莞记忆存储科技有限公司 存储颗粒质量的测试装置、方法、计算机设备及存储介质
CN115440295B (zh) * 2022-11-09 2023-02-03 合肥康芯威存储技术有限公司 一种eMMC芯片的数据载入能力的测试装置和测试方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201514460U (zh) * 2009-05-05 2010-06-23 深圳安博电子有限公司 语音类集成电路的测试装置
CN102401876A (zh) * 2010-09-17 2012-04-04 深圳安博电子有限公司 一种光电集成电路芯片的测试系统和测试方法
CN103149526A (zh) * 2011-12-07 2013-06-12 深圳市汇川技术股份有限公司 Pcba板测试系统及方法
CN103837824A (zh) * 2014-03-03 2014-06-04 中国科学院电子学研究所 数字集成电路自动测试系统
CN106847343A (zh) * 2016-12-08 2017-06-13 上海精密计量测试研究所 基于自动测试设备的mram存储器的测试方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW498476B (en) * 2001-08-30 2002-08-11 Macronix Int Co Ltd Synchronization test method and circuit for the segment of memory
JP4167244B2 (ja) * 2005-05-13 2008-10-15 株式会社アドバンテスト 試験装置
JP4425301B2 (ja) * 2007-09-28 2010-03-03 Ｏｋｉセミコンダクタ株式会社 半導体検査装置及び半導体検査方法
CN106887253B (zh) * 2017-01-10 2021-01-01 西安紫光国芯半导体有限公司 一种采用测试针卡进行dram晶圆测试的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201514460U (zh) * 2009-05-05 2010-06-23 深圳安博电子有限公司 语音类集成电路的测试装置
CN102401876A (zh) * 2010-09-17 2012-04-04 深圳安博电子有限公司 一种光电集成电路芯片的测试系统和测试方法
CN103149526A (zh) * 2011-12-07 2013-06-12 深圳市汇川技术股份有限公司 Pcba板测试系统及方法
CN103837824A (zh) * 2014-03-03 2014-06-04 中国科学院电子学研究所 数字集成电路自动测试系统
CN106847343A (zh) * 2016-12-08 2017-06-13 上海精密计量测试研究所 基于自动测试设备的mram存储器的测试方法

Also Published As

Publication number Publication date
WO2019041663A1 (zh) 2019-03-07
CN107677951A (zh) 2018-02-09

Similar Documents

Publication Publication Date Title
CN107680633B (zh) Dram测试装置及方法
US7299388B2 (en) Method and apparatus for selectively accessing and configuring individual chips of a semi-conductor wafer
EP0698849B1 (en) Semiconductor integrated circuit which can be tested by an LSI tester having a reduced number of pins
CN107677951B (zh) Die测试装置及方法
US20230298639A1 (en) Memory device including on-die-termination circuit
CN102568612A (zh) 半导体存储器件、测试电路及其测试方法
CN102792380B (zh) 控制时钟输入缓冲器
KR102579875B1 (ko) 온-다이-터미네이션 회로를 포함하는 비휘발성 메모리 및 상기 비휘발성 메모리를 포함하는 스토리지 장치
US9293224B1 (en) Double data rate in parallel testing
CN112151106A (zh) Ssd老化测试方法、装置、存储介质及电子设备
CN102638279A (zh) 无线通信装置
CN110021334B (zh) 一种晶圆测试方法
CN201477168U (zh) 晶圆级别的应用与可靠性测试装置
JP2003197697A (ja) 半導体装置の製造方法
CN116386711B (zh) 一种存储器件数据传输的测试装置及测试方法
CN110797077A (zh) 存储器芯片及其数据处理电路和数据处理方法
US11226757B2 (en) Hot plug memory device data protection method
CN106251907B (zh) 内建自测系统及方法
CN116153384A (zh) 芯片测试装置
CN103116123B (zh) 集成电路
TW200536033A (en) Auto recovery wafer testing apparatus and wafer testing method
US20220108761A1 (en) On-die testing for a memory device
CN113012750A (zh) 一种存储芯片的测试装置及方法
KR100630701B1 (ko) 변형된 입출력용 인쇄회로패턴을 갖는 반도체 소자검사장치의 검사보오드 및 이를 이용한 검사방법
US20220343989A1 (en) Auto-power on mode for biased testing of a power management integrated circuit (pmic)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 518000 A, B, C, D, E, F1, 8 Building, Financial Services Technology Innovation Base, No. 8 Kefa Road, Nanshan District, Shenzhen City, Guangdong Province

Applicant after: Shenzhen jiangbolong electronic Limited by Share Ltd

Address before: 518000 8 building, 1 finance base, 8 KFA Road, Nanshan District, Shenzhen, Guangdong.

Applicant before: Shenzhen jiangbolong Electronic Co., Ltd.

GR01 Patent grant
GR01 Patent grant