CN106251907B

CN106251907B - 内建自测系统及方法

Info

Publication number: CN106251907B
Application number: CN201610630355.8A
Authority: CN
Inventors: 黄雪青
Original assignee: Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Current assignee: Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date: 2016-08-04
Filing date: 2016-08-04
Publication date: 2020-08-25
Anticipated expiration: 2036-08-04
Also published as: CN106251907A

Abstract

本发明提供了一种内建自测系统及方法，将控制器设置在测试板上，不用对待测芯片的电路进行更改，减小了因DFT而带来的额外的芯片面积；在进行内建自测时，待测芯片与测试板正常通讯，但是由于测试板上控制器的存在，测试板与测试基台的信号传输只需要少数的测试通道，从而实现最大的同测数，同时减少了测试的时间和成本，而又不需要增加芯片的面积和成本，提高了测试效率。

Description

内建自测系统及方法

技术领域

本发明涉及半导体技术领域，具体涉及一种内建自测系统及方法。

背景技术

随着芯片集成度越来越高，当今的手机、平板电脑等都集成了上网、游戏、音乐播放、视频播放、照相等常用的数码功能，越来越多的功能自然也对存储提出了更高的要求。而Flash是目前最为常用的非易失性存储器，具有低功耗、大容量、擦写速度快、可整片或分扇区在系统编程、擦除等特点，并且可由内部嵌入的算法完成对芯片的操作，因而在各种嵌入式系统中得到了广泛的应用。

目前Flash的CP(chip probing，芯片测试)测试，一般串口的基本上都采用直接测试(Non-BIST)；并行的或者大容量的产品采用内建自测(BIST，Bulit-In-Self-Test)方法。这是由于串口的pin(引脚)数比较少(例如4个)，测试提供的通道数量能够做比较大的同测数；而并行的或者大容量的产品，pin数多达几十个(例如50～90个)，同测数很低，往往采用内建测试法。

目前已知的内建测试法，是把控制器(controller)做在芯片里面。外部只要提供信号(power)，芯片内部就按设计的规则进行功能测试。因为power需要的pin数通常都很少，所以可以实现很大的同测数，减少测试的时间和成本。

然而，将controller做在芯片里面的内建自测方法虽然减少了测试的时间和成本，但是增减了芯片的面积和成本。

发明内容

本发明的目的在于提供一种内建自测系统及方法，既能减少测试时间和成本，又不增加芯片的面积和成本。

为实现上述目的，本发明提供一种内建自测系统，包括：控制器以及依次电连接的测试基台、测试板与待测芯片，所述控制器设置于所述测试板上，所述测试基台提供外部测试信号至所述控制器，所述控制器对所述待测芯片进行测量。

可选的，所述测试板上设置有多个控制器。

可选的，所述测试板连接有多个待测芯片。

可选的，所述控制器与所述待测芯片一一对应。

可选的，所述测试基台同时提供外部测试信号至所有的控制器，实现对多个待测芯片的测量。

可选的，所述控制器镶嵌在所述测试板上。

可选的，所述控制器焊接在所述测试板上。

可选的，所述待测芯片上设置有多个探测点，通过探测针与所述测试板相连接。

相应的，本发明还提供一种内建自测方法，包括：将控制器设置在测试板上；测试基台提供外部测试信号至所述控制器；所述控制器对待测芯片进行测量。

可选的，所述测试板上设置有多个控制器，同时对多个并行的待测芯片进行测量。

与现有技术相比，本发明提供的内建自测系统及方法，将控制器设置在测试板上，不用对待测芯片的电路进行更改，减小了因DFT(为测试而进行的设计)而带来的额外的芯片面积；在进行内建自测时，待测芯片与测试板正常通讯，但是由于测试板上控制器的存在，测试板与测试基台的信号传输只需要少数的测试通道，从而实现最大的同测数，同时减少了测试的时间和成本，而又不需要增加芯片的面积和成本，提高了测试效率。

附图说明

图1为发明人所熟知的直接测试法的结构示意图。

图2为发明人所熟知的内建自测法的结构示意图。

图3为本发明一实施例所提供的内建自测系统的结构示意图。

具体实施方式

发明人所熟知的直接测试法的结构示意图如图1所示，包括待测芯片11、测试板12、测试基台13，所述待测芯片11上设置有多个探测点110(probing pad)，所述探测点110通过探测针14(probing needle)与所述测试板12相连接，所述测试板12通过连接线15(connection cable)与所述测试基台13上的测试通道130相连接，所述测试基台13通过测试通道130向所述测试板12提供外部测试信号，对所述待测芯片11进行测量。通常在所述测试板12上连接有测试座(图中未示出)，可用于放置待测芯片11，测试基台13提供的外部测试信号通过测试板12送至测试座的探测针上，进而对待测芯片11进行测试。

从图1中可以看出，所述待测芯片11上设置多个探测点110，相应的所述测试基台13上需要设置多个测试通道130，用于提供不同的外部测试信号。当待测芯片11上的探测点110比较多，或并行的待测芯片11比较多时，所述测试基台13上的测试通道130的数量则需要更多，由于所述测试通道130数量的限制，当并行的待测芯片11较多或测量大容量的待测芯片11时，会导致测量的时间或成本增加。

通常采用内建自测的方法来测量并行的待测芯片或测量大容量的待测芯片，发明人所熟知的内建自测法的结构示意图如图2所示，包括待测芯片21、测试板22、测试基台23，所述待测芯片21上设置有多个探测点210(probing pad)，所述探测点210通过探测针24(probing needle)与所述测试板22相连接，所述测试板22通过连接线25(connectioncable)与所述测试基台23上的测试通道230相连接。

在所述待测芯片21内设置有控制器26，所述测试基台23通过测试通道230向测试板21提供外部测试信号，例如复位信号、电源信号等，所述测试板22将信号传输至控制器26，所述控制器26接收到外部信号之后通过转化，向所述待测芯片21提供地址(Address)、时序(Timing)、图案(Pattern)、频率(Freq)等测试信号，完成所述待测芯片21的测试，因此所述测试基台23不需要设置太多的测试通道230，由此可以同时测量多个并行的待测芯片，实现较大的同测数，减少测试的时间和成本。

但是，由于需要将控制器26设置在待测芯片21内，会在一定程度上增加待测芯片的面积与成本。因此，虽然内侧自建法与直接测试法相比，减少了测试的时间和成本，但是同时增加了芯片的面积和成本。

经过进一步研究，发明人提出了一种内建自测系统及方法，既能减少测试时间和成本，又不增加芯片的面积和成本。

以下结合附图和具体实施例对本发明提出的内建自测系统及方法做进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚，需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。

请参考图3，其为本发明一实施例所提供的内建自测系统的结构示意图。如图3所示，所述内建自测系统包括控制器36以及依次电连接的测试基台31、测试板32与待测芯片33，所述控制器36设置于所述测试板32上，所述测试基台33提供外部测试信号至所述控制器36，所述控制器36对所述待测芯片31进行测量。

所述测试板32上设置有多个控制器36，所述测试板32连接有多个待测芯片31，所述控制器36与所述待测芯片31一一对应，即每个所述控制器36向其中一个所述待测芯片31提供测试信号，例如Address、Timing、Pattern、Freq等测试信号。所述测试基台33同时提供外部测试信号至所有的控制器36，实现对多个待测芯片31的测量。

所述待测芯片31上设置有多个探测点310，所述探测点310通过探测针34与所述测试板32相连接。所述测试基台33上设置有多个测试通道130，所述测试板32通过连接线35与所述测试通道130相连接。

所述测试基台33提供外部测试信号至所述测试板32，其中一部分外部测试信号通过所述测试板32提供至待测芯片31，例如电源信号，另一部分外部测试信号通过所述测试板32提供至所述控制器36，例如测试输入数据信号，所述控制器36接收到外部测试信号之后经过转化，按照其内部设计的规则提供测试信号至所述待测芯片31，共同完成待测芯片31的测量。

由于测试板32上控制器36的存在，测试板32与测试基台33的信号传输只需要少数的测试通道330，因此可以增加同时测量的待测芯片31的数量，实现最大的同测数，同时减少了测试的时间和成本。同时不用对待测芯片31的电路进行更改，减小了因DFT(为测试而进行的设计)而带来的额外的芯片面积。

本发明提供的内建自测系统，与上述直接测试法相比，在测试板32上设置了控制器36，所述控制器36能够向所述待测芯片31提供测试信号，测试板32与测试基台33的信号传输只需要少数的测试通道330，从而实现最大的同测数，同时减少了测试的时间和成本；与上述内建自测法相比，无需在待测芯片31的内部设置控制器，因此不用对待测芯片31的电路进行更改，减小了因DFT而带来的额外的新片面积。

本实施例中，所述控制器36可以镶嵌在所述测试板32上，例如在所述测试板32上设置类似芯片测试座的装置，能够将所述控制器36镶嵌至该装置上，并能够随时取出，从而方便更换不同的控制器36，或者直接将所述控制器36焊接在所述测试板32上，防止所述控制器36的位置发生偏差，或者也可以采用本领域技术人员已知的其他方式将所述控制器36设置在所述测试板32上。

需要说明的是，从附图3中可以看出，在本实施例中，所述控制器36位于所述测试板32的不同位置，分别与所述待测芯片31相对应；在本发明的其他实施例中，不同所述控制器36在所述测试板32上可以相邻设置，或者对应不同待测芯片31的控制器可以综合在同一个控制器36中，以便于节省所述测试板32的面积。本发明不对所述测试板32上控制器36的位置进行限制。

请参考图3所示，详细说明本发明提供的一种内建自测方法。

首先，将控制器36设置在测试板32上。通过镶嵌或焊接的方式将所述控制器36设置在所述测试板32上，所述测试板32上能够设置多个控制器36。

然后，所述测试基台33提供外部测试信号至所述控制器36。所述测试基台33提供外部测试信号至所述测试板32，所述测试板32将一部分外部测试信号提供至所述控制器36，所述控制器36将外部测试信号解码传输至所述待测芯片31，同时所述测试板32还将另外一部分测试信号提供至待测芯片31，例如电源信号灯。

最后，完成所述待测芯片31的测试。

在所述测试板32上设置有多个控制器36，每个控制器36对应一个待测芯片31，所述测试基台33同时提供外部测试信号至所有的控制器36，同时对多个并行的待测芯片31进行测量。由于控制器36设置在所述测试板32上，因此，测试板32与测试基台33的信号传输只需要少数的测试通道330，从而实现最大的同测数，同时减少了测试的时间和成本。

综上所述，本发明提供的内建自测系统及方法，将控制器设置在测试板上，不用对待测芯片的电路进行更改，减小了因DFT(为测试而进行的设计)而带来的额外的芯片面积；在进行内建自测时，待测芯片与测试板正常通讯，但是由于测试板上控制器的存在，测试板与测试基台的信号传输只需要少数的测试通道，从而实现最大的同测数，同时减少了测试的时间和成本，而又不需要增加芯片的面积和成本，提高了测试效率。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims

1.一种内建自测系统，包括：控制器以及依次电连接的测试基台、测试板与待测芯片，其特征在于，所述控制器设置于所述测试板上，所述测试基台提供外部测试信号至所述控制器，所述控制器对所述待测芯片进行测量，所述测试板上设置有多个控制器，所述测试板连接有多个待测芯片，所述控制器与所述待测芯片一一对应。

2.如权利要求1所述的内建自测系统，其特征在于，所述测试基台同时提供外部测试信号至所有的控制器，实现对多个待测芯片的测量。

3.如权利要求1所述的内建自测系统，其特征在于，所述控制器镶嵌在所述测试板上。

4.如权利要求1所述的内建自测系统，其特征在于，所述控制器焊接在所述测试板上。

5.如权利要求1所述的内建自测系统，其特征在于，所述待测芯片上设置有多个探测点，通过探测针与所述测试板相连接。

6.一种内建自测方法，其特征在于，包括：将控制器设置在测试板上；测试基台提供外部测试信号至所述控制器；所述控制器对待测芯片进行测量；所述测试板上设置有多个控制器，所述控制器与所述待测芯片一一对应，同时对多个并行的待测芯片进行测量。