JP2009075252A - 積層構造体およびその形成方法、配線基板、マトリクス基板、電子表示装置 - Google Patents

積層構造体およびその形成方法、配線基板、マトリクス基板、電子表示装置 Download PDF

Info

Publication number
JP2009075252A
JP2009075252A JP2007242751A JP2007242751A JP2009075252A JP 2009075252 A JP2009075252 A JP 2009075252A JP 2007242751 A JP2007242751 A JP 2007242751A JP 2007242751 A JP2007242751 A JP 2007242751A JP 2009075252 A JP2009075252 A JP 2009075252A
Authority
JP
Japan
Prior art keywords
electrode
surface energy
high surface
signal line
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007242751A
Other languages
English (en)
Inventor
Atsushi Onodera
敦 小野寺
Hidenori Tomono
英紀 友野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2007242751A priority Critical patent/JP2009075252A/ja
Priority to US12/212,319 priority patent/US8101945B2/en
Priority to EP08253047.8A priority patent/EP2040522B1/en
Publication of JP2009075252A publication Critical patent/JP2009075252A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1208—Pretreatment of the circuit board, e.g. modifying wetting properties; Patterning by using affinity patterns
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173—Differences in wettability, e.g. hydrophilic or hydrophobic areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】インクジェット法などの機能液供給手段を用いて形成する積層構造体の膜厚均一化技術を確立することによって導かれた積層構造体、この積層構造体を用いる配線基板、アクティブマトリクス基板、電子表示装置。さらに積層構造体を簡素で安価な方法で形成するための製造方法。
【解決手段】エネルギーの付与によって表面エネルギーが変化する材料を含み、表面エネルギーの大きな高表面エネルギー部と表面エネルギーの小さな低表面エネルギー部との少なくとも表面エネルギーの異なる２つの部位を有する濡れ性変化層と、濡れ性変化層の高表面エネルギー部に接するように形成された電極とを有する積層構造体であって、電極は第１の電極領域と、第１の電極領域よりも幅の狭い第２の電極領域とが、第２の電極領域よりも幅の狭い第３の電極領域で接続される。
【選択図】図９

Description

本発明は、積層構造体およびその形成方法、積層構造体を用いた配線基板およびマトリクス基板、並びにマトリクス基板を用いた電子表示装置に関する。
近年、回路基板に用いる機能性材料（導電体、絶縁体、半導体など）パターンの形成方法として印刷法が注目されている。機能性材料を含有した印刷材料を基板上の所定の位置に所定の量だけ供給してパターンを形成する本技術は、大掛かりな設備を必要としない、工程数が少ない、材料使用効率が高いという点で従来のフォトリソグラフィー法に比べて優れている。印刷法の回路基板への適用代表例として、電子表示装置の駆動回路としてのアクティブマトリクス基板などがある。
回路基板の性能向上には回路の構成要素である機能性材料パターンの微細化が必要である。印刷法はコスト低減という観点からはフォトリソグラフィー法に勝るが、パターン微細化という観点ではμｍレベルのパターン形成が可能なフォトリソグラフィー法には劣る。
例えば印刷法としてインクジェット法を用いた場合、基板上での機能液滴の過剰濡れ広がりや機能液滴凝集による機能液だまりの発生などの問題があり、パターンを微細化することが難しい。この問題を解決するための技術として、機能液滴下前に基板表面処理を行い機能液滴に対する基板の濡れ性を制御する、積層構造体の製造技術がある（例えば、特許文献１参照）。基板への表面処理により機能液への濡れ性の高い高表面エネルギー部および機能液への濡れ性の低い低表面エネルギー部を形成し、高表面エネルギー部のみに選択的に導電性材料を含有する機能液を供給する。図１に示すように高表面エネルギー部に供給された機能液は高表面エネルギー部を濡れ広がり低表面エネルギー部との境界で止まるため、１０μｍ以下の微細なスペースが形成可能である。後述するが、この方法は、簡易な工程で微細な積層構造体を形成できるという特長がある。
しかしながら、特許文献１記載の技術は機能液滴の過剰濡れ広がりや機能液滴凝集などを防止できるために電極をより微細化できるが、課題として膜厚制御性が上げられる。具体的には、高表面エネルギー部に幅の異なる２つの領域が存在した場合、幅の異なる２つの領域間での機能液流動が生じることで２つの領域間での単位面積当りの機能液量が異なってしまい、結果として機能液乾燥後の電極の膜厚が２つの領域で異なってしまう。この問題はインクジェット法やディスペンサ法などの機能液供給手段を用いた場合に共通の問題であり、数１０ｍＮ／ｍといった低い表面張力を有する機能液を用いるため顕著となる問題である。
このような問題に対し、従来の手法では、幅の異なる領域を直接接続するのではなく、分離するか、あるいは接続部に溝や突起などの障壁構造を設けることを提案している（例えば、特許文献２参照。特に、添付図６、８）。機能液供給手段によって幅の異なる電極を分離形成し、その後さらに２つの電極を橋絡するように再度機能液を供給することで、膜厚が等しく、幅の異なる電極を得ている。しかし分割形成した後に接続するという本手法は工程が複雑であり、また乾燥・固化後の電極の連続性及び信頼性低下が懸念される。
また、基板上にバンク（堤防）と、バンク間の溝に設けられた凸型構造体を形成し、さらに表面張力によりバンクを疎機能液化・バンク間の溝を親機能液化している手法がある（例えば、特許文献３参照）。親機能液領域に機能液が供給された場合でも、障壁としてのバンクにより機能液はバンク間の溝に留まり、さらに凸型構造体により機能液の流動を制御することができるため電極の膜厚均一化が実現できる。厚さ可変であるバンクおよび凸型構造体を利用することで分離形成しなくても膜厚制御は可能であるが，反面バンクおよび凸型構造体を作成するためにフォトリソグラフィーを必要とし、多くの工程ステップを有するだけでなく、材料の大半は捨てられてしまうことになる。そのため機能液供給手段のメリットが必ずしも十分に活かしきれない。
このように従来の機能液供給手段では機能液の流動を制御すること、および膜厚が均一な任意形状の電極を得ることが困難であった。また機能液供給手段における膜厚制御の手法として過去に提案されたものは非常に複雑な工程を要し、機能液供給手段の利点を活かしきれてはいなかった。
特開２００５−３１０９６２号公報 特開２００６−２２１０５９号公報 特開２００６−１０８１４８号公報
したがって、本発明は上記の従来技術が有する問題に鑑みて成されたものであり、インクジェット法などの機能液供給手段を用いて形成する積層構造体の膜厚均一化技術を確立することによって導かれた積層構造体、この積層構造体を用いる配線基板、アクティブマトリクス基板、電子表示装置を提供することを目的とし、さらに積層構造体を簡素で安価な方法で形成するための製造方法を提供することを目的とする。
特許文献１において、エネルギーの付与により表面エネルギーの変化する材料を含む濡れ性変化層の一部分に紫外線等のエネルギーを付与し、濡れ性の異なる部位を設けることにより、その上に電極を選択的に形成できることが可能であること、及びこのように構成される積層構造体を用いることにより、製造プロセスが簡便であってかつ高性能な電子素子が提供できることが見出されている。
本発明者らは、上述の課題を解決するために、鋭意検討した結果、第１の高表面エネルギー部と第２の高表面エネルギー部にそれぞれ機能液を供給した場合でも、第１の高表面エネルギー部と第２の高表面エネルギー部との間での機能液の流動を第３の高表面エネルギー部において防ぐことで、第１および第２の電極領域の膜厚を制御できることをさらに見出し、本発明を完成するに到った。
即ち、本発明によれば、エネルギーの付与によって表面エネルギーが変化する材料を含み、表面エネルギーの大きな高表面エネルギー部と表面エネルギーの小さな低表面エネルギー部との少なくとも表面エネルギーの異なる２つの部位を有する濡れ性変化層と、該濡れ性変化層の該高表面エネルギー部に接するように形成された電極とを有する積層構造体であって、前記電極は第１の電極領域と、該第１の電極領域よりも幅の狭い第２の電極領域とが、該第２の電極領域よりも幅の狭い第３の電極領域で接続されることを特徴とする積層構造体によって達成される。
これにより第１の電極領域に相当する第１の高表面エネルギー部と第２の電極領域に相当する第２の高表面エネルギー部にそれぞれ機能液を供給した場合でも、第１の高表面エネルギー部と第２の高表面エネルギー部との間での機能液の流動を第３の電極領域に相当する第３の高表面エネルギー部において防ぐことで、第１および第２の電極領域の膜厚を独立に制御できる。従って膜厚の均一な電極を有する積層構造体を実現できる。
ここで、本発明の積層構造体において、第３の電極領域は、第２の電極領域と接する幅が第１の電極領域と接する幅がよりも狭いテーパ形状であることを特徴とする。
これにより、第１の高表面エネルギー部から第３高表面エネルギー部へと機能液が流動しようとする力と、第２の第２の高表面エネルギー部から第３の高表面エネルギー部へと機能液が流動しようとする力との差を減らすことができ、第１の電極領域と第２の電極領域との接続の歩留まりを向上できる。
また、本発明の積層構造体において、第３の電極領域が複数個設けられることを特徴とする。これにより第１の電極領域と第２の電極領域との接続の歩留まりが向上し、さらに接続部分の抵抗値を低減できる。
また、本発明の積層構造体において、インクジェット法で用いられる機能液の低表面エネルギー部に対する接触角が２８°以上、インクジェット法で用いられる機能液の高表面エネルギー部に対する接触角が８°以下、第１の電極領域の幅Ｗ１と第３の電極領域の幅Ｗ３の比、Ｗ１／Ｗ３が６以下、第２の電極領域の幅Ｗ２と第３の電極領域の幅Ｗ３の比、Ｗ２／Ｗ３が６より大きいことを特徴とする。
また、機能液の表面張力は２０ｍＮ／ｍ乃至５０ｍＮ／ｍであり、粘度は２ｍＰａ・ｓ乃至５０ｍＰａ・ｓであることを特徴とする。
これにより、現実的な機能液の物性を考慮した場合において、このような条件下で電極領域を安定して形成できる。
さらにまた、本発明によれば、上記課題は、基板上に第１の高表面エネルギー部と、該第１の高表面エネルギー部よりも幅の狭い第２の高表面エネルギー部と、該第１および第２の高表面エネルギー部とを接続する第２の高表面エネルギー部よりも幅の狭い第３の高表面エネルギー部とを形成するステップと、導電性材料を含有する機能液を前記第１の高表面エネルギー部および第２の高表面エネルギー部に選択的に供給するステップと、供給された機能液を乾燥・固化させて第１、第２および第３の電極を形成するステップとを有することを特徴とする積層構造体の形成方法によって達成される。
これにより、少ない工程数で機能液を効率的に利用でき、膜厚の均一な積層構造体を得られるため、インクジェット法などの機能液供給手段の特長を活かすことができる。
また、本発明の積層構造体の形成方法において、第１、第２および第３の電極がインクジェット法を用いて形成されることを特徴とする。小さな液滴を供給できるインクジェット法を利用することにより、濡れ性変化層の表面エネルギーの影響を受けやすくすることができ、積層構造体の電極をより微細化できる。また機能液流動性の高い低粘度の機能液を用いるインクジェット法の場合においても、膜厚の均一な電極を得ることができる。
また、本発明は、少なくとも基板と絶縁体層と電極層を有する多層配線基板であって、電極層の少なくとも１層を上述したいずれかに記載の積層構造体とすることを特徴とする多層配線基板によって達成される。膜厚の均一な電極を有することで、特性の安定した多層配線基板を安価に得ることができる。
ここで、本発明の多層配線基板は、半導体層と、該半導体層に接して導電層として設けられた一対の電極層と、をさらに有し、電子素子の形状で基板上に設けられたことを特徴とする。これにより、特性の安定した高性能な電子素子を設けた基板を得ることができる。
また、本発明は、少なくとも基板と、該基板上に設けられた電極層と、絶縁体層と、半導体層と、該半導体層に接して導電層として設けられた一対の電極層と、を有する多層配線基板が複数個配設されたマトリクス基板であって、前記基板上に設けられた電極層が上述した積層構造体であることを特徴とするマトリクス基板によって達成できる。
これにより、膜厚の均一な電極を有することで、安定性の高いマトリクス基板を安価に得ることができる。
また、本発明は、ゲート電極、ゲート絶縁膜、ソース電極、ドレイン電極、保持容量電極、半導体を含むトランジスタ、ゲート電極に接し一定方向に延在するゲート信号線、ソース電極に接しゲート信号線に直交する方向に延在するソース信号線、及び保持容量電極に接しゲート信号線あるいはソース信号線の延在方向に延在する共通信号線を備えるアクティブマトリクス基板であって、前記ゲート電極、前記ソース電極、前記ドレイン電極、前記保持容量電極、前記ゲート信号線、前記ソース信号線、および前記共通信号線のうち、基板上に位置して互いに接する、少なくとも一対の電極または信号線が上述した積層構造体であることを特徴とするアクティブマトリクス基板によって達成される。
これにより、膜厚の均一な電極を有することで、特性の安定したアクティブマトリクス基板を安価に得ることができる。
また、本発明は、ゲート電極、ゲート絶縁膜、ソース電極、ドレイン電極、保持容量電極、半導体を含むトランジスタ、ゲート電極に接し一定方向に延在するゲート信号線、ソース電極に接しゲート信号線に直交する方向に延在するソース信号線、及び保持容量電極に接しゲート信号線あるいはソース信号線の延在方向に延在する共通信号線を備えるアクティブマトリクス基板であって、前記ゲート電極、前記ソース電極、前記ドレイン電極、前記保持容量電極、前記ゲート信号線、前記ソース信号線、および前記共通信号線のうち、前記ゲート絶縁膜の下層で配置され、かつ、基板上に位置して互いに接する、少なくとも一対の電極または信号線が上述した積層構造体であることを特徴とするアクティブマトリクス基板によって達成される。
これにより、下層電極の膜厚が均一なため絶縁性に優れた高性能なトランジスタを有するアクティブマトリクス基板を安価に得ることができる。
また、本発明は、上述したマトリクス基板、またはアクティブマトリクス基板を備える電子表示装置によって達成される。これにより、特性の安定し、高性能な電子表示装置を安価で簡便に得ることができる。
本発明によると、積層構造体の電極の構成を、第１の電極領域と第１の電極領域よりも幅の狭い第２の電極とが第２の電極領域よりも幅の狭い第３の電極領域で接続されるようにした。これにより第１の電極領域に相当する第１の高表面エネルギー部と第２の電極領域に相当する第２の高表面エネルギー部にそれぞれ機能液を供給した場合でも、第１の高表面エネルギー部と第２の高表面エネルギー部との間での機能液の流動を第３の電極領域に相当する第３の高表面エネルギー部において防ぐことで、第１および第２の電極領域の膜厚を独立に制御できる。従って膜厚の均一な電極を有する積層構造体を実現でき、さらに、これを用いた、多層配線基板などの配線基板、アクティブマトリクス基板などのマトリクス基板、並びに液晶表示装置、プラズマディスプレイパネルおよび有機ＥＬ（Electro-luminescence）ディスプレイなどの電子表示装置を提供できる。
次に本発明を実施するための最良の形態を図面と共に説明する。
積層構造体の形成方法
本発明の積層構造体形成方法は、濡れ性変化層に、エネルギー付与により機能液に対する濡れ性の高い高表面エネルギー部と濡れ性の低い低表面エネルギー部を形成し、機能液供給手段により高表面エネルギー部のみに選択的に導電性材料を含有する機能液を供給して形成する積層構造体の形成方法において、前記高表面エネルギー部は第１の高表面エネルギー部と、第１の高表面エネルギー部よりも幅の狭い第２の高表面エネルギー部と、第１および第２の高表面エネルギー部とを接続する第２の高表面エネルギー部よりも幅の狭い第３の高表面エネルギー部からなり、第１および第２の高表面エネルギー部にのみ選択的に機能液供給手段により選択的に機能液を供給し、機能液の流動により、第１および第２および第３の高表面エネルギー部全域に渡り電極を形成することを特徴とする。図２〜６に示すようにこの積層構造体の形成方法は、基板上に濡れ性変化材料を含有する濡れ性変化層を形成する工程ＡＡ（図２）と、エネルギー付与により濡れ性変化層へ高表面エネルギー部・低表面エネルギー部を形成する工程ＢＢ（図３）と、濡れ性変化層に形成された第１および第２の高表面エネルギー部に機能液供給手段を用いて選択的に機能液を供給する工程ＣＣ（図４、図５）と、第１および第２および第３の高表面エネルギー部の全域に濡れ広がったインクを乾燥させて機能性材料パターンを形成する工程ＤＤ（図５）からなる。
工程ＡＡでは、濡れ性変化材料をスピンコート法などによって基板上に塗布し、その後乾燥させて濡れ性変化層を形成する。ここで、濡れ性変化層は、単一の材料からなっていても良いし、２種類以上の材料から構成されていても良い。基板は、ガラス基板、シリコン基板、ステンレス基板、フィルム基板などのあらゆる基板を用いることができる。フィルム基板では、ポリイミド（PI）基板、ポリエーテルサルホン（PES）基板、ポリエチレンテレフタレート（PET）基板、ポリエチレンナフタレート（PEN）基板等を用いることができる。また濡れ性変化層に含有される濡れ性変化材料とは、エネルギーの付与により表面エネルギー（臨界表面張力）が変化する材料のことであり、具体的には高分子材料であり、高分子を構成する主鎖に疎水性基を有する側鎖が結合している材料である。紫外線などのエネルギー付与により疎水性基の結合を切断し、紫外線照射部に親水性基を形成することで表面エネルギーが変化し、後述する機能液に対する濡れ性が変化する。この疎水性基として好適なものにはフッ素原子を含むフルオロアルキル基やフッ素原子を含まない炭化水素基などが挙げられる。また高分子材料としては耐溶剤性、耐熱性、絶縁性に優れた材料が望ましく、特に好適なものの１つにポリイミドが挙げられる。耐溶剤性に優れた材料を用いることで後述する機能液を供給する際に機能液に含有される溶媒の選択肢を広げることができ、耐熱性に優れた材料を用いることで後述する機能液の乾燥などに用いられる熱処理プロセスに耐えることができ、さらに絶縁性に優れた材料を用いることで電気絶縁性に優れた下地層上に電極を形成することができる。塗布・乾燥後、図２に示すように基板全面に渡って低表面エネルギー部が形成される。なお、上述した濡れ性変化材料および濡れ性変化層についての詳細は、特許文献１に詳しく記載されているため、ここでは詳述しない。
次に工程ＢＢでは、エネルギー付与により濡れ性変化層の表面エネルギーを変化させる。濡れ性変化層へのエネルギー付与手段としては熱・紫外線・電子線・プラズマなどが考えられる。例えばフォトマスクを用いて紫外線露光すると、紫外線が照射された領域は高表面エネルギー部となるため、図３のように濡れ性変化層に低表面エネルギー部と高表面エネルギー部が形成される。ここで高表面エネルギー部は第１の高表面エネルギー部と第１の高表面エネルギー部に接し第１の高表面エネルギー部よりも幅の狭い第２の高表面エネルギー部からなる。以上の工程ＡＡおよび工程ＢＢによって濡れ性変化層の表面処理が完了する。以下の２工程ですむため、フォトリソグラフィーを必要とする特許文献３の構成に比べて明らかに工程が簡易である。
（１）下地層形成（塗布＋ベーク）
（２）下地層露光（マスク露光）
次に工程ＣＣでは、図４に示すように濡れ性変化層の第１および第２の高表面エネルギー部にのみインク供給手段を用いて選択的に導電性材料を含有する機能液を供給する。機能液供給手段としてはインクジェット法またはディスペンサ法が考えられるが、微小インク滴を非接触で精度良く前記第１の高表面エネルギー部に供給できるという点から、インクジェット法がより好適である。
本発明の積層構造体の形成方法に用いる機能液供給手段の代表例であるインクジェット装置に関して図７を用いて説明する。インクジェット装置は、定盤１と、ステージ２と、液滴吐出ヘッド３と、液滴吐出ヘッドに接続されたＸ軸方向移動機構４と、ステージに接続されたＹ軸方向移動機構５と、制御装置６を備えている。ステージ２は、インクジェット装置を用いて基板上に機能性材料含有インク、つまり本発明でいうところの機能液を供給する基板Ｓを支持する目的で備えられており、図中には示していないが吸着機構などの基板Ｓの固定機構を備えている。また基板Ｓ上に塗布された機能液の溶媒を乾燥させるための熱処理機構が付随していても良い。液滴吐出ヘッド３は複数の吐出ノズルを備えたヘッドであり、複数の吐出ノズルが液滴吐出ヘッドの下面にＸ軸方向に一定間隔で並んでいる。この吐出ノズルからステージに支持されている基板Ｓに対して前記機能性材料含有インクが吐出される。液滴吐出ヘッドの液滴吐出機構には例えばピエゾ方式等が考えられ、この場合制御装置に接続された液滴吐出ヘッド中のピエゾ素子に電圧を印加することで液滴が吐出する。Ｘ軸方向移動機構４はＸ軸方向駆動軸７およびＸ軸方向駆動モータ８で構成される。Ｘ軸方向駆動モータ８はステッピングモータ等であり、制御装置からＸ軸方向の駆動信号が供給されると、Ｘ軸駆動軸７を動作させ、液滴吐出ヘッドがＸ軸方向に移動する。Ｘ軸と平面内で直交するＹ軸方向の移動機構５はＹ軸方向駆動軸９およびＹ軸方向駆動モータ１０で構成される。制御装置からＸ軸方向の駆動信号が供給されるとステージがＹ軸方向に移動する。制御装置６は液滴吐出ヘッド３に吐出制御用の信号を供給する。またＸ軸方向駆動モータ８にＸ軸方向の駆動信号を、またＹ軸方向駆動モータ１０にＹ軸方向の駆動信号をそれぞれ供給する。なお制御装置６は、液滴吐出ヘッド３・Ｘ軸方向駆動モータ８・Ｙ軸方向駆動モータ１０とそれぞれつながっているが、その配線は図示していない。インクジェット装置は液滴吐出ヘッド３とステージ２とを相対的に走査させながらステージ上に固定された基板Ｓに対して液滴を吐出する。なお液滴吐出ヘッド３とＸ軸方向移動機構４の間には、Ｘ軸方向移動機構４と独立動作する回転機構を備え付けても良い。回転機構を動作させて液滴吐出ヘッド３とステージ２との相対角度を変化させることで、吐出ノズル間ピッチを調節できる。また液滴吐出ヘッド３とＸ軸方向移動機構４の間には、Ｘ軸方向移動機構４と独立動作するＺ軸方向移動機構を備え付けても良い。Ｚ軸方向に液滴吐出ヘッド３を移動させることで、基板Ｓとノズル面との距離を任意に調節可能である。またステージ２とＹ軸方向移動機構５の間には、Ｙ軸方向移動機構５と独立動作する回転機構を備え付けても良い。回転機構を動作させることで、ステージ上に固定された基板Ｓを任意の角度に回転させた状態で、基板Ｓに対して液滴を吐出できる。
機能液供給手段に用いられる機能性材料含有インク、つまり、機能液は、導電体材料・半導体材料・絶縁体材料のいずれかを含有し、それらを溶媒中に分散又は溶解させたものである。特に機能性材料として導電体材料を用いる場合は、機能性材料含有インクとしてはAu、Ag、Cu、Al、Ni、Pdなどの金属微粒子を溶媒中に分散させたいわゆるナノメタルインクや、ドープドＰＡＮＩ（ポリアニリン）やＰＥＤＯＴ（ポリエチレンジオキシチオフェン）にＰＳＳ（ポリスチレンスルホン酸）をドープした導電性高分子の水溶液等を用いることができる。上記機能液の物性としては、第１にインクジェットヘッドから安定してインクを吐出できることが望まれる。一般的にノズル先端におけるメニスカスおよびインク滴の飛翔時の速度・形状などを安定化させるために、表面張力は２０ｍN／ｍ以上５０ｍN／ｍ以下であることが望ましく、より好ましくは３０ｍＮ／ｍ程度である。またインクの粘度は２ｍPa・ｓ以上５０ｍPa・ｓ以下である事が望ましく、さらに第１の高表面エネルギー部に供給された機能液が効率良く第３の表面エネルギー部に自己流動するためには、粘度は上記範囲内でできるだけ小さい方が好ましい。
インクジェット法により第１の高表面エネルギー部に供給された機能液は、図５に示すように第１の高表面エネルギー部から第２の高表面エネルギー部へと自己流動し、最終的に第１の高表面エネルギー部および第２の高表面エネルギー部の両方に機能液が行き渡る。
最後に工程ＤＤでは、図６に示すように前記高表面エネルギー部に行き渡った機能液を乾燥・固化させ電極とする。乾燥方法としてはオーブンなどを利用した対流伝熱方式、ホットプレートなどを利用した伝導伝熱方式、遠赤外線やマイクロ波を利用した輻射伝熱方式を用いることができる。また必ずしも大気圧で行う必要は無く、必要に応じて減圧するなどの工夫を加えても良い。また乾燥・固化させた電極に追加で熱処理などを加えても良い。特に機能液として前記ナノメタルインクを用いた場合、固化させただけでは十分な導電性を実現し難いため、ナノ粒子同士を融着させるための熱処理などが必要になる。
以上の工程ＡＡから工程ＤＤによって本発明の積層構造体が形成できる。
発明の原理
次に本発明において上述した製造方法を用いて積層構造体を形成する際に、機能液の流動によって第１、第２および第３の領域全域に渡り機能液を供給する方法について詳細に説明する。
はじめに機能液流動の原理を説明する。図８のように幅の異なる２つの高表面エネルギー部が接続された場合を考える。ここでは第１の高表面エネルギー部の延在方向と第２の高表面エネルギー部の延在方向が同一である場合を例として示してあるが、この場合、第１の高表面エネルギー部の幅Ｗ１及び第２の高表面エネルギー部の幅Ｗ２はそれぞれ延在方向に直交する方向の幅として定義される。第１の高表面エネルギー部および第２の高表面エネルギー部のそれぞれに機能液が存在した場合、第１の高表面エネルギー部および第２の高表面エネルギー部のいずれにおいても、理想的には機能液は円の一部を切り取った断面形状を形成する。一般にラプラス圧で知られるように、この断面形状の曲率半径が機能液の内部圧力に反比例する。そのため第１の高表面エネルギー部における機能液の曲率半径と第２の高表面エネルギー部における機能液の曲率半径が異なる場合、すなわち第１の高表面エネルギー部に存在する機能液の内部圧力と第２の高表面エネルギー部に存在する機能液の内部圧力が異なる場合、第１の高表面エネルギー部と第２の高表面エネルギー部との間で圧力差に起因した機能液の流動が発生する。従って第１の高表面エネルギー部にのみ選択的に機能液を供給し、第１の高表面エネルギー部から第２の高表面エネルギー部へと液滴を効率良く自己流動させるには、第１の高表面エネルギー部における機能液断面の曲率半径が、第２の高表面エネルギー部における機能液断面の曲率半径より小さいことが望ましい。機能液断面の曲率半径Ｒは、高表面エネルギー部の幅Ｗと、この高表面エネルギー部と低表面エネルギー部との境界において、機能液と濡れ性変化層の間に形成される角度θを用いて以下のように表現できる。
Ｒ＝Ｗ／２SIN(θ)
この式より、液滴の内部圧力は高表面エネルギー部の幅Ｗが狭いほど、また角度θが大きいほど高くなることがわかる。
さらにここで、第１の高表面エネルギー部と低表面エネルギー部との境界における機能液の濡れ性変化層に対する角度θ１、及び第２の高表面エネルギー部と低表面エネルギー部との境界における機能液の濡れ性変化層に対する角度θ２について考える。第１の高表面エネルギー部における機能液の内部圧力を最大にするような角度は、第１の高表面エネルギー部から低表面エネルギー部へと機能液が漏れない角度であり、この角度は機能液の低表面エネルギー部に対する接触角θ'となる。また第２の高表面エネルギー部における機能液の内部圧力を最小にするような角度は、機能液が高表面エネルギー部に対して形成できる最小の角度、すなわち機能液の高表面エネルギー部に対する接触角θ''となる。よって第１の高表面エネルギー部における内部圧力の最大値が第２の高表面エネルギー部における内部圧力の最小値を上回ることが、第１の高表面エネルギー部より第２の高表面エネルギー部へと機能液が効率良く流動するための必要条件となる。この条件は第１の高表面エネルギー部の幅Ｗ１と第２の高表面エネルギー部の幅Ｗ２との比、高表面エネルギー部に対する機能液の接触角、低表面エネルギー部に対する機能液の接触角の関係で定まる。この条件を満たし、さらに第１の高表面エネルギー部に所定量の機能液を供給した場合において、第１の高表面エネルギー部から第２の高表面エネルギー部へと機能液が流動する。一方でこの条件を満たさない場合、例えばＷ１に対してＷ２が小さすぎる場合には、第２の高表面エネルギー部における機能液内部圧力の最小値が、第１の高表面エネルギー部における機能液内部圧力の最大値を上回ってしまう。この場合機能液を幾ら第１の高表面エネルギー部に供給したとしても、第１の高表面エネルギー部から第２の高表面エネルギー部へと機能液は流動せず、最終的に第１の高表面エネルギー部から低表面エネルギー部へと機能液がはみ出してしまうことになる。
以上は、第１の高表面エネルギー部および第２の高表面エネルギー部において機能液の断面形状が一定であるという仮定、機能液の粘度による流動の制限、あるいは機能液の乾燥などの影響を無視した近似的な考え方ではあるが、いずれにしても本発明の積層構造体を実現する上では、上述した条件、すなわち第１の高表面エネルギー部の幅Ｗ１と第２の高表面エネルギー部の幅Ｗ２との比、高表面エネルギー部に対する機能液の接触角、低表面エネルギー部に対する機能液の接触角の関係により、機能液が流動するかが決まる。
次に本発明において上述した機能液流動の原理を用いて膜厚制御を実現する方法について説明する。図９には従来の構成および本発明の構成を比較して示した。従来は膜厚を等しくしようとしても内部圧力の高い（曲率半径の小さな）第２の高表面エネルギー部から内部圧力の低い（曲率半径の大きな）第１の高表面エネルギー部へと機能液が簡単に流動してしまっていた。それに対して本発明においては、第１の高表面エネルギー部と第２の高表面エネルギー部との間に第３の高表面エネルギー部を設けることとした。図９の(b)に示すように本発明では、第３の高表面エネルギー部によって第１および第２の高表面エネルギー部の間での機能液の流動を抑止することで、第１の高表面エネルギー部と第２の高表面エネルギー部における単位断面積あたりの機能液量の差を低減できる。第１、第２および第３の高表面エネルギー部の幅は前述したように紫外線露光などのエネルギー付与によって精度良く規定されるため、本発明では機能液の流動を幅によって正確に制御でき、従って膜厚も正確に制御可能である。膜厚均一化を図るためには内部圧力の高い第２の高表面エネルギー部から第３の高表面エネルギー部への機能液の流動を防ぐこと、すなわち第２の高表面エネルギー部の幅と第３の高表面エネルギー部の幅との関係が重要である。
積層構造体の構成
次に本発明における積層構造体の構成について説明する。この積層構造体はエネルギーの付与により表面エネルギーが変化する材料を含み、表面エネルギーの大きな高表面エネルギー部と表面エネルギーの小さな低表面エネルギー部との少なくとも表面エネルギーの異なる２つの部位を有する濡れ性変化層と、この濡れ性変化層の高表面エネルギー部に接するように形成された電極とからなる積層構造体において、前記電極は第１の電極領域と、第１の電極領域よりも幅の狭い第２の電極領域と、第１および第２の電極領域とを接続する第２の電極領域よりも幅の狭い第３の電極領域からなることを特徴とする。図１０の（ａ）と（ｃ）には一定方向に延在する第１の電極領域と、第１の電極領域の延在方向に直交する方向に延在する第２の電極領域が、第３の電極領域によって接続される場合である。また、図１０（ｂ）には第１の電極領域の延在方向と同方向に第２の電極領域が延在する場合を示した。それぞれの場合に関して第１の電極領域および第２の電極領域の幅を図示してあるが、ここでいう幅とは、それぞれの電極領域の延在方向に直交する方向の電極領域の幅である。
また第１および第２の電極領域の形状は上記のように一定方向に延在するものに限定されるものではなく、正多角形・多角形・真円・楕円を含む任意形状で構わない。この場合の電極領域の幅は、電極領域に内接する最小の円の直径として定義される。図１０の（ｄ）、（ｅ）に示すように、具体的には正多角形の場合は正多角形の内接円、多角形の場合は隣接する３辺に接する円のうち最小のもの、真円の場合はその直径、楕円の場合は短軸径となる。第１の電極の形状に関しては、第１の電極領域から第３の電極領域へ安定して機能液を流動させるために、正多角形もしくは真円であることが好ましい。
第３の電極形状に関しても上記のように一定方向に延在するものに限定されることはなく、蛇行したものなどもその候補であるが、第１の電極領域から第３の電極領域へ安定して機能液を流動させるために、一定方向に延在するものが好ましい。この場合の幅の定義も上述の通りである。
図１１には第３の電極領域が複数個設けられた積層構造体を示す。このような構成においては、複数個の第３の電極領域によって第１の電極領域と第２の電極領域の電気的接続を安定化させることができる。
図１２には第３の電極領域の接続部分がテーパ形状であり、第３の電極領域の最小（最大？）幅が、第２の電極領域の幅よりも大きい場合を示す。第３の電極領域は、前記第２の電極領域と接する幅が前記第１の電極領域と接する幅がよりも狭いテーパ形状であることを特徴とする。本構成においては第１の電極領域または第２の電極領域に相当する高表面エネルギー部から第３の電極領域に相当する高表面エネルギー部へとスムーズに機能液を流動させることができるため，第１の電極領域と第２の電極領域の電気的接続を安定化させることができる。
本発明はまた、少なくとも基板と絶縁体層と電極層を含む多層配線基板において、電極層の少なくとも１層を上述した積層構造体とする多層配線基板を提供できる。
また、この構成において、例えば、上述した積層構造体が電極層（例えば、ゲート電極とゲート信号線、保持容量電極と共通信号線）として基板上に設けられて、絶縁体層を有し、さらに半導体層と、当該半導体層に接して導電層として設けられた一対の電極層（ソース電極、ドレイン電極）を有することで、ダイオード、トランジスタ、光電変換素子、熱電変換素子等の電子素子の形状で基板上に設けられた構成の基板を提供することができる。
また本発明は、上述した構成の基板が、例えば、アレイ状に複数個配設された状態のマトリクス基板（つまり、電子素子アレイの形状が基板上に設けられた構成の基板）を提供することができる。
また、このようなマトリクス基板において、電子素子がアレイ状に構成した一例として、本発明はアクティブマトリクス基板を提供することができる。
アクティブマトリクス基板の構成
次に本発明の積層構造体を用いたアクティブマトリクス基板の構成に関して説明する。アクティブマトリクス基板はゲート電極、ゲート絶縁膜、ソース電極、ドレイン電極、保持容量電極、半導体を含むトランジスタ、ゲート電極に接し一定方向に延在するゲート信号線、ソース電極に接しゲート信号線に直交する方向に延在するソース信号線、及び保持容量電極に接しゲート信号線あるいはソース信号線の延在方向に延在する共通信号線を備えるアクティブマトリクス基板より構成される。図１３はアクティブマトリクス基板の構成例であり、また図１４には保持容量電極および共通信号線の形成方法として、従来の方法と本発明による方法を比較して示した。なお図１４では簡素化のため半導体は図示していない。図１３に示すように保持容量電極は共通信号線と接続されているが、これにより常に一定の共通電位となっている。同時に保持容量電極はゲート絶縁膜を介して対向するドレイン電極との間で容量を形成してトランジスタ動作時にドレイン電極に注入されるキャリアを保持する役目を有する。キャリア保持のための容量を増やすために保持容量の面積は極力大きい方が好ましいが、そのためには共通信号線をできるだけ細い幅とする必要がある。従って保持容量電極の幅と共通信号線の幅に大きな差が生まれるが、この両方の膜厚を等しくしようとして図１４の（ａ）に示すように機能液を供給した場合、共通信号線に相当する高表面エネルギー部から保持容量電極に相当する高表面エネルギー部へと機能液が流動してしまい、両者に膜厚差が生じる。保持容量電極が厚くなった場合、その上層に形成されるゲート絶縁膜の膜厚が薄膜化あるいは不均一になるため、ゲート絶縁膜の絶縁性が劣化してしまう。それだけなく機能液の流動により共通信号線の膜厚が薄くなってしまう為、共通電位を供給するために本来導通する必要のある共通信号線が断線してしまう。従って従来の形成方法では信頼性のあるアクティブマトリクス基板を提供することが難しかった。一方で本発明においては、図１４の（ｂ）のように保持容量電極と共通信号線を接続する領域に共通信号線よりも幅の狭い狭窄電極を設けることを特徴とする。これにより、保持容量電極と共通信号線の幅が異なった場合でも、両者の膜厚を等しくすることができ、信頼性のあるアクティブマトリクス基板を提供することが可能になる。
また、本発明はさらに、マトリクス基板（電子素子アレイの形状が基板上に設けられた構成の基板）、例えば、上述したようなアクティブマトリクス基板を備える電子表示装置を提供することができる。
本発明の電子表示装置の一例としては、例えば、上述したようなアクティブマトリクス基板上に、透明導電膜を有する第２の基板を設け、その間に表示素子を備える構造がある。透明導電膜を有する第２の基板としては、例えば、ガラスやポリエステル、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン等のプラスチックを用いることができる。また、表示素子としては、例えば、液晶、電気泳動、有機ＥＬ等の方式を用いることができる。よって、本発明の電子表示装置としては、例えば、液晶表示装置、プラズマディスプレイパネルおよび有機ＥＬディスプレイ等の画像表示装置が挙げられる。例えば、画素ごとに点灯を制御するアクティブマトリクス方式のフラットパネル型画像表示装置では、画素電極を有する多数の画素を基板上に行および列方向にマトリクス状に配置して構成されている。
以下の実施例は、本発明を具体的に説明するものであり、本発明は、これらの実施例により限定されるものではない。
実施例１
本実施例においては幅の異なる２つの高表面エネルギー部を設け、幅の広い高表面エネルギー部に機能液を選択供給した場合に、幅の狭い高表面エネルギー部に機能液が流動する条件を確認した。
はじめに紫外線照射により表面自由エネルギーが変化する側鎖にアルキル基を有するポリイミド材料のＮＭＰ溶液を、ガラス基板上にスピンコート塗布した。１００℃のオーブンで前焼成を行った後、１８０℃で溶媒を除去し、濡れ性変化層１を形成した。第１の高表面エネルギー部の幅Ｗ１と、第２の高表面エネルギー部の幅Ｗ２を変えた条件とするために濡れ性変化層１は複数形成した。それぞれの濡れ性変化層１に波長が３００ｎｍ以下の紫外線（超高圧水銀ランプ）をパターンのあるフォトマスク越しに照射し、同一膜面上に、紫外線を照射した部分と、していない部分を作製した。紫外線を照射した濡れ性変化層１の高表面エネルギー部は、第１の高表面エネルギー部と第１の高表面エネルギー部よりも幅の狭い第２の高表面エネルギー部を有する。次にインクジェット法を用いて導電性材料を含有する機能液を第１の高表面エネルギー部に選択的に供給した。ここで用いた機能液はＡｇのナノメタルインクであり、表面張力は約３０ｍＮ／ｍ、粘度は約１０ｍＰａ・ｓである。機能液の濡れ性変化層１の高表面エネルギー部に対する接触角は８°、また濡れ性変化層１の低表面エネルギー部に対する接触角は２８°であった。なおインクジェットヘッドから吐出される機能液の液適体積は８ｐｌとした。第１の高表面エネルギー部へ供給された機能液を８０℃のオーブンで乾燥させ、溶媒を除去し積層構造体を形成した。第１の高表面エネルギー部の幅Ｗ１，および濡れ性変化層表面の第２の高表面エネルギー部の幅Ｗ２を変え、積層構造体形成後に金属顕微鏡で観察した結果を表１にまとめる。その結果Ｗ１とＷ２の比が６．０まで機能液を流動させることができたが、それ以上大きくなると機能液の流動が抑止され、第２の高表面エネルギー部の一部分にしか電極が形成されなかった。
Figure 2009075252
 実施例２
実施例１の検討結果に基づき、本発明における積層構造体をアクティブマトリクス基板の構成要素へ適用した例を示す。
本実施例で形成する積層構造体をアクティブマトリクス基板に採用した構造を図１５に示す。基板、ゲート電極、保持容量電極、共通信号線、ゲート絶縁膜、ソース電極、ドレイン電極からなる構成のマトリクス基板である。１画素分に着目した構成を併せて示すが、実際には３０×３０素子で構成されている。また画素サイズは８０ＰＰＩに相当する３１７．５μｍである。はじめにフィルム基板に実施例１で用いたポリイミドのＮＭＰ溶液をスピンコート塗布し、焼成してゲート電極形成用の濡れ性変化層を形成した。その上にインクジェット法を用いて膜厚設計値約５０ｎｍで機能液を供給しゲート電極と保持容量電極を形成した。次に膜厚約５００ｎｍゲート絶縁膜を同じくスピンコートで成膜し、さらにその上にソース・ドレイン電極用の濡れ性変化層を形成した。ゲート電極形成用、ソース・ドレイン電極形成用の濡れ性変化層は両方とも実施例１で示した濡れ性変化層である。またインクジェット法で用いた機能液も同じく実施例１で示したＡｇナノメタルインクである。機能液の濡れ性変化層の高表面エネルギー部に対する接触角は８°、また濡れ性変化層１の低表面エネルギー部に対する接触角は２８°である。
表２のように、保持容量電極と共通信号線の幅を変化させ、従来の電極形成方法および本発明の電極形成方法を比較した。なお、ここで第３の電極は、第２の電極領域からの機能液の流動を防ぎつつ第１の電極領域からの機能液の流動を促進させるために第１の電極領域との接続幅を１００μｍとしたテーパ構造としている。また評価は、共通信号線の導通確認およびソース電極・保持容量電極間でのリーク電流計測を行った。評価サンプル数は３０素子×３０素子、１０組に関して実施した。またソース電極・保持容量電極間での印加電圧は４０Ｖであり、１μＡ／ｃｍ２以上流れたものを不良品とした。
この結果、狭窄構造を設けない従来の方式では導通検査、リーク電流検査ともに全数不良品であったのに対し、実施例１において機能液の流動を抑止できた条件(Ｗ２/Ｗ３＞６)においては、導通検査・リーク電流ともに全数良品を得ることができた。
Figure 2009075252
 以上、本発明の好ましい実施例について詳述したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の趣旨の範囲内において、種々の変形・変更が可能である。
従来の積層構造体の製造技術を示す図である。 本発明の積層体の形成方法における、基板上に濡れ性変化材料を含有する濡れ性変化層を形成する工程ＡＡを示す図である。 本発明の積層体の形成方法における、エネルギー付与により濡れ性変化層へ高表面エネルギー部・低表面エネルギー部を形成する工程ＢＢを示す図である。 本発明の積層体の形成方法における、濡れ性変化層に形成された第１および第２の高表面エネルギー部に機能液供給手段を用いて選択的に機能液を供給する工程ＣＣを示す図である。 本発明の積層体の形成方法における、濡れ性変化層に形成された第１および第２の高表面エネルギー部に機能液供給手段を用いて選択的に機能液を供給する工程ＣＣを示す図である。 本発明の積層体の形成方法における、第１、第２および第3の高表面エネルギー部の全域に濡れ広がった機能液を乾燥・固化させて電極を形成する工程ＤＤを示す図である。 本発明の積層構造体の形成方法で電極の形成に用いる機能液供給手段としてのインクジェット装置を示す図である。 機能液流動の原理を示す図である。 機能液流動の原理を用いて、本発明の膜厚制御を実現する方法を説明する図である。 本発明の積層体の形成方法における、第１、第２および第3の電極領域の様々なパターンおよび形状を示す図である。 本発明の第3の電極領域が複数個設けられた積層構造体を示す図である。 本発明の第3の電極領域のテーパ形状を示す図である。 本発明の積層構造体を用いたアクティブマトリクス基板の構成を示す図である。 本発明のアクティブマトリクス基板における、保持容量電極および共通信号線を形成する際に第3の電極領域を設けた構造を示す図である。 本発明の実施例２のアクティブマトリクス基板の構造を示す図である。
符号の説明
１ 定盤
２ ステージ
３ 液滴吐出ヘッド
４ Ｘ軸方向移動機構
５ Ｙ軸方向移動機構
６ 制御装置
７ Ｘ軸方向駆動軸
８ Ｘ軸方向駆動モータ
９ Ｙ軸方向駆動軸
１０ Ｙ軸方向駆動モータ
１００ インクジェット装置
Ｓ 基板

Claims (14)

  1. エネルギーの付与によって表面エネルギーが変化する材料を含み、表面エネルギーの大きな高表面エネルギー部と表面エネルギーの小さな低表面エネルギー部との少なくとも表面エネルギーの異なる２つの部位を有する濡れ性変化層と、該濡れ性変化層の該高表面エネルギー部に接するように形成された電極とを有する積層構造体であって、前記電極は第１の電極領域と、該第１の電極領域よりも幅の狭い第２の電極領域とが、該第２の電極領域よりも幅の狭い第３の電極領域で接続されることを特徴とする積層構造体。
  2. 前記第３の電極領域は、前記第２の電極領域と接する幅が前記第１の電極領域と接する幅がよりも狭いテーパ形状であることを特徴とする請求項１に記載の積層構造体。
  3. 前記第３の電極領域が複数個設けられることを特徴とする請求項１または２に記載の積層構造体。
  4. インクジェット法で用いられる機能液の前記低表面エネルギー部に対する接触角が２８°以上、
    インクジェット法で用いられる機能液の前記高表面エネルギー部に対する接触角が８°以下、
    前記第１の電極領域の幅Ｗ１と前記第３の電極領域の幅Ｗ３の比、Ｗ１／Ｗ３が６以下、
    前記第２の電極領域の幅Ｗ２と前記第３の電極領域の幅Ｗ３の比、Ｗ２／Ｗ３が６より大きい、
    ことを特徴とする請求項１乃至３のいずれか一項に記載の積層構造体。
  5. 前記機能液の表面張力は２０ｍＮ／ｍ乃至５０ｍＮ／ｍであり、粘度は２ｍＰａ・ｓ乃至５０ｍＰａ・ｓであることを特徴とする請求項１乃至４のいずれか一項に記載の積層構造体。
  6. 基板上に第１の高表面エネルギー部と、該第１の高表面エネルギー部よりも幅の狭い第２の高表面エネルギー部と、該第１および第２の高表面エネルギー部とを接続する第２の高表面エネルギー部よりも幅の狭い第３の高表面エネルギー部とを形成するステップと、導電性材料を含有する機能液を前記第１の高表面エネルギー部および第２の高表面エネルギー部に選択的に供給するステップと、供給された機能液を乾燥・固化させて第１、第２および第３の電極を形成するステップとを有することを特徴とする積層構造体の形成方法。
  7. 前記第１、第２および第３の電極がインクジェット法を用いて形成されることを特徴とする請求項６に記載の積層構造体の形成方法。
  8. 少なくとも基板と絶縁体層と電極層を有する多層配線基板であって、
    前記電極層の少なくとも１層を請求項１乃至５のいずれか一項に記載の積層構造体とすることを特徴とする多層配線基板。
  9. 半導体層と、該半導体層に接して導電層として設けられた一対の電極層と、をさらに有し、電子素子の形状で基板上に設けられたことを特徴とする請求項８に記載の多層配線基板。
  10. 少なくとも基板と、該基板上に設けられた電極層と、絶縁体層と、半導体層と、該半導体層に接して導電層として設けられた一対の電極層と、を有する多層配線基板が複数個配設されたマトリクス基板であって、前記基板上に設けられた電極層が請求項１乃至５のいずれか一項に記載の積層構造体であることを特徴とするマトリクス基板。
  11. ゲート電極、ゲート絶縁膜、ソース電極、ドレイン電極、保持容量電極、半導体を含むトランジスタ、ゲート電極に接し一定方向に延在するゲート信号線、ソース電極に接しゲート信号線に直交する方向に延在するソース信号線、及び保持容量電極に接しゲート信号線あるいはソース信号線の延在方向に延在する共通信号線を備えるアクティブマトリクス基板であって、
    前記ゲート電極、前記ソース電極、前記ドレイン電極、前記保持容量電極、前記ゲート信号線、前記ソース信号線、および前記共通信号線のうち、基板上に位置して互いに接する、少なくとも一対の電極または信号線が請求項１乃至５のいずれか一項に記載の積層構造体であることを特徴とするアクティブマトリクス基板。
  12. ゲート電極、ゲート絶縁膜、ソース電極、ドレイン電極、保持容量電極、半導体を含むトランジスタ、ゲート電極に接し一定方向に延在するゲート信号線、ソース電極に接しゲート信号線に直交する方向に延在するソース信号線、及び保持容量電極に接しゲート信号線あるいはソース信号線の延在方向に延在する共通信号線を備えるアクティブマトリクス基板であって、
    前記ゲート電極、前記ソース電極、前記ドレイン電極、前記保持容量電極、前記ゲート信号線、前記ソース信号線、および前記共通信号線のうち、前記ゲート絶縁膜の下層で配置され、かつ、基板上に位置して互いに接する、少なくとも一対の電極または信号線が請求項１乃至５のいずれか一項に記載の積層構造体であることを特徴とするアクティブマトリクス基板。
  13. 請求項１０に記載のマトリクス基板を備える電子表示装置。
  14. 請求項１１または１２に記載のアクティブマトリクス基板を備える電子表示装置。
JP2007242751A 2007-09-19 2007-09-19 積層構造体およびその形成方法、配線基板、マトリクス基板、電子表示装置 Pending JP2009075252A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007242751A JP2009075252A (ja) 2007-09-19 2007-09-19 積層構造体およびその形成方法、配線基板、マトリクス基板、電子表示装置
US12/212,319 US8101945B2 (en) 2007-09-19 2008-09-17 Laminated structure, forming method of the same, wiring board, matrix substrate and electronic display apparatus
EP08253047.8A EP2040522B1 (en) 2007-09-19 2008-09-17 Laminated structure, forming method of the same, wiring board, matrix substrate and electronic display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007242751A JP2009075252A (ja) 2007-09-19 2007-09-19 積層構造体およびその形成方法、配線基板、マトリクス基板、電子表示装置

Publications (1)

Publication Number Publication Date
JP2009075252A true JP2009075252A (ja) 2009-04-09

Family

ID=40259130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007242751A Pending JP2009075252A (ja) 2007-09-19 2007-09-19 積層構造体およびその形成方法、配線基板、マトリクス基板、電子表示装置

Country Status (3)

Country Link
US (1) US8101945B2 (ja)
EP (1) EP2040522B1 (ja)
JP (1) JP2009075252A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013069466A1 (ja) * 2011-11-11 2013-05-16 富士フイルム株式会社 パターン形成方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5899606B2 (ja) * 2010-03-04 2016-04-06 株式会社リコー 積層構造体の製造方法
DE102010031187A1 (de) * 2010-07-09 2012-01-12 Robert Bosch Gmbh Schichtdicken optimierendes Jettlayout
JP5978577B2 (ja) 2011-09-16 2016-08-24 株式会社リコー 多層配線基板
TW202208561A (zh) * 2016-12-12 2022-03-01 日商三菱化學股份有限公司 有機電致發光元件形成用組成物、有機電致發光元件及有機膜之製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005032835A (ja) * 2003-07-08 2005-02-03 Ricoh Co Ltd 基板、基板用基体及び基板の製造方法並びに該製造方法に用いられる版
JP2005310962A (ja) * 2003-06-02 2005-11-04 Ricoh Co Ltd 積層構造体、積層構造体を用いた電子素子、これらの製造方法、電子素子アレイ及び表示装置
JP2006116417A (ja) * 2004-10-21 2006-05-11 Seiko Epson Corp パターン形成方法および機能性膜
JP2006147976A (ja) * 2004-11-24 2006-06-08 Seiko Epson Corp 配線パターンの形成方法、デバイスの製造方法、デバイス、及び電気光学装置、並びに電子機器
JP2006221059A (ja) * 2005-02-14 2006-08-24 Future Vision:Kk 表示装置用基板およびこの表示装置用基板を用いた画像表示装置
JP2006286922A (ja) * 2005-03-31 2006-10-19 Sharp Corp インク吐出パターン、線パターンおよび線パターン形成方法
JP2007150246A (ja) * 2005-11-02 2007-06-14 Ricoh Co Ltd 有機トランジスタ及び表示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0301089D0 (en) * 2003-01-17 2003-02-19 Plastic Logic Ltd Active layer islands
CN100533808C (zh) * 2004-01-26 2009-08-26 株式会社半导体能源研究所 显示器件及其制造方法以及电视设备
JP3922280B2 (ja) 2004-09-30 2007-05-30 セイコーエプソン株式会社 配線パターンの形成方法及びデバイスの製造方法
JP2007242751A (ja) 2006-03-07 2007-09-20 Sanyo Electric Co Ltd 化合物半導体スイッチ回路装置
JP5167707B2 (ja) * 2006-08-04 2013-03-21 株式会社リコー 積層構造体、多層配線基板、アクティブマトリックス基板、並びに電子表示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005310962A (ja) * 2003-06-02 2005-11-04 Ricoh Co Ltd 積層構造体、積層構造体を用いた電子素子、これらの製造方法、電子素子アレイ及び表示装置
JP2005032835A (ja) * 2003-07-08 2005-02-03 Ricoh Co Ltd 基板、基板用基体及び基板の製造方法並びに該製造方法に用いられる版
JP2006116417A (ja) * 2004-10-21 2006-05-11 Seiko Epson Corp パターン形成方法および機能性膜
JP2006147976A (ja) * 2004-11-24 2006-06-08 Seiko Epson Corp 配線パターンの形成方法、デバイスの製造方法、デバイス、及び電気光学装置、並びに電子機器
JP2006221059A (ja) * 2005-02-14 2006-08-24 Future Vision:Kk 表示装置用基板およびこの表示装置用基板を用いた画像表示装置
JP2006286922A (ja) * 2005-03-31 2006-10-19 Sharp Corp インク吐出パターン、線パターンおよび線パターン形成方法
JP2007150246A (ja) * 2005-11-02 2007-06-14 Ricoh Co Ltd 有機トランジスタ及び表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013069466A1 (ja) * 2011-11-11 2013-05-16 富士フイルム株式会社 パターン形成方法

Also Published As

Publication number Publication date
EP2040522A2 (en) 2009-03-25
US8101945B2 (en) 2012-01-24
US20090071701A1 (en) 2009-03-19
EP2040522A3 (en) 2011-06-29
EP2040522B1 (en) 2013-06-26

Similar Documents

Publication Publication Date Title
JP5167707B2 (ja) 積層構造体、多層配線基板、アクティブマトリックス基板、並びに電子表示装置
KR100620881B1 (ko) 패턴 형성 방법, 디바이스의 제조 방법, 및 액티브 매트릭스 기판의 제조 방법
US9153524B2 (en) Method of forming stacked-layer wiring, stacked-layer wiring, and electronic element
US8877584B2 (en) Method of manufacturing interconnection member and electronic device
TWI382375B (zh) 主動矩陣基板及電子顯示裝置
JP2008066567A (ja) 配線パターンとこれを用いた電子素子、有機半導体素子、積層配線パターンおよび積層配線基板
JP4222390B2 (ja) パターンの形成方法、及び液晶表示装置の製造方法
US8723193B2 (en) Multi-layer wiring substrate, active matrix substrate, image display apparatus using the same, and multi-layer wiring substrate manufacturing method
KR100766514B1 (ko) 뱅크 구조, 배선 패턴 형성 방법, 디바이스, 전기 광학장치, 및 전자 기기
JP2007286469A (ja) 膜パターンの形成方法、アクティブマトリクス基板の製造方法、デバイス、電気光学装置、及び電子機器
JP2009075252A (ja) 積層構造体およびその形成方法、配線基板、マトリクス基板、電子表示装置
KR100782493B1 (ko) 막 패턴의 형성 방법, 디바이스, 전기 광학 장치, 전자기기, 및 액티브 매트릭스 기판의 제조 방법
KR20060089660A (ko) 막 패턴의 형성 방법, 장치 및 그 제조 방법, 전기 광학장치, 및 전자기기
JP5899606B2 (ja) 積層構造体の製造方法
JP4816209B2 (ja) 膜パターン形成方法及びデバイスの製造方法
JP5887881B2 (ja) 配線の形成方法
JP2010027862A (ja) 積層構造体、多層配線基板、アクティブマトリックス基板、画像表示装置及び積層構造体の製造方法
JP2007123621A (ja) 導電パターン及びその形成方法
JP2006080179A (ja) 配線パターン形成方法、ｔｆｔ用ソース電極およびドレイン電極の形成方法
JP2008028404A (ja) 薄膜トランジスタおよび液晶表示装置
JP2006148170A (ja) 配線パターン形成方法および配線パターン
JP2009038185A (ja) 導電膜パターンの形成方法、および配線基板、表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131203