JP2009068095A - 低欠陥成膜法及び低欠陥薄膜並びに低欠陥膜成膜装置 - Google Patents

低欠陥成膜法及び低欠陥薄膜並びに低欠陥膜成膜装置 Download PDF

Info

Publication number
JP2009068095A
JP2009068095A JP2007240608A JP2007240608A JP2009068095A JP 2009068095 A JP2009068095 A JP 2009068095A JP 2007240608 A JP2007240608 A JP 2007240608A JP 2007240608 A JP2007240608 A JP 2007240608A JP 2009068095 A JP2009068095 A JP 2009068095A
Authority
JP
Japan
Prior art keywords
film forming
film
irradiation
ion
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007240608A
Other languages
English (en)
Other versions
JP5135965B2 (ja
Inventor
Masato Kon
真人 今
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2007240608A priority Critical patent/JP5135965B2/ja
Publication of JP2009068095A publication Critical patent/JP2009068095A/ja
Application granted granted Critical
Publication of JP5135965B2 publication Critical patent/JP5135965B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

【課題】本発明は、成長中の膜に付着若しくは埋め込まれて成るパーティクルなどの成膜欠陥が極めて少ない低欠陥薄膜及びその製造方法である低欠陥成膜法を提供することを目的とする。
【解決手段】本発明によって、真空チャンバー内においてターゲット物質にイオン照射を行い該ターゲット物質の構成物質を基板に堆積させて薄膜作製を行う成膜法であって、イオン照射とイオン非照射とからなる断続的なイオン照射の第1の動作周期の1周期内に少なくとも1秒以上の非照射時間を設ける、ことを特徴とする成膜方法が提供される。
【選択図】図1

Description

本発明は、半導体デバイス、表示デバイス、フォトマスクなどに使用される薄膜の低欠陥化のための成膜方法、及びそのようにして成膜した低欠陥薄膜並びにその製造装置に関する。
半導体集積回路や表示デバイスなどにおける、配線や半導体のパターニングには、一般に可視光(g線、h線)または紫外光(i線、KrF、ArF)を用いたフォトリソグラフィーが広く用いられている。さらに近年、半導体集積回路の微細化に伴い、その製造技術として電子線リソグラフィの他、液浸ArF、EUVL(extreme ultraviolet lithography)、ナノインプリントリソグラフィなどに関する研究開発も盛んに行われている。
半導体集積回路や表示デバイスの製造においては、マスク上に欠陥が存在すると、欠陥はマスクパターンとともにウェハー面に転写されるため、製品の歩留りに直接影響する。ここで欠陥とは、露光した際にウェハー面に転写されるかあるいは10%以上の寸法変化を与えるあらゆるマスク上の異常を言う。そのサイズは、該当世代において転写されてしまうと予測される最小サイズの明欠陥あるいは暗欠陥の面積の平方根として国際半導体技術ロードマップ(ITRS)に示されており、それによるとその大きさは2008年では46nm、2010年には36nm以下に抑える必要があるとされている。これらの大きさの欠陥はマスク上に存在しないことが求められる。また半導体集積回路や表示デバイスそのものについても、かかる欠陥は当該素子の動作不良につながり、歩留りを低下させる原因になる。従って、欠陥を発生させないハンドリング技術及び成膜加工技術、さらには洗浄技術が重要になってくる。
ここで、フォトマスクや各種デバイスに用いられる薄膜の成膜法には、CVD(chemical vapor deposition)法のほか、スパッタリング法や蒸着法が量産向けに使用されている。一方、研究レベルではPLD(pulsed laser deposition)法なども用いられている。これらの成膜法はそれぞれ要求される薄膜の性能によって使い分けられているが、大面積均一成膜においてはスパッタリング法が優位とされている。
しかし、いずれの成膜法においても成膜に起因する欠陥が発生し、製品の歩留りを低下させる原因となっている。特に、半導体回路の微細化や表示デバイスの高精細化に伴い、これまで問題視されなかった大きさの欠陥までもが製品に影響を及ぼすようになってきており、成膜に起因する欠陥の発生を抑制することが重要な課題となっている。そして、これに対応するために、様々な手段が採られてきた。例えば、側壁に付着した膜が剥がれて基板に付着しないように、真空チャンバーの構造を変更したり、あるいは、真空から大気圧へまた大気圧から真空へ移行する際にチャンバー内の塵を巻き上げないチャンバー構造にしたりする対応である。また、スパッタリング法においては、欠陥の原因の一つとなるアーキングを防止するため、パルス化dc電源を導入したり、あるいはカソード形状を変更したりする対応である。例えば、特許文献1に示されるように、スパッタリング法において、ターゲット上の異物(堆積した絶縁物など)がチャージアップし絶縁破壊してプラズマをアーク状態に走らせるのを防止する目的で、一旦カソードへの負の電圧の印加を停止し、再び負の電圧を印加して成膜を行い、これを繰り返す方法である。しかし、これらは一定の効果はあるものの、依然として微小な成膜欠陥は生じている。
特開2004−291464号公報
本発明は、以上の問題点に鑑みてなされたものであり、成長中の膜に付着若しくは埋め込まれて成るパーティクルなどの成膜欠陥が極めて少ない薄膜(以下、低欠陥薄膜という。)及びその製造方法(以下、低欠陥成膜法という。)を提供することを目的とする。
上記の課題を解決するために、本発明の請求項1に係る成膜方法は、真空チャンバー内においてターゲット物質にイオン照射を行い該ターゲット物質の構成物質を基板に堆積させて薄膜作製を行う成膜法であって、イオン照射とイオン非照射とからなる断続的なイオン照射の第1の動作周期の1周期内に少なくとも1秒以上の非照射時間を設ける、ことを特徴とする。連続成膜ではなく、一定時間成膜後に一度成膜を停止し、少なくとも1秒以上経過後に、再び一定時間成膜を行い、これを繰り返すことで、微小な成膜欠陥を大幅に低減することができる。
本発明の請求項2に係る発明は、さらに、前記イオン非照射時間において前記真空チャンバー内に導入するガスの供給を停止して前記真空チャンバー内の該ガスを一旦排気し、前記イオン照射の所定時間前に再度前記真空チャンバー内に前記ガスを供給する、ことを特徴とする請求項1に記載の成膜方法としたものである。これによって、真空チャンバー内に漂うパーティクルをガスと共に一旦排気するため、成膜欠陥をさらに低減することができる。また、成膜コストの低減にもつながる。
本発明の請求項3に係る発明は、さらに、前記イオン照射時間において、イオン照射とイオン非照射とからなる第2の動作周期の断続的なイオン照射であって該動作周期の1周期におけるイオン非照射時間が1ミリ秒以下である断続的なイオン照射を行う、ことを特徴とする請求項1又は請求項2に記載の成膜方法としたものである。これによって、さらにアーキング起因の成膜欠陥を防止することがきる。
本発明の請求項4に係る発明は、ターゲット物質にイオン照射を行って薄膜作製を行う前記成膜方法がスパッタリング法であることを特徴とする請求項1乃至請求項3の何れか一に記載の成膜方法としたものである。これによって、大面積均一成膜が容易になる。
本発明の請求項5に係る成膜装置は、真空チャンバー内においてターゲット物質にイオン照射を行い該ターゲット物質の構成物質を基板に堆積させる装置であって、前記イオン照射とイオン非照射とを制御する信号であって前記イオン非照射の時間が少なくとも1秒以上である第1の信号を生成する長周期電圧ON/OFF回路を有する、ことを特徴とする。本装置によって、請求項1乃至請求項4に記載の成膜方法を容易に実現することができる。
本発明の請求項6に係る発明は、さらに、前記第1の信号のイオン非照射時間において真空チャンバー内に導入するガスの供給を停止して真空チャンバー内のガスを一旦排気し、前記第1の信号のイオン照射時間の所定時間前に再度前記真空チャンバー内にガスを供給する手段を有する、ことを特徴とする請求項5に記載の成膜装置としたものである。本装置によって、請求項1乃至請求項2に記載の成膜方法を容易に実現することができる。
本発明の請求項7に係る発明は、さらに、前記イオン照射とイオン非照射とを制御する信号であって前記イオン非照射の時間が少なくとも1ミリ秒以下である第2の信号を生成する短周期電圧ON/OFF回路を有する、ことを特徴とする請求項5又は請求項6に記載の成膜装置としたものである。本装置によって、請求項1乃至請求項3に記載の成膜方法を容易に実現することができる。
本発明の請求項8に係る発明は、ターゲット物質にイオン照射を行い該ターゲット物質の構成物質を基板に堆積させる前記方法がスパッタリング法であること、を特徴とする請求項5乃至請求項7の何れか一に記載の成膜装置としたものである。本装置によって、請求項1乃至請求項4に記載の成膜方法を容易に実現することができる。
本発明の請求項9に係る発明は、請求項1乃至請求項4に記載の成膜方法の少なくとも何れか1つを含む成膜方法により成膜した薄膜としたものである。成膜欠陥が極めて少ないものであるから、欠陥を嫌うあらゆる用途で使用できる。
本発明の請求項10に係る発明は、請求項1乃至請求項4に記載の成膜方法の少なくとも何れか1つを含む成膜方法により作製したフォトマスクブランク及びフォトマスクとしたものである。歩留まりの向上に効果的である。
本発明の請求項11に係る発明は、請求項1乃至請求項4に記載の成膜方法の少なくとも何れか1つを含む成膜方法により作製した薄膜トランジスタとしたものである。歩留まりの向上に効果的である。
本発明によれば、成長中の膜に付着もしくは埋め込まれて成るパーティクルなどの成膜欠陥が極めて少ない低欠陥薄膜、及びその製造方法である低欠陥成膜法を提供することができる。
以下、本発明の実施の形態に係る成膜方法及び該成膜方法によって得られる成膜について、図面を参照しつつ説明する。なお、実施の形態において、同一構成要素には同一符号を付け、実施の形態の間において重複する説明は省略する。
(低欠陥成膜法)
本発明の一実施形態に係る低欠陥薄膜の製造方法である低欠陥成膜法について説明する。基本的な成膜法にはスパッタリング法を用いると簡便である。スパッタリング法とは、放電によって生成したArイオンがターゲットに照射されることによってターゲット構成物質を叩き出し、これを基板に堆積させて成膜する成膜法である。電源にはdc(直流)、rf(交流)のいずれを用いることもできるが、パルス化dc電源を用いると成膜欠陥の低減が図れると同時に生産性も高まり、好適である。但し、これに限定されるわけではない。
ターゲットの材料は問わない。従って本発明の一実施形態に係る低欠陥成膜法は、フォトマスクの製造や、薄膜トランジスタの製造等、各種の用途に用いることができる。
本発明の一実施形態に係る低欠陥成膜法においては、真空チャンバー内にArガスを導入し、放電によってターゲットに対してイオン照射を行うON動作(照射)によって一定時間成膜を行った後、少なくとも1秒以上の時間イオン照射を停止するOFF動作(非照射)を設けることを特徴とする。かかる放電のON/OFFは、後述する長周期電圧ON/OFF回路によって制御する。この放電のON動作とOFF動作が1周期(以下、第1の動作周期という。)を構成し、この動作周期を所定の回数繰り返して必要膜厚になるまで成膜を行う。ここで、成膜を行うON動作の一定時間については、これを必要以上に長く採ると成膜欠陥低減の効果がなくなり、反対に必要以上に短く採るとスループットの低下につながる。最適な時間はターゲットに用いる材料や真空チャンバー(カソードの位置、大きさも含む)の作りや許容される成膜欠陥の密度によっても異なるため、ターゲットに用いる材料等に応じて適宜選択する。一方、放電を停止する少なくとも1秒以上のOFF動作の時間については、これが1秒より短いと本発明による成膜欠陥低減の効果は全く見られない。反対に1秒以上の長い時間を設けると本発明による成膜欠陥低減の効果が現れるが、より好適には30秒以上設けると良い。更に徹底して成膜欠陥を排除するには5分程の時間を設けるのが良いが、必要以上に長い時間を設けるとスループットの低下からコスト増につながる。最適な時間はターゲットに用いる材料や真空チャンバー(カソードの位置、大きさも含む)の作りや許容される成膜欠陥の密度によっても異なるため一概には言えないが、上記ターゲットに用いる材料等に応じて適宜選択し、この時間内は、成膜を完全に停止する。
上述した本発明の一実施形態に係る低欠陥成膜法においては、成膜を行う際の放電のON動作とOFF動作からなる第1の動作周期において、少なくとも1秒以上のOFF動作時間を設けることにより、一時的に成膜を完全に停止させ、パルス化dc電源のみでは防ぎきれないアーキング起因でない成膜欠陥を大幅に低減することができる。
さらに、本発明の一実施形態に係る低欠陥成膜法においては、放電のOFF動作中に、真空チャンバー内へ導入しているガスの供給を停止し、真空チャンバー内のガスを一旦排気する動作を組み合わせても良い。具体的には、放電のON/OFFを制御する長周期電圧ON/OFF回路の生成するパルスに同期して、放電のOFF動作に連動して真空チャンバー内へのガスの供給を停止して一旦ガスを排気し、所定時間経過後、放電のON動作直前に再び真空チャンバー内へのガスの供給を開始する。この所定時間は、再度真空チャンバー内にガス供給を開始してから真空チャンバー内にガスが充満するまでに要する時間であり、真空チャンバーの大きさ及び単位時間当たりのガス供給量により異なる。従って、使用する真空チャンバーの大きさ及び単位時間当たりのガス供給量を考慮して適宜設定される。そしてかかる制御は、図1においては図示していないが、例えば、制御回路によって制御される。
上述したように、本発明の一実施形態に係る低欠陥成膜法にガス供給を停止する動作を組み合わせると、真空チャンバー内へのガス供給を一旦停止して真空チャンバー内に漂うパーティクルをガスと共に一旦排気するため、成膜欠陥を更に低減することができる。また、ガスを浪費しないため成膜コストの低減を図ることができる。
なお、本発明の一実施形態に係る低欠陥成膜法に類似する方法として、例えば特許文献1に示されたパルス化dc電源を用いた成膜技術がある。上述したように、当該成膜技術は、主にスパッタリング法において、ターゲット上の異物(堆積した絶縁物など)がチャージアップし絶縁破壊してプラズマをアーク状態に走らせるのを防止する目的で、一旦カソードへの負の電圧の印加を停止し、再びカソードに負の電圧を印加して成膜を行い、これを繰り返すものである。この技術は、アーキング起因の成膜欠陥防止が目的であり、従って、1周期中のパルスのOFF時間は、アーキングを生じさせないために充分な時間でよく、通常は、1ミリ秒以下と短い。一方、本発明の一実施形態に係る低欠陥成膜法は、基板や成長中の膜に付着若しくは埋め込まれることで形成されるパーティクル等の成膜欠陥、即ち、アーキング起因でない成膜欠陥を防止することが目的であり、解決課題が異なる。また、従って、1周期中のパルスのOFF時間は少なくとも1秒以上の時間を要する点で異なり、それゆえ、前記時間内において、成膜を完全に停止している点で異なる。また、効果として、パルス化dc電源のみでは防ぎきれない成膜欠陥を大幅に低減している点でも異なる。
以上説明したように、本発明の一実施形態に係る低欠陥成膜法は、パルス化dc電源を用いた成膜技術と異なるものであるが、本発明の一実施形態に係る低欠陥成膜法に、さらにパルス化dc電源を用いた成膜技術を組み合わせても良い。この場合、図1に示すように、電源10内部に、さらに短周期電圧ON/OFF回路12を設ける。この短周期電圧ON/OFF回路12は、放電によってターゲットに対してイオン照射を行うON動作(照射)及び放電を停止してイオン照射を停止するOFF動作(非照射)を、1ミリ秒以下の周期で一定時間繰り返すことを制御する。これは、アーキング起因の成膜欠陥を防止するためである。なお、この短周期での放電のON動作とOFF動作の1周期を第2の動作周期という。そして、この第2の動作周期は、上述した第1の動作周期のON動作に併せて行われるように設定され、第1の動作周期のON動作中に第2の動作周期が所定回数繰り返され、第1の動作周期のOFF動作中には、第2の動作周期は停止される。即ち、第1の動作周期は長周期パルスであり、この長周期パルスのON時間に短周期パルスの第2の動作周期を組み合わせて実行する。なお、上述した長周期パルスと短周期パルスの関係を図示すると、図2のようになる。
このように、本発明の一実施形態に係る低欠陥成膜法とパルス化dc電源を併用することによって、アーキング起因の成膜欠陥と、アーキング起因でない成膜欠陥の双方を大幅に低減することができ、それぞれの成膜方法を単独で実施した場合に比して、更なる欠陥低減効果が発揮される。
上述した低欠陥成膜法によって、成膜欠陥の少ない薄膜を得ることができる。なお、本発明の一実施形態に係る低欠陥成膜法は、基本的な成膜法としてスパッタリング法に限定されるものではない。しかし、上述した実施例で示したとおり、スパッタリング法において本成膜法を用いた場合、大面積均一成膜が容易に可能になるため、より効果が大きい。
以上説明したように、本発明の一実施形態に係る低欠陥成膜法によれば、アーキング起因でない成膜欠陥を大幅に低減することができる。また、パルス化dc電源を用いた成膜技術を併用すれば、アーキング起因の成膜欠陥と、アーキング起因でない成膜欠陥の双方を大幅に低減することができ、それぞれの成膜方法を単独で実施した場合に比して、更なる欠陥低減効果が発揮される。さらに、基本的な成膜法としてスパッタリング法を用いれば、大面積均一成膜が容易に可能になるため、成膜欠陥防止の効果がより大きい。
(低欠陥薄膜製造装置)
続いて、本発明の一実施形態に係る低欠陥薄膜の製造装置について説明する。図1は、本発明の一実施形態に係る電源出力10に長周期電圧ON/OFF回路11を組み込んだスパッタ成膜装置100の一例を示す構成図である。図1に示すように、本発明の一実施形態に係る低欠陥薄膜の製造装置100は、概略、真空チャンバー1、ガス供給システム2、排気システム3及び電源10を有する。
特徴的には、電源10内に、長周期電圧ON/OFF回路11を有し、1秒以上のOFF時間を有するパルスを発信する。これによって、成膜時に1秒以上成膜を完全に停止することができ、パルス化dc電源のみでは防ぎきれない成膜欠陥を大幅に低減することが可能となる。長周期電圧ON/OFF回路11は、図示のように電源10内に組み込んでも良いし、別個に設けても良い。なお、図示したように、電源10内に短周期電圧ON/OFF回路12を併せて設けても良い。これによって、アーキングの発生を防止して、アーキング起因の成膜欠陥を防止することができる。また、図1においては、スパッタリング法に対応する低欠陥薄膜製造装置100を示したが、これに限定されるわけではなく、例えばイオンプレーティング法に対応して装置の構成を変更しても良い。また、図1においては、電源10内に短周期電圧ON/OFF回路12を重畳的に設けているが、これに限定されるわけではない。
上述した製造装置を用いることにより、本発明の一実施形態に係る低欠陥成膜法を容易に実施することができ、低欠陥薄膜を得ることができる。
(低欠陥成膜法によるフォトマスクブランク及びフォトマスクの製造方法)
図1において、基板20にフォトマスクブランク用の基板を用い、ターゲット30に遮光材を用いて、上述した本発明の一実施形態に係る低欠陥成膜法を実施することにより、低欠陥密度のフォトマスクブランクを得ることができる。そして、これをパターニングすることで低欠陥密度のフォトマスクを得ることができる。
(低欠陥成膜法による薄膜トランジスタの製造方法)
上述したフォトマスクブランク及びフォトマスクの製造方法と同様に、電極材、半導体材料及び誘電体材料に適切なターゲットを選び、上述した本発明の一実施形態に係る低欠陥成膜法を適用して各層を形成してパターニングする。これにより、欠陥の少ない(即ち、低欠陥の)薄膜トランジスタを高い歩留まりで得ることができる。
上述した本発明の一実施形態に係る低欠陥成膜法によって製造した薄膜は、成膜欠陥が極めて少ないものであるため、欠陥を嫌うあらゆる用途で使用することができる。特に、上述したフォトマスクブランクや薄膜トランジスタ等は、欠陥の有無が製造歩留まりに直結するため、本発明の一実施形態に係る低欠陥成膜法によって製造した薄膜を使用すれば、歩留まりの向上に効果的である。
(実施例1)
以下に、本発明の低欠陥成膜法の一例と、これを適用して作製したフォトマスクの一例について述べる。
基本的な成膜法にはスパッタリング法を用いた。電源はパルス化dc電源を用い、パルスパラメーターには20kHz、デューティー比90%を用いた。これはON時間45マイクロ秒、OFF時間5マイクロ秒に相当する。このような1ミリ秒以下のOFF時間を持つ短周期パルスを用いたアーキング防止技術及びこれを用いた成膜法は公知の技術である。
特徴的には、上記短周期パルスに対し、ON時間30秒、OFF時間5分の長周期パルスを掛け合わせたパルスを、本成膜に用いるdc出力として重畳的に用いた点である。これによって、ターゲットに対するイオン照射が45マイクロ秒行われた後、5マイクロ秒間イオン照射が停止される。そして、これを1周期としたイオン照射によるスパッタリングが30秒間行われた後、5分間成膜が停止される。この5分間は、真空チャンバー内に導入されるガスの供給も停止され、またガスは一旦排気される。以上の動作によって、アーキング起因の成膜欠陥が防止されると共に、基板や成長中の膜に付着若しくは埋め込まれることで形成されるパーティクル等の成膜欠陥、即ち、アーキング起因でない成膜欠陥を防止することができる。本実施例においては、基板にはフォトマスク用の6025規格の石英ガラス基板を用い、ターゲットにはTaを用いた。スパッタリングガスとしてArを導入し、800Wの電力を投入して成膜を開始した。長周期のパルスにおいて12周期経過した時点で成膜を終了した。
このようにして作製した薄膜には、0.35μm以上の大きさの成膜欠陥が144cmの範囲で33個観察された。
一方、本発明の一実施形態に係る低欠陥成膜法によらない場合、すなわち長周期パルスの重畳は行わずに、パルスパラメーターに20kHz、デューティー比90%のみを用いて700Wの電力で7分間成膜を行った場合は、144cmの範囲において826個の0.35μm以上の大きさの成膜欠陥が観察された。以上説明したように、本発明の一実施例によって大幅な成膜欠陥の低減の効果が得られた。
またこのようにして得られた薄膜は、成膜欠陥が少ないことから、薄膜を一般的なフォトリソグラフィーを用いてフォトマスクとして加工した結果、欠陥の密度が低い極めて良好なフォトマスクが得られた。
本発明は、半導体集積回路、表示デバイス、フォトマスクの製造等の分野に応用することができる。
本発明の一実施形態に係る電源出力に長周期電圧ON/OFF回路を組み込んだスパッタ成膜装置の一例を示す構成図である。 本発明の一実施形態に係る低欠陥成膜法における長周期パルスと短周期パルスの関係を示す図である。
符号の説明
1・・真空チャンバー
2・・ガス供給システム
3・・排気システム
10・・電源
11・・長周期電圧ON/OFF回路
12・・短周期電圧ON/OFF回路
20・・基板
30・・ターゲット
100・・スパッタ成膜装置

Claims (11)

  1. 真空チャンバー内においてターゲット物質にイオン照射を行い該ターゲット物質の構成物質を基板に堆積させて薄膜作製を行う成膜法であって、
    イオン照射とイオン非照射とからなる断続的なイオン照射の第1の動作周期の1周期内に少なくとも1秒以上の非照射時間を設ける、ことを特徴とする成膜方法。
  2. さらに、前記イオン非照射時間において前記真空チャンバー内に導入するガスの供給を停止して前記真空チャンバー内の該ガスを一旦排気し、
    前記イオン照射の所定時間前に再度前記真空チャンバー内に前記ガスを供給する、ことを特徴とする請求項1に記載の成膜方法。
  3. さらに、前記イオン照射時間において、イオン照射とイオン非照射とからなる第2の動作周期の断続的なイオン照射であって該動作周期の1周期におけるイオン非照射時間が1ミリ秒以下である断続的なイオン照射を行う、ことを特徴とする請求項1又は請求項2に記載の成膜方法。
  4. ターゲット物質にイオン照射を行って薄膜作製を行う前記成膜方法がスパッタリング法であることを特徴とする請求項1乃至請求項3の何れか一に記載の成膜方法。
  5. 真空チャンバー内においてターゲット物質にイオン照射を行い該ターゲット物質の構成物質を基板に堆積させる装置であって、
    前記イオン照射とイオン非照射とを制御する信号であって前記イオン非照射の時間が少なくとも1秒以上である第1の信号を生成する長周期電圧ON/OFF回路を有する、ことを特徴とする成膜装置。
  6. さらに、前記第1の信号のイオン非照射時間において真空チャンバー内に導入するガスの供給を停止して真空チャンバー内のガスを一旦排気し、前記第1の信号のイオン照射時間の所定時間前に再度前記真空チャンバー内にガスを供給する手段を有する、ことを特徴とする請求項5に記載の成膜装置。
  7. さらに、前記イオン照射とイオン非照射とを制御する信号であって前記イオン非照射の時間が少なくとも1ミリ秒以下である第2の信号を生成する短周期電圧ON/OFF回路を有する、ことを特徴とする請求項5又は請求項6に記載の成膜装置。
  8. ターゲット物質にイオン照射を行い該ターゲット物質の構成物質を基板に堆積させる前記方法がスパッタリング法であること、を特徴とする請求項5乃至請求項7の何れか一に記載の成膜装置。
  9. 請求項1乃至請求項4に記載の成膜方法の少なくとも何れか1つを含む成膜方法により成膜した薄膜。
  10. 請求項1乃至請求項4に記載の成膜方法の少なくとも何れか1つを含む成膜方法により作製したフォトマスクブランク及びフォトマスク。
  11. 請求項1乃至請求項4に記載の成膜方法の少なくとも何れか1つを含む成膜方法により作製した薄膜トランジスタ。
JP2007240608A 2007-09-18 2007-09-18 低欠陥成膜法及び低欠陥薄膜並びに低欠陥膜成膜装置 Expired - Fee Related JP5135965B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007240608A JP5135965B2 (ja) 2007-09-18 2007-09-18 低欠陥成膜法及び低欠陥薄膜並びに低欠陥膜成膜装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007240608A JP5135965B2 (ja) 2007-09-18 2007-09-18 低欠陥成膜法及び低欠陥薄膜並びに低欠陥膜成膜装置

Publications (2)

Publication Number Publication Date
JP2009068095A true JP2009068095A (ja) 2009-04-02
JP5135965B2 JP5135965B2 (ja) 2013-02-06

Family

ID=40604663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007240608A Expired - Fee Related JP5135965B2 (ja) 2007-09-18 2007-09-18 低欠陥成膜法及び低欠陥薄膜並びに低欠陥膜成膜装置

Country Status (1)

Country Link
JP (1) JP5135965B2 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01301856A (ja) * 1988-05-30 1989-12-06 Shimadzu Corp スパッタリング装置
JPH08325724A (ja) * 1995-06-01 1996-12-10 Ulvac Japan Ltd 融点差の大きい複数の組成物から成るターゲットのスパッタ方法
JPH11335835A (ja) * 1998-05-21 1999-12-07 Nec Corp スパッタリング装置とその成膜方法
JP2002371356A (ja) * 2001-06-19 2002-12-26 Sumitomo Metal Mining Co Ltd 表面が光輝化処理された金属または樹脂材料の製造方法
JP3446765B2 (ja) * 1992-12-01 2003-09-16 松下電器産業株式会社 酸化物薄膜の製造方法および製造装置
JP2004076029A (ja) * 2002-08-09 2004-03-11 Kobe Steel Ltd α型結晶構造主体のアルミナ膜の製造方法
JP2004232054A (ja) * 2003-01-31 2004-08-19 Sony Corp スパッタ装置及びスパッタ方法
JP2004253535A (ja) * 2003-02-19 2004-09-09 Matsushita Electric Ind Co Ltd 誘電体薄膜形成装置および誘電体薄膜形成方法
JP2006265739A (ja) * 2006-06-26 2006-10-05 Asahi Glass Co Ltd スパッタ装置及びスパッタ成膜方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01301856A (ja) * 1988-05-30 1989-12-06 Shimadzu Corp スパッタリング装置
JP3446765B2 (ja) * 1992-12-01 2003-09-16 松下電器産業株式会社 酸化物薄膜の製造方法および製造装置
JPH08325724A (ja) * 1995-06-01 1996-12-10 Ulvac Japan Ltd 融点差の大きい複数の組成物から成るターゲットのスパッタ方法
JPH11335835A (ja) * 1998-05-21 1999-12-07 Nec Corp スパッタリング装置とその成膜方法
JP2002371356A (ja) * 2001-06-19 2002-12-26 Sumitomo Metal Mining Co Ltd 表面が光輝化処理された金属または樹脂材料の製造方法
JP2004076029A (ja) * 2002-08-09 2004-03-11 Kobe Steel Ltd α型結晶構造主体のアルミナ膜の製造方法
JP2004232054A (ja) * 2003-01-31 2004-08-19 Sony Corp スパッタ装置及びスパッタ方法
JP2004253535A (ja) * 2003-02-19 2004-09-09 Matsushita Electric Ind Co Ltd 誘電体薄膜形成装置および誘電体薄膜形成方法
JP2006265739A (ja) * 2006-06-26 2006-10-05 Asahi Glass Co Ltd スパッタ装置及びスパッタ成膜方法

Also Published As

Publication number Publication date
JP5135965B2 (ja) 2013-02-06

Similar Documents

Publication Publication Date Title
TWI496210B (zh) A plasma etch method and a plasma etch apparatus and a memory medium
JP5036143B2 (ja) プラズマ処理装置およびプラズマ処理方法、ならびにコンピュータ読み取り可能な記憶媒体
JP5674375B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP2011097063A (ja) プラズマ処理装置およびプラズマ処理方法、ならびにコンピュータ読み取り可能な記憶媒体
TWI743123B (zh) 電漿處理方法
JP2010140944A (ja) プラズマエッチング装置及びプラズマクリーニング方法
JP2012204668A (ja) プラズマエッチング方法および記憶媒体
JP2008526026A5 (ja)
JP2008042078A (ja) スズ除去方法及び装置
JP2010205823A (ja) プラズマ処理装置
TW202015128A (zh) 微電子工件製造用之矽氮化物層的區域選擇性蝕刻方法
JP5135965B2 (ja) 低欠陥成膜法及び低欠陥薄膜並びに低欠陥膜成膜装置
JP5493402B2 (ja) 薄膜、フォトマスクブランク、及びそれらを成膜する方法並びに成膜装置
JP2012064773A (ja) プラズマ処理装置
CN113544823B (zh) 等离子处理方法
JPH03263827A (ja) デジタルエツチング装置
JP6557585B2 (ja) プラズマ処理方法
JP2021034487A (ja) 基板を処理する方法、デバイス製造方法、及びプラズマ処理装置
JP2005298894A (ja) ターゲットのクリーニング方法及び物理的堆積装置
JP2006324691A (ja) 加工方法及び装置
JP2004031970A (ja) 半導体素子の製造方法
JP2005298283A (ja) ドライエッチング方法並びにマイクロレンズアレイ及びその作製方法
KR100464653B1 (ko) 유전장벽 방전 플라즈마 소오스를 이용한 전자빔 큐어링장비
JP2005040736A (ja) 光学部品の洗浄方法及び装置
WO2024058135A1 (ja) 基板処理方法及び基板処理システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100826

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121029

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees