JP2009049169A - 半導体チップ収容トレイ - Google Patents

Abstract

【課題】複数積み重ねる際に半導体チップを傷つけることを抑制できる半導体チップ収容トレイを提供する。
【解決手段】ベース板１０ａの表面は、凸部１１２，１１４によって複数の収容エリア１ａに分割されており、ベース板１０ａの裏面は、凸部１２２，１２４によって複数の収容エリア１ｂに分割されている。半導体チップ１に対する収容エリア１ａのマージン幅は、半導体チップ１に対する収容エリア１ｂのマージン幅より小さい。また半導体チップ収容トレイ１０が積み重ねられた場合に、収容エリア１ａ，１ｂは互いに略重なり、凸部１１２は凸部１２２に対向せず、凸部１２２の下端と一段下の半導体チップ収容トレイ１０の表面との距離、及び凸部１１２の上端と一段上の半導体チップ収容トレイ１０の裏面との距離は、それぞれ半導体チップ１の厚さ未満である。
【選択図】図３

Description

本発明は、複数重ねて使用される半導体チップ収容トレイに関する。特に本発明は、複数積み重ねる際に半導体チップを傷つけることを抑制できる半導体チップ収容トレイに関する。

半導体チップの実装方式の一つに、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）がある。この実装方式は、バンプ付きの半導体チップを直接基板上に搭載する方法であり、例えば液晶パネルにドライバＩＣを実装する方法として主流になりつつある。バンプが形成された半導体チップは、バンプが傷つくことを抑制することを目的として、搬送時には、バンプが形成された能動面が上を向いた状態で、半導体チップ収容トレイに収容される。これに対してＣＯＧ実装する為には、実装時に半導体チップの能動面が下を向く必要がある。このため、半導体チップ収容トレイから半導体チップを取り出す際に、半導体チップ収容トレイの上下を反転させる必要がある。

図７の各図は、従来の半導体チップ収容トレイの第１例を説明するための断面図である。本図に示す半導体チップ収容トレイ２１０は、取り出し用のトレイ２２０と対で使用される。半導体チップ収容トレイ２１０の表面は、凸部２１１によって複数の半導体チップ収容エリアに分割されている。またトレイ２２０の裏面は、凸部２２１によって複数の半導体チップ収容エリアに分割されている。

図７（Ａ）に示すように、半導体チップ２０１を搬送するとき、半導体チップ収容トレイ２１０の複数の半導体チップ収容エリアそれぞれには、半導体チップ２０１が収容される。その後、半導体チップ収容トレイ２１０は複数積み重ねられる。そして半導体チップ２０１を取り出すとき、最上層の半導体チップ収容トレイ２１０の上に、トレイ２２０が積み重ねられる。この状態で、凸部２２１は凸部２１１に当接している。

そして図７（Ｂ）に示すように、最上層の半導体チップ収容トレイ２１０を、トレイ２２０が重なった状態で一段下の半導体チップ収容トレイ２１０から取り外し、半導体チップ収容トレイ２１０，２２０の積層体の上下を反転させる。これにより、半導体チップ２０１は、トレイ２２０の半導体チップ収容エリアに移動する。この際に半導体チップ２０１は表裏が反転して、能動面が下を向く（例えば特許文献１の図７，８参照）。

図８は、従来の半導体チップ収容トレイの第２例を説明するための断面図である。本図に示す半導体チップ収容トレイ２３０は、表面が凸部２３２によって複数の半導体チップ収容エリアに分割されており、かつ裏面も凸部２３１によって複数の半導体チップ収容エリアに分割されている。

図８（Ａ）に示すように、半導体チップ２０１を搬送するとき、半導体チップ収容トレイ２３０の表面に設けられた複数の半導体チップ収容エリアそれぞれには、半導体チップ２０１が収容される。その後、半導体チップ収容トレイ２３０は、表面が上に向いた状態で複数積み重ねられる。この状態で、凸部２３１は凸部２３２に当接している。

そして図８（Ｂ）に示すように、半導体チップ２０１を取り出すとき、半導体チップ収容トレイ２３０の積層体の上下を反転させる。これにより、半導体チップ２０１は、半導体チップ収容トレイ２３０の裏面に設けられた半導体チップ収容エリアに移動する。この際に半導体チップ２０１は表裏が反転して、能動面が下を向く（例えば特許文献１の図２参照）。その後、一枚ずつ半導体チップ収容トレイ２３０を外していく。

しかし上記した第１例及び第２例に係る半導体チップ収容トレイでは、以下の問題があった。まず第１例に係る半導体チップ収容トレイは、取り出し用のトレイを準備する必要があった。また半導体チップ収容トレイ１枚ごとに、図７を用いて説明した作業を行う必要があり、工数が多くなっていた。

また上記した第２例に係る半導体チップ収容トレイでは、一段上の半導体チップ収容トレイの裏面と半導体チップの間隔が大きくなりやすく、このため、半導体チップの平面形状が長方形でその短辺が短い場合、半導体チップ収容エリア内で半導体チップが回転して、その表裏が逆になることがあった。

また半導体チップ収容トレイには歪みや反りが生じることがある。歪みや反りが生じた場合、上記した第１例及び第２例に係る半導体チップ収容トレイでは、上側の半導体チップ収容トレイと下側の半導体チップ収容トレイ相互間に隙間が生じ、この隙間に半導体チップが挟まって半導体チップに傷が生じることがあった。

上記した問題を解決する方法として、第２例に係る半導体チップ収容トレイにおいて表面側の凸部及び裏面側の凸部それぞれの高さを、半導体チップの厚さの半分程度にすることも考えられるが、この場合、半導体チップ収容エリアに対する半導体チップの収まりが悪くなり、多少の振動や衝撃で半導体チップが半導体チップ収容エリアから飛び出してしまい、半導体チップに傷がついてしまう。

これらの問題点に対して、下記特許文献２に記載された半導体チップ収容トレイは、複数積み重ねられた場合に、裏面の収容エリアの境界に沿って部分的に設けられたリブが、一段下の半導体チップ収容トレイの表面の収容エリアの境界に沿って部分的に設けられたリブと噛み合う。このようにすると、一段上の半導体チップ収容トレイの裏面と半導体チップの間隔を狭くすることができ、かつ半導体チップが収容エリアから飛び出すことを抑制できる。

特開平１０−２１１９８６号公報 特開２００７−１０９７６３号公報

上記した特許文献２に記載の半導体チップ収容トレイは、裏面の収容エリアの境界に沿って部分的に設けられたリブが、一段下の半導体チップ収容トレイの表面の収容エリアの境界に沿って部分的に設けられたリブと噛み合う。このため、半導体チップ収容トレイを複数積み重ねる際に、裏面のリブが、一段下の半導体チップ収容トレイに収容されている半導体チップを傷つける可能性があった。

本発明は上記のような事情を考慮してなされたものであり、その目的は、複数積み重ねる際に半導体チップを傷つけることを抑制できる半導体チップ収容トレイを提供することにある。

上記課題を解決するため、本発明に係る半導体チップ収容トレイは、複数積み重ねて使用され、各々が複数の半導体チップを収容する半導体チップ収容トレイであって、
ベース板と、
前記ベース板の表面に設けられ、該ベース板の表面を複数の第１の半導体チップ収容エリアに区分けする複数の表面凸部と、
前記ベース板の裏面に設けられ、該ベース板の裏面を複数の第２の半導体チップ収容エリアに区分けする複数の裏面凸部と、
を具備し、
前記半導体チップに対する前記第１の半導体チップ収容エリアのマージン幅は、前記半導体チップに対する前記第２の半導体チップ収容エリアのマージン幅より小さく、
前記半導体チップ収容トレイが積み重ねられた場合に、
前記複数の第２の半導体チップ収容エリアはそれぞれ前記第１の半導体チップ収容エリアと略重なり、
前記裏面凸部の一部である第１裏面凸部の下端は、一段下の前記半導体チップ収容トレイが有する前記複数の表面凸部のいずれの上端とも対向せず、
前記表面凸部の一部である第１表面凸部の上端は、一段上の前記半導体チップ収容トレイが有する前記複数の裏面凸部のいずれの下端とも対向せず、
前記第１裏面凸部の下端と一段下の前記半導体チップ収容トレイの表面との距離、及び前記第１表面凸部の上端と一段上の前記半導体チップ収容トレイの裏面との距離は、それぞれ前記半導体チップの厚さ未満であり、
前記第１裏面凸部の高さおよび前記第１表面凸部の高さは、それぞれ前記半導体チップの厚さ超である。

この半導体チップ収容トレイによれば、前記半導体チップに対する前記第１の半導体チップ収容エリアのマージン幅は、前記半導体チップに対する前記第２の半導体チップ収容エリアのマージン幅より小さい。このため、前記一部の裏面凸部の下端と一段下の前記半導体チップ収容トレイの表面との距離、及び前記一部の表面凸部の上端と一段上の前記半導体チップ収容トレイの裏面との距離が、それぞれ前記半導体チップの厚さ未満であっても、半導体チップ収容トレイを複数積み重ねる際に、前記一部の裏面凸部が、一段下の半導体チップ収容トレイの前記第１の半導体チップ収容エリアに収容されている半導体チップを傷つけることが抑制される。

前記半導体チップの平面形状は長方形であり、
前記複数の表面凸部は、前記半導体チップの長辺側の側面に対向する複数の長辺用表面凸部と、前記半導体チップの短辺側の側面に対向する複数の短辺用表面凸部とを有し、
前記複数の裏面凸部は、前記半導体チップの長辺側の側面に対向する複数の長辺用裏面凸部と、前記半導体チップの短辺側の側面に対向する複数の短辺用裏面凸部とを具備し、
前記長辺用裏面凸部のうち最も前記半導体チップの短辺に近くに位置する凸部は、前記長辺用表面凸部のうち最も前記半導体チップの短辺に近くに位置する凸部より、前記半導体チップの短辺に近くてもよい。

前記半導体チップを前記半導体チップ収容トレイから取り出す場合、前記半導体チップ収容トレイの上下を反転させて前記半導体チップを前記第２の半導体チップ収容エリアに収容する。本発明によれば、いずれかの前記長辺用裏面凸部は、必ずいずれの前記長辺用表面凸部よりも前記半導体チップの短辺の近くに位置しているため、前記第２の半導体チップ収容エリアに収容された半導体チップが水平面内で回転することを抑制できる。従って、前記半導体チップを前記半導体チップ収容トレイから取り出す際に、前記半導体チップの水平面内の角度がばらつくことが抑制される。

前記半導体チップの平面形状は長方形であり、
前記複数の表面凸部は、前記半導体チップの長辺側の側面に対向する複数の長辺用表面凸部と、前記半導体チップの短辺側の側面に対向する複数の短辺用表面凸部とを有し、
前記複数の裏面凸部は、前記半導体チップの長辺側の側面に対向する複数の長辺用裏面凸部と、前記半導体チップの短辺側の側面に対向する複数の短辺用裏面凸部とを具備し、
前記複数の短辺用履面凸部の高さ、及び前記複数の短辺用表面凸部の高さは、それぞれ、前記半導体チップ収容トレイが積み重ねられた場合の前記半導体チップ収容トレイの裏面と、一段下の前記半導体チップ収容トレイの裏面との距離の半分以下であり、
前記半導体チップ収容トレイが積み重ねられた場合に、前記複数の短辺用裏面凸部の下端は、それぞれ一段下の前記半導体チップ収容トレイの前記短辺用表面凸部の上端に対向してもよい。

上記のようにすると、前記短辺用表面凸部及び前記短辺用裏面凸部を互い違いに配置する必要がなくなり、その結果、前記半導体チップの短辺が短く、前記短辺用表面凸部及び前記短辺用裏面凸部を配置するスペースが小さい場合でも、前記短辺用表面凸部及び前記短辺用裏面凸部を設けることができる。

前記表面凸部及び前記裏面凸部は、それぞれ側面が傾斜しており、かつ前記側面の上端部が、前記側面の他の部分より傾斜が緩やかであるのが好ましい。
このようにすると、前記第１の半導体チップ収容エリアに前記半導体チップを収容しやすくなり、また前記半導体チップ収容トレイの積層体の上下を反転する際に、前記半導体チップが前記第２の半導体チップ収容エリアに収容されやすくなる。

外周部に前記半導体チップ収容トレイの向きを示す凸部、凹部、又は切り欠きを具備してもよい。このようにすると、前誤った向きで記半導体チップ収容トレイを積層することが抑制され、その結果、一段下の前記半導体チップ収容エリアに収容されている前記半導体チップを傷つけることが抑制される。

本発明に係る半導体チップの収容方法は、半導体チップ収容トレイに半導体チップを収容する半導体チップの収容方法であって、
前記半導体チップ収容トレイは、ベース板と、前記ベース板の表面に設けられていて該ベース板の表面を複数の第１の半導体チップ収容エリアに区分けする複数の表面凸部と、前記ベース板の裏面に設けられていて該ベース板の裏面を複数の第２の半導体チップ収容エリアに区分けする複数の裏面凸部とを具備し、
第１の前記半導体チップ収容トレイが有する前記複数の第１の半導体チップ収容エリアそれぞれに、半導体チップを収容する工程と、
前記第１の半導体チップ収容トレイ上に、第２の前記半導体チップ収容トレイを重ねる工程と、
を具備し、
前記半導体チップ収容トレイにおいて、
前記半導体チップに対する前記第１の半導体チップ収容エリアのマージン幅は、前記半導体チップに対する前記第２の半導体チップ収容エリアのマージン幅より小さく、
前記第１及び第２の半導体チップ収容トレイが積み重ねられた場合に、
前記第２の半導体チップ収容トレイが有する前記複数の第２の半導体チップ収容エリアは、それぞれ前記第１の半導体チップ収容トレイが有する前記第１の半導体チップ収容エリアと略重なり、
前記第２の半導体チップ収容トレイが有する前記裏面凸部の一部である第１裏面凸部の下端は、前記第１の半導体チップ収容トレイが有する前記複数の表面凸部のいずれの上端とも対向せず、
前記第１の半導体チップ収容トレイが有する前記表面凸部の一部である第１表面凸部の上端は、前記第２の半導体チップ収容トレイが有する前記複数の裏面凸部のいずれの下端とも対向せず、
前記第２の半導体チップ収容トレイが有する前記第１裏面凸部の下端と前記第１の半導体チップ収容トレイの表面との距離、及び前記第１の半導体チップ収容トレイが有する前記第１表面凸部の上端と前記第２の半導体チップ収容トレイの裏面との距離は、それぞれ前記半導体チップの厚さ未満であり、
前記第１裏面凸部の高さおよび前記第１表面凸部の高さは、それぞれ前記半導体チップの厚さ超である。

以下、図面を参照して本発明の実施形態について説明する。図１（Ａ）は、本発明の第１の実施形態に係る半導体チップ収容トレイ１０の表面図であり、図１（Ｂ）は半導体チップ収容トレイ１０の裏面図である。半導体チップ収容トレイ１０は、平面形状が長方形の半導体チップ１を複数収容して搬送するためのトレイであり、半導体チップ１を搬送する時には複数重ねられた後にトレイバンドで束ねられる。以下、半導体チップ収容トレイ１０の表面は、搬送時に上を向いている面と定義する。また上下関係は、半導体チップ収容トレイ１０の表面が上を向いている場合を基準に定める。

半導体チップ１は、例えば薄型ディスプレイの表示ドライバであり、能動面にバンプを有している。半導体チップ１は、ＣＯＧ方式で直接基板上に搭載される。半導体チップ１は、バンプが傷つくことを抑制することを目的として、搬送時には、バンプが形成された能動面が上を向いた状態で、半導体チップ収容トレイ１０の表面に収容される。そして半導体チップ１を取り出すときには、半導体チップ収容トレイ１０の積層体の上下を反転して、半導体チップ収容トレイ１０を一つずつ外していく。これにより、半導体チップ１は、能動面が下を向いた状態で、複数の半導体チップ収容トレイ１０それぞれの裏面から取り出される。

また半導体チップ収容トレイ１０の外周部には、半導体チップ収容トレイ１０の向きを示す切り欠き１２が設けられている。これにより、半導体チップ収容トレイ１０を積み重ねるときに、作業者が半導体チップ収容トレイ１０の向きを間違えた場合は積み重ねることができず、この結果半導体チップ１の能動面を傷つけることが抑制される。なお、切り欠き１２の代わりに凸部又は凹部を設けても良い。

図１（Ａ）に示すように、半導体チップ収容トレイ１０は、ベース板１０ａの表面の周縁部にリブ１１６を有しており、リブ１１６によって囲まれた領域内に、半導体チップ１を収容するための収容エリア１ａを複数有している。収容エリア１ａは、複数の凸部１１２及び複数の凸部１１４によって互いに区分けされている。具体的には、複数の収容エリア１ａは平面形状が長方形であり、かつマトリクス状に配置されているが、長辺が互いに隣り合う収容エリア１ａの相互間には、２つの凸部１１２が、側面が半導体チップ１の長辺側の側面に対向するように配置されており、短辺が互いに隣り合う収容エリア１ａの相互間には、１つの凸部１１４が、側面が半導体チップ１の短辺側の側面に対向するように配置されている。２つの凸部１１２は、収容エリア１ａの長辺の中心を介して対称な位置に配置されており、凸部１１４は、中心が半導体チップ１の短辺の中心と対向する位置に配置されている。なお、最も外側に位置する収容エリア１ａとリブ１１６の間にも、凸部１１２，１１４が、収容エリア１ａ相互間と同様のレイアウトで配置されている。

また図１（Ｂ）に示すように、半導体チップ収容トレイ１０は、ベース板１０ａの裏面の周縁部にリブ１２６を有しており、リブ１２６によって囲まれた領域内に、半導体チップ１を収容するための収容エリア１ｂを複数有している。収容エリア１ｂは、収容エリア１ａと同様に、複数の凸部１２２及び複数の凸部１２４によって互いに区分けされている。具体的には、長辺が互いに隣り合う収容エリア１ｂの相互間には、２つの凸部１２２が、側面が半導体チップ１の長辺側の側面に対向するように配置されており、短辺が互いに隣り合う収容エリア１ｂの相互間には、１つの凸部１２４が、側面が半導体チップ１の短辺側の側面に対向するように配置されている。２つの凸部１２２は、収容エリア１ｂの長辺の中心を介して対称な位置に配置されており、凸部１２４は、中心が半導体チップ１の短辺の中心と対向する位置に配置されている。なお、最も外側に位置する収容エリア１ｂとリブ１２６の間にも、凸部１２２，１２４が、収容エリア１ｂ相互間と同様のレイアウトで配置されている。

半導体チップ収容トレイ１０に対して垂直な方向から見た場合、収容エリア１ａ，１ｂは互いに重なる位置にある。そして凸部１１４，１２４は互いに重なる位置にあるが、凸部１１２，１２２は互いに重ならない位置にある。詳細には、凸部１２２は、凸部１１２に比べて収容エリアの短辺の近くに位置しており、凸部１２２と収容エリア１ｂの長辺の中心の距離は、凸部１１２と収容エリア１ａの長辺の中心の距離より大きい。このため、収容エリア１ｂに収容された半導体チップ１は、収容エリア１ａに収容された半導体チップ１と比較して、水平面内で回転しにくくなる。

また半導体チップ収容トレイ１０の裏面の縁には、トレイバンドの位置ずれを防止する為の溝１２７，１２８が設けられている。

また、半導体チップ収容トレイ１０に対して垂直な方向から見た場合、半導体チップ収容トレイ１０の裏面に設けられたリブ１２６は、表面に設けられたリブ１１６より内側に位置している。そして、後述するように複数の半導体チップ収容トレイ１０を積み重ねた場合、半導体チップ収容トレイ１０のリブ１２６は、一段下の半導体チップ収容トレイ１０の最も外側に位置する凸部１１２，１１４とリブ１１６との間に入り込む。また収容エリア１ａ，１ｂは互いに重なる。

図２の各図は、２つの半導体チップ収容トレイ１０を積み重ねた状態を示す断面図である。具体的には、図２（Ａ）は図１（Ａ）のＡ−Ａ´断面に相当する部分を示しており、図２（Ｂ）は図１（Ａ）のＢ−Ｂ´断面に相当する部分を示している。

図２（Ａ），（Ｂ）それぞれに示すように、下側の半導体チップ収容トレイ１０の収容エリア１ａは、上側の半導体チップ収容トレイ１０の収容エリア１ｂと略重なる。そして、半導体チップ１を半導体チップ収容トレイ１０から取り出すために半導体チップ収容トレイ１０の積層体の上下を反転すると、下側の半導体チップ収容トレイ１０の収容エリア１ａに収容されていた半導体チップ１は、上側の半導体チップ収容トレイ１０の収容エリア１ｂに収容された状態になる。

いずれの凸部１２２の下端も、一段下の半導体チップ収容トレイ１０が有する凸部１１２，１１４のいずれの上端とも対向せず、いずれの凸部１１２の上端も、一段上の半導体チップ収容トレイ１０が有する凸部１２２，１２４のいずれの下端とも対向しない。また上記したように、収容エリア１ｂの長辺の中心と凸部１２２の距離は、収容エリア１ａの長辺の中心と凸部１１２の距離より大きい。このため、収容エリア１ｂに収容された半導体チップ１は、収容エリア１ａに収容された半導体チップ１と比較して、水平面内で回転しにくい。このため半導体チップ１を自動実装装置で半導体チップ収容トレイ１０から取り出して実装した場合に、半導体チップ１の水平面内における実装角度が許容範囲外になることが抑制される。

また、凸部１１２，１１４，１２２，１２４は、側面１１２ａ，１１４ａ，１２２ａ，１２４ａが傾斜しており、かつこれら側面の端部１１２ｂ，１１４ｂ，１２２ｂ，１２４ｂが、各側面の他の部分より傾斜が緩やかである。このようにすると、収容エリア１ａに半導体チップ１を収容しやすくなり、また半導体チップ収容トレイ１０の積層体の上下を反転する際に、半導体チップ１が収容エリア１ｂに収容されやすくなる。

また図２（Ａ）に示すように、半導体チップ収容トレイ１０のリブ１２６は、下側の半導体チップ収容トレイ１０の最も外側に位置する凸部１１２，１１４とリブ１１６との間に入り込む。リブ１２６の外周面とリブ１１６の内周面のマージン幅Ｌ_１は、例えば０．１ｍｍである。また凸部１１２，１１４は互いに干渉せず、２つの凸部１２２の間に、２つの凸部１１２が位置する。

またリブ１２６及び凸部１１２，１２２の高さは互いに等しく、かつ半導体チップ１の厚さ超である。そして、半導体チップ収容トレイ１０の表面に設けられた凸部１１２の上端は、一段上の半導体チップ収容トレイ１０の裏面に当接し、また半導体チップ収容トレイ１０の裏面に設けられた凸部１２２の下端は、一段下の半導体チップ収容トレイ１０の表面に当接する。このため、半導体チップ収容トレイ１０の表面と一段上に半導体チップ収容トレイ１０の裏面の間隔を、半導体チップ１の幅より小さくすることができる。従って、半導体チップ収容トレイ１０に振動が加わっても、収容エリア１ａ内に収容されている半導体チップ１の表裏が反転することを防止できる。

また凸部１１２の上端と、一段上の半導体チップ収容トレイ１０の凸部１２２の下端は、高さ方向の位置が互いに異なる。このため、半導体チップ収容トレイ１０に衝撃や振動が加わっても、下側の半導体チップ収容トレイ１０と上側の半導体チップ収容トレイ１０の間に半導体チップ１が入り込むこと、及び半導体チップ１が収容エリア１ａから飛び出すことそれぞれが抑制される。

また図２（Ｂ）に示すように、半導体チップ収容トレイ１０の表面に設けられた凸部１１４の上端は、一段上の半導体チップ収容トレイ１０の凸部１２４の下端に当接する。このようにすると、凸部１１４，１２４を互い違いに配置する必要がなくなるため、凸部１１４，１２４を半導体チップ１の短辺が短く、凸部１１４，１２４を配置することができる。

なお、このようになるためには、凸部１１４の高さと凸部１２４の高さの和を、凸部１１２，１２２の高さに等しくする必要がある。好ましくは、凸部１１４，１２４それぞれの高さが、凸部１１２，１２２の高さの約半分である。

図３（Ａ）は収容エリア１ａの一部を示す平面図であり、図３（Ｂ）は収容エリア１ｂの一部を示す平面図である。半導体チップ１に対する収容エリア１ａのマージン幅、すなわち半導体チップ１を収容エリア１ｂの中心に配置した場合の半導体チップ１と凸部１２２，１２４の間隔Ｌ_３は、半導体チップ１に対する収容エリア１ａのマージン幅、すなわち半導体チップ１を収容エリア１ａの中心に配置した場合の半導体チップ１と凸部１１２，１１４の間隔Ｌ_２より大きい。このため、下側の半導体チップ収容トレイ１０の表面の収容エリア１ａに半導体チップ１を収容した後、上側の半導体チップ収容トレイ１０を重ねる際に、上側の半導体チップ収容トレイ１０の凸部１２２，１２４が半導体チップ１の能動面を傷つけることが抑制される。また、半導体チップ収容トレイ１０の積層体を反転させるときに、半導体チップ１が収容エリア１ｂに収容されやすくなる。

なお、このようにする為には、半導体チップ１の短辺方向において凸部１１２の幅を凸部１２２の幅より大きくし、かつ半導体チップ１の長辺方向において凸部１１４の幅を凸部１２４の幅より大きくすれば良い。また間隔Ｌ_３と間隔Ｌ_２の差は、図２に示したリブ１１６，１２６のマージン幅Ｌ_１以上（好ましくは略等しい）にするのが好ましい。

以上、本発明の第１の実施形態に係る半導体チップ収容トレイ１０によれば、半導体チップ１に対する収容エリア１ｂのマージン幅は、半導体チップ１に対する収容エリア１ａのマージン幅より大きい。このため、複数の半導体チップ収容トレイ１０を重ねる際に、上側の半導体チップ収容トレイ１０の凸部１２２，１２４が、下側の半導体チップ収容トレイ１０に収容された半導体チップ１の能動面を傷つけることが抑制される。

また、裏面に設けられた収容エリア１ｂの長辺の中心と凸部１２２の距離は、表面に設けられた収容エリア１ａの長辺の中心と凸部１１２の距離より大きい。このため、収容エリア１ｂに収容された半導体チップ１は、収容エリア１ａに収容された半導体チップ１と比較して、水平面内で回転しにくくなる。従って、搬送時に半導体チップ１を収容エリア１ａ内で安定させることができる。

また、半導体チップ収容トレイ１０を積層した場合、下側の半導体チップ収容トレイ１０の凸部１１２の上端は、上側の半導体チップ収容トレイ１０の裏面に当接し、また上側の半導体チップ収容トレイ１０の凸部１２２の下端は、下側の半導体チップ収容トレイ１０の表面に当接する。このため、半導体チップ収容トレイ１０に衝撃や振動が加わっても、下側の半導体チップ収容トレイ１０と上側の半導体チップ収容トレイ１０の間に半導体チップ１が入り込むこと、及び半導体チップ１が収容エリア１ａから飛び出すことそれぞれが抑制される。従って、搬送時に半導体チップ１を収容エリア１ａ内でさらに安定させることができる。

図４（Ａ），（Ｂ）は、それぞれ本発明の第２の実施形態に係る半導体チップ収容トレイ１０の表面図及び裏面図である。本実施形態に係る半導体チップ収容トレイ１０は、凸部１１２及び凸部１２２の位置を除いて、第１の実施形態と同様の構成である。以下、凸部１１２及び凸部１２２の位置を除いて説明を省略する。

本実施形態において、長辺が互いに隣り合う収容エリア１ａの相互間には２つの凸部１１２が配置されているが、２つの凸部１１２は、収容エリア１ａの長辺の中心を介して非対称な位置に配置されている。そして収容エリア１ａの一方の長辺に面する２つの凸部１１２と、他方の長辺に面する２つの凸部１１２は、収容エリア１ａの中心を介して点対称な位置に配置されている。凸部１２２の位置も凸部１１２の位置と同様である。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。

図５（Ａ），（Ｂ）は、それぞれ本発明の第３の実施形態に係る半導体チップ収容トレイ１０の表面図及び裏面図である。本実施形態に係る半導体チップ収容トレイ１０は、凸部１１４及び凸部１２４の形状及び位置を除いて、第２の実施形態と同様の構成である。以下、凸部１１４及び凸部１２４の位置を除いて説明を省略する。

本実施形態において、凸部１１４，１２４の高さは凸部１１２，１１４の高さと同じである。また複数の半導体チップ収容トレイ１０を積み重ねたときに、下側の半導体チップ収容トレイ１０の凸部１１４と、上側の半導体チップ収容トレイ１０の凸部１２４が干渉しないように、凸部１１４，１２４が配置されている。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。

図６（Ａ），（Ｂ）は、それぞれ本発明の第４の実施形態に係る半導体チップ収容トレイ１０の表面図及び裏面図である。本実施形態に係る半導体チップ収容トレイ１０は、凸部１１４及び凸部１２４の形状を除いて、第３の実施形態と同様の構成である。以下、凸部１１４及び凸部１２４の位置を除いて説明を省略する。

本実施形態において、凸部１１４，１２４の平面形状は鉤型であり、半導体チップ１の４つの角部が凸部１１４，１２４のいずれかの側面に対向するようになっている。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。

尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば上記した各実施形態において、半導体チップ１の平面形状を長方形としたが、正方形であっても良い。半導体チップ収容トレイ１０を複数積層した場合、半導体チップ収容トレイ１０の凸部１１２の上端は、一段上の半導体チップ収容トレイ１０の裏面に当接し、また半導体チップ収容トレイ１０の凸部１２２の下端は、一段下の半導体チップ収容トレイ１０の表面に当接するが、これらは互いに当接しなくてもよい。ただし、凸部１１２の上端と裏面の距離、及び凸部１２２の下端と表面の距離は、それぞれ半導体チップ１の厚み未満になるのが好ましい。

また第１の実施形態において、凸部１１４の高さと凸部１２４の高さの和を、凸部１１２，１２２の高さに等しくして、半導体チップ収容トレイ１０の凸部１１４の上端が一段上の半導体チップ収容トレイ１０の凸部１２４の下端に当接するようにしたが、これらは互いに当接しなくても良い。ただし、凸部１１４の高さと凸部１２４の高さの和と、凸部１１２，１２２の高さの差、すなわち凸部１１４の上端と凸部１２４の下端の距離は、半導体チップ１の厚み未満になるのが好ましい。

また第１の実施形態において、凸部１１４．１２４の形状を、第２の実施形態又は第３の実施形態に示した形状にしてもよい。また一つの収容エリア１ａそれぞれ毎の凸部１１２，１１４の数、及び一つの収容エリア１ｂそれぞれ毎の１２２，１２４の数は上記した各実施形態に限定されない。

（Ａ）は第１の実施形態に係る半導体チップ収容トレイ１０の表面図、（Ｂ）は半導体チップ収容トレイ１０の裏面図。 各図は２つの半導体チップ収容トレイ１０を積み重ねた状態を示す断面図。 （Ａ）は収容エリア１ａの一部を示す平面図であり、図３（Ｂ）は収容エリア１ｂの一部を示す平面図。 （Ａ）は第２の実施形態に係る半導体チップ収容トレイ１０の表面図、（Ｂ）は半導体チップ収容トレイ１０の裏面図。 （Ａ）は第３の実施形態に係る半導体チップ収容トレイ１０の表面図、（Ｂ）は半導体チップ収容トレイ１０の裏面図。 （Ａ）は第３の実施形態に係る半導体チップ収容トレイ１０の表面図、（Ｂ）は半導体チップ収容トレイ１０の裏面図。 各図は従来の半導体チップ収容トレイの第１例を説明するための断面図。 各図は従来の半導体チップ収容トレイの第２例を説明するための断面図。

符号の説明

１，２０１…半導体チップ、１ａ，１ｂ…収容エリア、１０，２１０，２２０，２３０…半導体チップ収容トレイ、１０ａ…ベース板、１２…切り欠き、１１２，１１４，１２２，１２４，２１１，２２１，２３１，２３２…凸部、１１２ａ，１１４ａ，１２２ａ，１２４ａ…側面、１１２ｂ，１１４ｂ，１２２ｂ，１２４ｂ…端部、１１６，１２６…リブ、１２７，１２８…溝

Claims (6)

1. 複数積み重ねて使用され、各々が複数の半導体チップを収容する半導体チップ収容トレイであって、
   ベース板と、
   前記ベース板の表面に設けられ、該ベース板の表面を複数の第１の半導体チップ収容エリアに区分けする複数の表面凸部と、
   前記ベース板の裏面に設けられ、該ベース板の裏面を複数の第２の半導体チップ収容エリアに区分けする複数の裏面凸部と、
   を具備し、
   前記半導体チップに対する前記第１の半導体チップ収容エリアのマージン幅は、前記半導体チップに対する前記第２の半導体チップ収容エリアのマージン幅より小さく、
   前記半導体チップ収容トレイが積み重ねられた場合に、
   前記複数の第２の半導体チップ収容エリアはそれぞれ前記第１の半導体チップ収容エリアと略重なり、
   前記裏面凸部の一部である第１裏面凸部の下端は、一段下の前記半導体チップ収容トレイが有する前記複数の表面凸部のいずれの上端とも対向せず、
   前記表面凸部の一部である第１表面凸部の上端は、一段上の前記半導体チップ収容トレイが有する前記複数の裏面凸部のいずれの下端とも対向せず、
   前記第１裏面凸部の下端と一段下の前記半導体チップ収容トレイの表面との距離、及び前記第１表面凸部の上端と一段上の前記半導体チップ収容トレイの裏面との距離は、それぞれ前記半導体チップの厚さ未満であり、
   前記第１裏面凸部の高さおよび前記第１表面凸部の高さは、それぞれ前記半導体チップの厚さ超である半導体チップ収容トレイ。
2. 前記半導体チップの平面形状は長方形であり、
   前記複数の表面凸部は、前記半導体チップの長辺側の側面に対向する複数の長辺用表面凸部と、前記半導体チップの短辺側の側面に対向する複数の短辺用表面凸部とを有し、
   前記複数の裏面凸部は、前記半導体チップの長辺側の側面に対向する複数の長辺用裏面凸部と、前記半導体チップの短辺側の側面に対向する複数の短辺用裏面凸部とを具備し、
   前記長辺用裏面凸部のうち最も前記半導体チップの短辺に近くに位置する凸部は、前記長辺用表面凸部のうち最も前記半導体チップの短辺に近くに位置する凸部より、前記半導体チップの短辺に近い請求項１に記載の半導体チップ収容トレイ。
3. 前記半導体チップの平面形状は長方形であり、
   前記複数の表面凸部は、前記半導体チップの長辺側の側面に対向する複数の長辺用表面凸部と、前記半導体チップの短辺側の側面に対向する複数の短辺用表面凸部とを有し、
   前記複数の裏面凸部は、前記半導体チップの長辺側の側面に対向する複数の長辺用裏面凸部と、前記半導体チップの短辺側の側面に対向する複数の短辺用裏面凸部とを具備し、
   前記複数の短辺用履面凸部の高さ、及び前記複数の短辺用表面凸部の高さは、それぞれ、前記半導体チップ収容トレイが積み重ねられた場合の前記半導体チップ収容トレイの裏面と、一段下の前記半導体チップ収容トレイの裏面との距離の半分以下であり、
   前記半導体チップ収容トレイが積み重ねられた場合に、前記複数の短辺用裏面凸部の下端は、それぞれ一段下の前記半導体チップ収容トレイの前記短辺用表面凸部の上端に対向する請求項１又は２に記載の半導体チップ収容トレイ。
4. 前記表面凸部及び前記裏面凸部は、それぞれ側面が傾斜しており、かつ前記側面の上端部が、前記側面の他の部分より傾斜が緩やかである請求項１〜３のいずれか一項に記載の半導体チップ収容トレイ。
5. 外周部に前記半導体チップ収容トレイの向きを示す凸部、凹部、又は切り欠きを具備する請求項１〜３のいずれか一項に記載の半導体チップ収容トレイ。
6. 半導体チップ収容トレイに半導体チップを収容する半導体チップの収容方法であって、
   前記半導体チップ収容トレイは、ベース板と、前記ベース板の表面に設けられていて該ベース板の表面を複数の第１の半導体チップ収容エリアに区分けする複数の表面凸部と、前記ベース板の裏面に設けられていて該ベース板の裏面を複数の第２の半導体チップ収容エリアに区分けする複数の裏面凸部とを具備し、
   第１の前記半導体チップ収容トレイが有する前記複数の第１の半導体チップ収容エリアそれぞれに、半導体チップを収容する工程と、
   前記第１の半導体チップ収容トレイ上に、第２の前記半導体チップ収容トレイを重ねる工程と、
   を具備し、
   前記半導体チップ収容トレイにおいて、
   前記半導体チップに対する前記第１の半導体チップ収容エリアのマージン幅は、前記半導体チップに対する前記第２の半導体チップ収容エリアのマージン幅より小さく、
   前記第１及び第２の半導体チップ収容トレイが積み重ねられた場合に、
   前記第２の半導体チップ収容トレイが有する前記複数の第２の半導体チップ収容エリアは、それぞれ前記第１の半導体チップ収容トレイが有する前記第１の半導体チップ収容エリアと略重なり、
   前記第２の半導体チップ収容トレイが有する前記裏面凸部の一部である第１裏面凸部の下端は、前記第１の半導体チップ収容トレイが有する前記複数の表面凸部のいずれの上端とも対向せず、
   前記第１の半導体チップ収容トレイが有する前記表面凸部の一部である第１表面凸部の上端は、前記第２の半導体チップ収容トレイが有する前記複数の裏面凸部のいずれの下端とも対向せず、
   前記第２の半導体チップ収容トレイが有する前記第１裏面凸部の下端と前記第１の半導体チップ収容トレイの表面との距離、及び前記第１の半導体チップ収容トレイが有する前記第１表面凸部の上端と前記第２の半導体チップ収容トレイの裏面との距離は、それぞれ前記半導体チップの厚さ未満であり、
   前記第１裏面凸部の高さおよび前記第１表面凸部の高さは、それぞれ前記半導体チップの厚さ超である半導体チップの収容方法。

Images