CN101373725B - 半导体芯片收容托盘 - Google Patents

Abstract

本发明提供一种当重叠时能够防止损伤半导体芯片的半导体芯片收容托盘。底板(10a)的表面通过凸部(112，114)被分成多个收容区域(1a)，底板(10a)的背面通过凸部(122，124)被分成多个收容区域(1b)。收容区域(1a)相对于半导体芯片(1)的边缘宽度小于收容区域(1b)相对于半导体芯片(1)的边缘宽度。而且，在半导体芯片收容托盘(10)重叠的情况下，收容区域(1a，1b)相互重叠，凸部(112)不面向凸部(122)，凸部(122)的下端与下一层半导体芯片收容托盘(10)的表面之间的距离以及凸部(112)的上端与上一层半导体芯片收容托盘(10)的背面之间的距离分别小于半导体芯片(1)的厚度。

Description

半导体芯片收容托盘

技术领域

本发明涉及一种重叠使用的半导体芯片收容托盘。本发明特别涉及一种当重叠时能够防止损伤半导体芯片的半导体芯片收容托盘。

背景技术

COG(玻璃覆晶封装)是半导体芯片的一种安装方式。该安装方式是将具有凸块的半导体芯片直接装载在基板上，并且成为将驱动IC安装在例如液晶面板上的方法的主流。具有凸块的半导体芯片以在搬送时形成凸块的能动面(active face)向上的方式被收容在半导体芯片收容托盘中，以防止损伤凸块。与此相对，为了COG安装，在安装时半导体芯片的能动面需要向下。因此，从半导体芯片收容托盘取出半导体芯片时，需要将半导体芯片收容托盘翻转。

图7的各图是用于说明现有的半导体芯片收容托盘的第一例的截面图。本图中示出的半导体芯片收容托盘210与取出用的托盘220成对使用。半导体芯片收容托盘210的表面被凸部211分割成多个半导体芯片收容区域。而且，托盘220的背面被凸部221分割成多个半导体芯片收容区域。

如图7A所示，在搬送半导体芯片201时，半导体芯片201分别被收容在半导体芯片收容托盘210的多个半导体芯片收容区域中。之后，多个半导体芯片收容托盘210重叠。当取出半导体芯片201时，托盘220重叠在最上层的半导体芯片收容托盘210上。在该状态下，凸部221抵接于凸部211。

如图7B所示，最上层的半导体芯片收容托盘210在重叠有托盘220的状态下被从下一层的半导体芯片收容托盘210取下，并使半导体芯片收容托盘210和托盘220的层叠体上下翻转。因此，半导体芯片201移动到托盘220的半导体芯片收容区域。此时，半导体芯片201翻转，并且能动面向下(例如参照专利文献1的图7、图8)。

图8是用于说明现有的半导体芯片收容托盘的第二例的截面图。本图中示出的半导体芯片收容托盘230的表面被凸部232分割成多个半导体芯片收容区域，并且半导体芯片收容托盘230的背面也被凸部231分割成多个半导体芯片收容区域。

如图8A所示，在搬送半导体芯片201时，半导体芯片201分别被收容在设置在半导体芯片收容托盘230的表面上的多个半导体芯片收容区域中。之后，多个半导体芯片收容托盘230以表面向上的方式重叠。在该状态下，凸部231抵接于凸部232(例如参照专利文献1的图2)。

如图8B所示，当取出半导体芯片201时，半导体芯片收容托盘230的层叠体上下翻转。因此，半导体芯片201移动到设置在半导体芯片收容托盘230的背面的半导体芯片收容区域。此时，半导体芯片201翻转，并且能动面向下。之后，一个接一个地取下半导体芯片收容托盘230。

但是，根据上述第一例和第二例的半导体芯片收容托盘具有以下问题。首先，根据第一例的半导体芯片收容托盘需要准备取出用的托盘。而且每个半导体芯片收容托盘需要进行图7中描述的操作，从而增加了工时。

而且，在根据上述第二例的半导体芯片收容托盘中，上一层的半导体芯片收容托盘的背面与半导体芯片之间的间隔趋于变大，因此，当半导体芯片的平面形状为长方形并且其短边较短的情况下，半导体芯片在半导体芯片收容区域内旋转，从而其两表面颠倒。

而且，在半导体芯片收容托盘中会产生歪曲和弯曲。在这种情况下，在根据上述第一例和第二例的半导体芯片收容托盘中，在上侧半导体芯片收容托盘与下侧半导体芯片收容托盘之间产生间隙，半导体芯片被夹在该间隙之间，对半导体芯片产生损伤。

作为解决上述问题的方法，根据第二例的半导体芯片收容托盘的表面侧的凸部和背面侧的凸部的高度可以是半导体芯片的厚度的一半，但是该情况使半导体芯片在半导体芯片收容区域中的收容变差，使得半导体芯片会由于一些振动或撞击而从半导体芯片收容区域飞出，从而损伤半导体芯片。

为了解决这些问题，专利文献2披露了一种半导体芯片收容托盘。当多个半导体芯片收容托盘重叠时，沿着半导体芯片收容托盘的背面的收容区域的边界局部设置的肋材与沿着下一层的半导体芯片收容托盘的表面的收容区域的边界局部设置的肋材卡合。因此，能够使上一层的半导体芯片收容托盘的背面与半导体芯片之间的间隔变小，并且能够防止半导体芯片从收容区域飞出。

【专利文献1】特开平10-211986号公报

【专利文献2】特开2007-109763号公报

在上述专利文献2记载的半导体芯片收容托盘中，沿着半导体芯片收容托盘的背面的收容区域的边界局部设置的肋材与沿着下一层的半导体芯片收容托盘的表面的收容区域的边界局部设置的肋材卡合。因此，当多个半导体芯片收容托盘重叠时，背面的肋材具有损伤收容在下一层的半导体芯片收容托盘中的半导体芯片的可能性。

发明内容

鉴于上述问题，本发明的目的在于提供一种当重叠时能够防止损伤半导体芯片的半导体芯片收容托盘。

为了解决上述问题，根据本发明的半导体芯片收容托盘在重叠有多个的状态下使用，并且收容多个半导体芯片，半导体芯片收容托盘包括：底板；多个表面凸部，设置在底板的表面，用于将底板的表面分成多个第一半导体芯片收容区域；以及多个背面凸部，设置在底板的背面，用于将底板的背面分成多个第二半导体芯片收容区域。其中，第一半导体芯片收容区域相对于半导体芯片的边缘宽度小于第二半导体芯片收容区域相对于半导体芯片的边缘宽度。并且，在半导体芯片收容托盘重叠的情况下，多个第二半导体芯片收容区域分别与第一半导体芯片收容区域重叠。作为背面凸部的一部分的第一背面凸部的下端不面向下一层的半导体芯片收容托盘具有的多个表面凸部的任意一个的上端。作为表面凸部的一部分的第一表面凸部的上端不面向上一层的半导体芯片收容托盘具有的多个背面凸部的任意一个的下端。第一背面凸部的下端与下一层的半导体芯片收容托盘的表面之间的距离以及第一表面凸部的上端与上一层的半导体芯片收容托盘的背面之间的距离分别小于半导体芯片的厚度。并且第一背面凸部的高度以及第一表面凸部的高度分别大于半导体芯片的厚度。

根据该半导体芯片收容托盘，第一半导体芯片收容区域相对于半导体芯片的边缘宽度小于第二半导体芯片收容区域相对于半导体芯片的边缘宽度。因此，即使第一背面凸部的下端与下一层的半导体芯片收容托盘的表面之间的距离以及第一表面凸部的上端与上一层的半导体芯片收容托盘的背面之间的距离分别小于半导体芯片的厚度，当多个半导体芯片收容托盘重叠时，也能够防止第一背面凸部损伤收容在下一层的半导体芯片收容托盘的第一半导体芯片收容区域中的半导体芯片。

优选地，半导体芯片的平面形状为长方形。多个表面凸部包括：面向半导体芯片的长边侧的侧面的多个长边用表面凸部；以及面向半导体芯片的短边侧的侧面的多个短边用表面凸部。多个背面凸部包括：面向半导体芯片的长边侧的侧面的多个长边用背面凸部；以及面向半导体芯片的短边侧的侧面的多个短边用背面凸部。与长边用表面凸部中最靠近半导体芯片的短边的凸部相比，长边用背面凸部中最靠近半导体芯片的短边的凸部更靠近半导体芯片的短边。

在从半导体芯片收容托盘中取出半导体芯片的情况下，半导体芯片收容托盘上下翻转，并且将半导体芯片收容在第二半导体芯片收容区域中。根据本发明，长边用背面凸部比长边用表面凸部更加靠近半导体芯片的短边，因此能够防止收容在第二半导体芯片收容区域中的半导体芯片在水平面内旋转。因此，在从半导体芯片收容托盘中取出半导体芯片时，能够防止半导体芯片的水平面内的角度变化。

优选地，半导体芯片的平面形状为长方形。多个表面凸部包括：面向半导体芯片的长边侧的侧面的多个长边用表面凸部；以及面向半导体芯片的短边侧的侧面的多个短边用表面凸部。多个背面凸部包括：面向半导体芯片的长边侧的侧面的多个长边用背面凸部；以及面向半导体芯片的短边侧的侧面的多个短边用背面凸部。多个短边用背面凸部的高度以及多个短边用表面凸部的高度分别小于等于半导体芯片收容托盘层叠时半导体芯片收容托盘的背面与下一层的半导体芯片收容托盘的表面之间的距离的一半。在多个半导体芯片收容托盘重叠的情况下，多个短边用背面凸部的下端分别面向下一层的半导体芯片收容托盘的短边用表面凸部的上端。

因此，不需要交替设置短边用表面凸部和短边用背面凸部。因此，即使在半导体芯片的短边较短并且设置短边用表面凸部以及短边用背面凸部的空间较小的情况下，也能够设置短边用表面凸部以及短边用背面凸部。

优选地，表面凸部以及背面凸部分别具有倾斜的侧面，并且侧面的上端部比侧面的其他部分倾斜得更缓和。

因此，容易将半导体芯片收容在第一半导体芯片收容区域中，并且在半导体芯片收容托盘的层叠体上下翻转时，容易将半导体芯片收容在第二半导体芯片收容区域中。

优选地，在半导体芯片收容托盘的外周设置有指示半导体芯片收容托盘的方向的凸部、凹部、或者切口。因此，能够防止以错误的方向重叠半导体芯片收容托盘，因此能够防止损伤收容在下一层的半导体芯片收容区域中的半导体芯片。

根据本发明的将半导体芯片收容在半导体芯片收容托盘中的方法，其中，半导体芯片收容托盘包括：底板；多个表面凸部，设置在底板的表面，用于将底板的表面分成多个第一半导体芯片收容区域；以及多个背面凸部，设置在底板的背面，用于将底板的背面分成多个第二半导体芯片收容区域。方法包括：将半导体芯片收容在第一半导体芯片收容托盘具有的多个第一半导体芯片收容区域的每一个中；以及将第二半导体芯片收容托盘重叠在第一半导体芯片收容托盘上。在半导体芯片收容托盘中，第一半导体芯片收容区域相对于半导体芯片的边缘宽度小于第二半导体芯片收容区域相对于半导体芯片的边缘宽度。在第一半导体芯片收容托盘和第二半导体芯片收容托盘重叠的情况下，第二半导体芯片收容托盘具有的多个第二半导体芯片收容区域分别与第一半导体芯片收容托盘具有的第一半导体芯片收容区域重叠。作为第二半导体芯片收容托盘具有的背面凸部的一部分的第一背面凸部的下端不面向第一半导体芯片收容托盘具有的多个表面凸部的任意一个的上端。作为第一半导体芯片收容托盘具有的表面凸部的一部分的第一表面凸部的上端不面向第二半导体芯片收容托盘具有的多个背面凸部的任意一个的下端。第二半导体芯片收容托盘具有的第一背面凸部的下端与第一半导体芯片收容托盘的表面之间的距离以及第一半导体芯片收容托盘具有的第一表面凸部的上端与第二半导体芯片收容托盘的背面之间的距离分别小于半导体芯片的厚度。并且第一背面凸部的高度以及第一表面凸部的高度分别大于半导体芯片的厚度。

附图说明

图1A是根据第一实施例的半导体芯片收容托盘10的表面图，图1B是半导体芯片收容托盘10的背面图；

图2A和图2B是示出了两个半导体芯片收容托盘10重叠状态的截面图；

图3A是示出了收容区域1a的一部分的平面图，图3B是示出了收容区域1b的一部分的平面图；

图4A是根据第二实施例的半导体芯片收容托盘10的表面图，图4B是半导体芯片收容托盘10的背面图；

图5A是根据第三实施例的半导体芯片收容托盘10的表面图，图5B是半导体芯片收容托盘10的背面图；

图6A是根据第四实施例的半导体芯片收容托盘10的表面图，图6B是半导体芯片收容托盘10的背面图；

图7A和图7B是用于说明现有的半导体芯片收容托盘的第一例的截面图；以及

图8A和图8B是用于说明现有的半导体芯片收容托盘的第二例的截面图。

符号说明

1，201：半导体芯片

1a，1b：收容区域

10，210，220，230：半导体芯片收容托盘

10a：底板

12：切口

112，114，122，124，211，221，231，232：凸部

112a，114a，122a，124a：侧面

112b，114b，122b，124b：端部

116，126：肋材

127，128：槽

具体实施方式

下面参照附图，对本发明的实施例进行说明。图1A是根据第一实施例的半导体芯片收容托盘10的表面图，图1B是半导体芯片收容托盘10的背面图。半导体芯片收容托盘10是用于收容和搬送平面形状为长方形的多个半导体芯片1的托盘，当搬送半导体芯片1时，在多个半导体芯片收容托盘10重叠之后被托盘带捆绑。以下，将半导体芯片收容托盘10的表面定义为搬送时向上的面。此外，基于半导体芯片收容托盘10的表面向上的情况来定义上下关系。

半导体芯片1例如是薄型显示器的显示驱动器，并且在能动面上具有凸块。半导体芯片1通过COG方式直接装载在基板上。半导体芯片1以在搬送时形成凸块的能动面向上的方式被收容在半导体芯片收容托盘10的表面，以防止损伤凸块。当取出半导体芯片1时，半导体芯片收容托盘10的层叠体上下翻转，一个接一个地取下半导体芯片收容托盘10。因此，半导体芯片1以能动面向下的方式从多个半导体芯片收容托盘10的各个背面取出。

在半导体芯片收容托盘10的外周设置有指示半导体芯片收容托盘10的方向的切口12。因此，当半导体芯片收容托盘10重叠时，即使操作者弄错半导体芯片收容托盘10的方向也不会重叠半导体芯片收容托盘10，从而防止损伤半导体芯片1的能动面。而且，也可以设置凸部或凹部来代替切口12。

如图1A所示，半导体芯片收容托盘10在底板10a的表面的周围具有肋材116，并且具有用于将半导体芯片1收容在肋材116包围的区域内的多个收容区域1a。收容区域1a被多个凸部112和多个凸部114彼此隔开。具体来说，多个收容区域1a的平面形状为长方形，并以矩阵状配置，在长边相邻的收容区域1a之间，两个凸部112以侧面面向半导体芯片1的长边侧的侧面的方式配置，在短边相邻的收容区域1a之间，一个凸部114以侧面面向半导体芯片1的短边侧的侧面的方式配置。两个凸部112通过收容区域1a的长边的中心配置在对称的位置，凸部114配置在其中心面向半导体芯片1的短边的中心的位置。在最外侧的收容区域1a与肋材116之间，凸部112和凸部114以与收容区域1a之间同样的布局配置。

如图1B所示，半导体芯片收容托盘10在底板10a的背面的周围具有肋材126，并且具有用于将半导体芯片1收容在肋材126包围的区域内的多个收容区域1b。与收容区域1a相同，收容区域1b被多个凸部122和多个凸部124彼此隔开。具体来说，在长边相邻的收容区域1b之间，两个凸部122以侧面面向半导体芯片1的长边侧的侧面的方式配置，在短边相邻的收容区域1b之间，一个凸部124以侧面面向半导体芯片1的短边侧的侧面的方式配置。两个凸部122通过收容区域1b的长边的中心配置在对称的位置，凸部124配置在其中心面向半导体芯片1的短边的中心的位置。在最外侧的收容区域1b与肋材126之间，凸部122和凸部124以与收容区域1b之间同样的布局配置。

当从垂直于半导体芯片收容托盘10的方向观看时，收容区域1a和1b相互垂直。凸部114和124相互重叠，而凸部112和122相互不垂直。具体来说，凸部122比凸部112更靠近收容区域的短边，凸部122与收容区域1b的长边的中心之间的距离大于凸部112与收容区域1a的长边的中心之间的距离。因此，与收容在收容区域1a中的半导体芯片1相比较，收容在收容区域1b中的半导体芯片1难以在水平面内旋转。

在半导体芯片收容托盘10的背面的边缘，设置有用于防止托盘带位移的槽127和128。

当从垂直于半导体芯片收容托盘10的方向观看时，设置在半导体芯片收容托盘10的背面的肋材126比设置在表面的肋材116更靠近内侧。在如后面所述的多个半导体芯片收容托盘10重叠的情况下，半导体芯片收容托盘10的肋材126适合于位于下一层的半导体芯片收容托盘10的最外侧的凸部112和114与肋材116之间。收容区域1a和1b相互重叠。

图2A和图2B是示出了两个半导体芯片收容托盘10重叠状态的截面图。具体来说，图2A示出了沿着图1A的A-A′线截取的截面图，图2B示出了沿着图1A的B-B′线截取的截面图。

如图2A和图2B所示，下侧的半导体芯片收容托盘10的收容区域1a与上侧的半导体芯片收容托盘10的收容区域1b重叠。当为了从半导体芯片收容托盘10中取出半导体芯片1而使半导体芯片收容托盘10的层叠体上下翻转时，收容在下侧半导体芯片收容托盘10的收容区域1a中的半导体芯片1成为被收容在上侧半导体芯片收容托盘10的收容区域1b中的状态。

凸部122的下端不面向下一层的半导体芯片收容托盘10具有的凸部112和114中的任意一个，凸部112的上端不面向上一层的半导体芯片收容托盘10具有的凸部122和124中的任意一个。如上所述，收容区域1b的长边的中心与凸部122的距离大于收容区域1a的长边的中心与凸部112的距离。因此，与收容在收容区域1a中的半导体芯片1相比较，收容在收容区域1b中的半导体芯片1难以在水平面内旋转。因此，当从半导体芯片收容托盘10取出半导体芯片1以至于通过自动安装装置进行安装时，防止半导体芯片1在水平面内的安装角度在允许范围之外。

凸部112、114、122和124的各个侧面112a、114a、122a和124a倾斜，并且这些侧面的端部112b、114b、122b和124b比各侧面的其他部分倾斜得更缓和。因此，容易将半导体芯片1收容在收容区域1a中，并且当半导体芯片收容托盘10的层叠体上下翻转时，容易将半导体芯片1收容在收容区域1b中。

如图2A所示，半导体芯片收容托盘10的肋材126适合于位于下侧的半导体芯片收容托盘10的最外侧的凸部112和114与肋材116之间。肋材126的外周与肋材116的内周的边缘宽度L1例如为0.1mm。而且，凸部112和凸部122相互不干涉，两个凸部112位于两个凸部122之间。

肋材126与凸部112和122的高度相等，并且大于半导体芯片1的厚度。设置在半导体芯片收容托盘10的表面的凸部112的上端与上一层的半导体芯片收容托盘10的背面抵接，而且设置在半导体芯片收容托盘10的背面的凸部122的下端与下一层的半导体芯片收容托盘10的表面抵接。因此，半导体芯片收容托盘10的表面与半导体芯片收容托盘10的背面之间的间隔比半导体芯片1的宽度小。因此，即使半导体芯片收容托盘10振动，也能够防止收容在收容区域1a内的半导体芯片1翻转。

凸部112的上端与上一层的半导体芯片收容托盘10的凸部122的下端在高度方向的位置不同。因此，即使对半导体芯片收容托盘10施加撞击或振动，也能够防止半导体芯片1进入下侧半导体芯片收容托盘10和上侧半导体芯片收容托盘10之间，并且能够防止半导体芯片1从收容区域1a飞出。

如图2B所示，设置在半导体芯片收容托盘10的表面的凸部114的上端与上一层的半导体芯片收容托盘10的凸部124的下端抵接。因此，不需要交替地设置凸部114和124，以至于即使在上述半导体芯片的短边较短、设置表面凸部和背面凸部的空间较小的情况下，也能够设置表面凸部114和背面凸部124。

为此，凸部114的高度与凸部124的高度的和需要与凸部112和122的高度相等。优选地，凸部114和124的高度分别等于凸部112和122的高度的一半。

图3A是示出了收容区域1a的一部分的平面图，图3B是示出了收容区域1b的一部分的平面图。收容区域1b相对于半导体芯片1的边缘宽度大于收容区域1a相对于半导体芯片1的边缘宽度，即，当半导体芯片1设置在收容区域1b的中心时半导体芯片1与凸部122和124之间的间隔L3大于当半导体芯片1设置在收容区域1a的中心时半导体芯片1与凸部112和114之间的间隔L2。因此，在将半导体芯片1收容在下侧的半导体芯片收容托盘10的表面的收容区域1a之后、并将上侧的半导体芯片收容托盘10重叠时，能够防止上侧的半导体芯片收容托盘10的凸部122和124损伤半导体芯片1的能动面。而且，当将半导体芯片收容托盘10的层叠体翻转时，使半导体芯片1容易收容在收容区域1b中。

为此，在半导体芯片1的短边方向中，凸部112的宽度比凸部122的宽度大，并且在半导体芯片1的长边方向中，凸部114的宽度比凸部124的宽度大。优选地，间隔L3与间隔L2之间的差距大于图2示出的肋材116和126之间的边缘宽度L1(优选的是几乎相等)。

根据本发明第一实施例的半导体芯片收容托盘10，收容区域1b相对于半导体芯片1的边缘宽度大于收容区域1a相对于半导体芯片1的边缘宽度。因此，当多个半导体芯片收容托盘10重叠时，能够防止上侧的半导体芯片收容托盘10的凸部122和124损伤收容在下侧的半导体芯片收容托盘10中的半导体芯片1的能动面。

设置在背面的收容区域1b的长边的中心与凸部122之间的距离大于设置在表面的收容区域1a的长边的中心与凸部112之间的距离。因此，与收容在收容区域1a中的半导体芯片1相比，收容在收容区域1b中的半导体芯片1难以在水平面内旋转。因此，能够使半导体芯片1在搬送时稳定在收容区域1a内。

而且，在半导体芯片收容托盘10重叠的情况下，下侧的半导体芯片收容托盘10的凸部112的上端与上侧的半导体芯片收容托盘10的背面抵接，而且上侧的半导体芯片收容托盘10的凸部122的下端与下侧的半导体芯片收容托盘10的表面抵接。因此，即使对半导体芯片收容托盘10施加撞击或振动，也能够防止半导体芯片1进入下侧半导体芯片收容托盘10和上侧半导体芯片收容托盘10之间，并且能够防止半导体芯片1从收容区域1a飞出。因此，能够使半导体芯片1在搬送时进一步稳定在收容区域1a内。

图4A是根据本发明第二实施例的半导体芯片收容托盘10的表面图，图4B是半导体芯片收容托盘10的背面图。根据本实施例的半导体芯片收容托盘10除了凸部112和凸部122的位置以外与第一实施例相同。因此，省略除了凸部112和凸部122的位置以外的说明。

在本实施例中，在长边相邻的收容区域1a之间设置两个凸部112，两个凸部112通过收容区域1a的长边的中心设置在非对称的位置。而且，面对收容区域1a的一个长边的两个凸部112与面对另一个长边的两个凸部112通过收容区域1a的中心设置在点对称的位置。凸部122的位置与凸部112的位置相同。

根据本实施例，能够获得与第一实施例相同的效果。

图5A是根据第三实施例的半导体芯片收容托盘10的表面图，图5B是半导体芯片收容托盘10的背面图。根据本实施例的半导体芯片收容托盘10除了凸部114和凸部124的形状和位置以外与第二实施例相同。因此，省略除了凸部114和凸部124的形状和位置以外的说明。

在本实施例中，凸部114和124的高度与凸部112和122的高度相同。而且，当多个半导体芯片收容托盘10重叠时，以下侧的半导体芯片收容托盘10的凸部114与上侧的半导体芯片收容托盘10的凸部124相互不干涉的方式设置凸部114和124。

根据本实施例，能够获得与第一实施例相同的效果。

图6A是根据第四实施例的半导体芯片收容托盘10的表面图，图6B是半导体芯片收容托盘10的背面图。根据本实施例的半导体芯片收容托盘10除了凸部114和凸部124的形状以外与第三实施例相同。因此，省略除了凸部114和凸部124的形状以外的说明。

在本实施例中，凸部114和124的平面形状为钩形，并且半导体芯片1的四个角部面向凸部114和124的任意一个侧面。

根据本实施例，能够获得与第一实施例相同的效果。

本发明并不限于上述实施例，在不脱离本发明的主旨的范围内能够进行各种变化。例如在上述各实施例中，半导体芯片1的平面形状为长方形，但是也可以为正方形。在多个半导体芯片收容托盘10重叠的情况下，半导体芯片收容托盘10的凸部112的上端与上一层的半导体芯片收容托盘10的背面抵接，而且半导体芯片收容托盘10的凸部122的下端与下一层的半导体芯片收容托盘10的表面抵接，但是他们也可以不相互抵接。优选的是，凸部112的上端与背面之间的距离以及凸部122的下端与表面之间的距离小于半导体芯片1的厚度。

在第一实施例中，凸部114的高度与凸部124的高度的和等于凸部112和122的高度，半导体芯片收容托盘10的凸部114的上端与上一层的半导体芯片收容托盘10的凸部124的下端抵接，但是他们也可以不相互抵接。优选的是，凸部114的高度和凸部124的高度的和与凸部112和122的高度之间的差距，即凸部114的上端与凸部124的下端之间的距离小于半导体芯片1的厚度。

而且，在第一实施例中，凸部114和124的形状也可以是第三实施例或第四实施例中示出的形状。而且，每个收容区域1a的凸部112和114的数量以及每个收容区域1b的凸部122和124的数量并不限于上述各实施例。

Claims (7)

1.一种半导体芯片收容托盘，在层叠有多个的状态下使用，并且每个所述半导体芯片收容托盘收容多个半导体芯片，所述半导体芯片收容托盘包括：

底板；

多个表面凸部，设置在所述底板的表面，用于将所述底板的表面分成多个第一半导体芯片收容区域；以及

多个背面凸部，设置在所述底板的背面，用于将所述底板的背面分成多个第二半导体芯片收容区域；

其中，所述第一半导体芯片收容区域相对于所述半导体芯片的边缘宽度小于所述第二半导体芯片收容区域相对于所述半导体芯片的边缘宽度，并且

在所述半导体芯片收容托盘层叠的情况下，所述多个第二半导体芯片收容区域分别与所述第一半导体芯片收容区域重叠，

作为所述背面凸部的一部分的第一背面凸部的下端不面向下一层的所述半导体芯片收容托盘具有的所述多个表面凸部的任意一个的上端，

作为所述表面凸部的一部分的第一表面凸部的上端不面向上一层的所述半导体芯片收容托盘具有的所述多个背面凸部的任意一个的下端，

所述第一背面凸部的下端与下一层的所述半导体芯片收容托盘的表面之间的距离以及所述第一表面凸部的上端与上一层的所述半导体芯片收容托盘的背面之间的距离分别小于所述半导体芯片的厚度，并且

所述第一背面凸部的高度以及所述第一表面凸部的高度分别大于所述半导体芯片的厚度。

2.根据权利要求1所述的半导体芯片收容托盘，其中，

所述半导体芯片的平面形状为长方形，

所述多个表面凸部包括：面向所述半导体芯片的长边侧的侧面的多个长边用表面凸部；以及面向所述半导体芯片的短边侧的侧面的多个短边用表面凸部，

所述多个背面凸部包括：面向所述半导体芯片的长边侧的侧面的多个长边用背面凸部；以及面向所述半导体芯片的短边侧的侧面的多个短边用背面凸部，

与所述长边用表面凸部中最靠近所述半导体芯片的短边的凸部相比，所述长边用背面凸部中最靠近所述半导体芯片的短边的凸部更靠近所述半导体芯片的短边。

3.根据权利要求1所述的半导体芯片收容托盘，其中，

所述半导体芯片的平面形状为长方形，

所述多个表面凸部包括：面向所述半导体芯片的长边侧的侧面的多个长边用表面凸部；以及面向所述半导体芯片的短边侧的侧面的多个短边用表面凸部，

所述多个背面凸部包括：面向所述半导体芯片的长边侧的侧面的多个长边用背面凸部；以及面向所述半导体芯片的短边侧的侧面的多个短边用背面凸部，

所述多个短边用背面凸部的高度以及所述多个短边用表面凸部的高度分别小于等于所述半导体芯片收容托盘层叠时所述半导体芯片收容托盘的背面与下一层的所述半导体芯片收容托盘的表面之间的距离的一半，

在所述半导体芯片收容托盘层叠的情况下，所述多个短边用背面凸部的下端分别面向下一层的所述半导体芯片收容托盘的所述短边用表面凸部的上端。

4.根据权利要求2所述的半导体芯片收容托盘，其中，

所述半导体芯片的平面形状为长方形，

所述多个表面凸部包括：面向所述半导体芯片的长边侧的侧面的多个长边用表面凸部；以及面向所述半导体芯片的短边侧的侧面的多个短边用表面凸部，

所述多个背面凸部包括：面向所述半导体芯片的长边侧的侧面的多个长边用背面凸部；以及面向所述半导体芯片的短边侧的侧面的多个短边用背面凸部，

所述多个短边用背面凸部的高度以及所述多个短边用表面凸部的高度分别小于等于所述半导体芯片收容托盘层叠时所述半导体芯片收容托盘的背面与下一层的所述半导体芯片收容托盘的表面之间的距离的一半，

在所述半导体芯片收容托盘层叠的情况下，所述多个短边用背面凸部的下端分别面向下一层的所述半导体芯片收容托盘的所述短边用表面凸部的上端。

5.根据权利要求1至4中任一项所述的半导体芯片收容托盘，其中，

所述表面凸部以及所述背面凸部分别具有倾斜的侧面，并且所述侧面的上端部比所述侧面的其他部分倾斜得更缓和。

6.根据权利要求1至4中任一项所述的半导体芯片收容托盘，其中，

在所述半导体芯片收容托盘的外周部设置有指示所述半导体芯片收容托盘的方向的凸部、凹部、或者切口。

7.一种将半导体芯片收容在半导体芯片收容托盘中的半导体芯片收容方法，其中，

所述半导体芯片收容托盘在层叠有多个的状态下使用，并且包括：底板；多个表面凸部，设置在所述底板的表面，用于将所述底板的表面分成多个第一半导体芯片收容区域；以及多个背面凸部，设置在所述底板的背面，用于将所述底板的背面分成多个第二半导体芯片收容区域；

所述半导体芯片收容托盘包括第一半导体芯片收容托盘和第二半导体芯片收容托盘，

所述半导体芯片收容方法包括：

将半导体芯片收容在所述第一半导体芯片收容托盘具有的所述多个第一半导体芯片收容区域的每一个中；以及

将所述第二半导体芯片收容托盘重叠在所述第一半导体芯片收容托盘上；

在所述第一半导体芯片收容托盘和所述第二半导体芯片收容托盘中，

所述第一半导体芯片收容区域相对于所述半导体芯片的边缘宽度小于所述第二半导体芯片收容区域相对于所述半导体芯片的边缘宽度，

在所述第一半导体芯片收容托盘和所述第二半导体芯片收容托盘层叠的情况下，所述第二半导体芯片收容托盘具有的所述多个第二半导体芯片收容区域分别与所述第一半导体芯片收容托盘具有的所述第一半导体芯片收容区域重叠，

作为所述第二半导体芯片收容托盘具有的所述背面凸部的一部分的第一背面凸部的下端不面向所述第一半导体芯片收容托盘具有的所述多个表面凸部的任意一个的上端，

作为所述第一半导体芯片收容托盘具有的所述表面凸部的一部分的第一表面凸部的上端不面向所述第二半导体芯片收容托盘具有的所述多个背面凸部的任意一个的下端，

所述第二半导体芯片收容托盘具有的所述第一背面凸部的下端与所述第一半导体芯片收容托盘的表面之间的距离以及所述第一半导体芯片收容托盘具有的所述第一表面凸部的上端与所述第二半导体芯片收容托盘的背面之间的距离分别小于所述半导体芯片的厚度，并且

所述第一背面凸部的高度以及所述第一表面凸部的高度分别大于所述半导体芯片的厚度。

Images