JP2008521228A - コプラナー・ウェハスケール・チップ・パッケージを形成するための方法 - Google Patents
コプラナー・ウェハスケール・チップ・パッケージを形成するための方法 Download PDFInfo
- Publication number
- JP2008521228A JP2008521228A JP2007541952A JP2007541952A JP2008521228A JP 2008521228 A JP2008521228 A JP 2008521228A JP 2007541952 A JP2007541952 A JP 2007541952A JP 2007541952 A JP2007541952 A JP 2007541952A JP 2008521228 A JP2008521228 A JP 2008521228A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- wafer
- chips
- forming
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 138
- 239000000758 substrate Substances 0.000 claims abstract description 135
- 239000010410 layer Substances 0.000 claims description 92
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 11
- 239000011800 void material Substances 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 239000012790 adhesive layer Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 238000012360 testing method Methods 0.000 claims description 4
- 230000010354 integration Effects 0.000 abstract description 9
- 239000000463 material Substances 0.000 abstract description 8
- 235000012431 wafers Nutrition 0.000 description 129
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 150000004767 nitrides Chemical class 0.000 description 7
- 239000000969 carrier Substances 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910021480 group 4 element Inorganic materials 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 229910021476 group 6 element Inorganic materials 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/147—Semiconductor insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
- H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1433—Application-specific integrated circuit [ASIC]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dicing (AREA)
- Wire Bonding (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【解決手段】部分的ウェハ接合および部分的ウェハ・ダイシング技術が、チップならびにポケットを形成するために用いられる。次に、完成チップがキャリア基板の対応するポケット内に取り付けられ、チップ間のグローバル相互接続部が、完成チップの一番上の平坦表面上に形成される。提案された方法は、異なるプロセス・ステップおよび材料で製造されたチップの集積を容易にする。チップの最表面を平坦化するために化学機械研磨のような平坦化プロセスを用いる必要は皆無である。チップは互いに正確に整列されており、すべてのチップが上向きに取り付けられているので、モジュールはグローバル配線の用意ができており、これにより、チップを上下逆の位置から裏返す必要がなくなる。
【選択図】図15
Description
Claims (30)
- マルチチップ・ウェハレベル・パッケージを形成する方法であって、
複数のチップ基板上に複数の異種チップを形成するステップであって、前記複数のチップ基板の各々はただ1種のチップを形成するために用いられるステップと、
前記複数のチップ基板から前記複数の異種チップを取り外すステップと、
キャリア基板中にポケットを形成するステップであって、各々のポケットは前記異種チップの1つを保持するステップと、
前記複数のチップを前記キャリア基板中のそれらの対応するポケット内に、前記複数のチップの最表面が前記キャリア基板の最表面と実質的に同一平面になるように取り付けるステップとを含む、
方法。 - 複数のチップ基板上に複数のチップを形成する前記ステップは、ウェハを各チップ基板中の浅いトレンチ分離(STI)領域に、前記STI領域に隣接しかつ前記ウェハとチップ基板との間に空隙が形成されるように接合するステップを含み、前記STI領域上方の前記ウェハ中のエリアがチップ間エリアを画定し、前記空隙上方の前記ウェハ中のエリアがチップ・エリアを画定する、請求項1に記載の方法。
- 前記ウェハを前記STI領域に接合するステップの前に、
前記チップ基板上に誘電体層をパターン形成するステップと、
オフチップ・エリアを画定するために前記パターン形成された誘電体層をエッチングするステップと、
前記オフチップ・エリア中にSTI領域を形成するステップと、
前記オフチップ・エリアの間の前記誘電体層を除去するステップとを含む、
請求項2に記載の方法。 - 前記ウェハを薄化するステップと、
前記薄化されたウェハ中にデバイスを形成するステップと、
前記薄化されたウェハ上に後工程(BEOL)相互接続部を形成するステップと、
前記チップ・エリア中に最終仕上げデバイスおよび相互接続部を形成して、前記複数のチップの形成を完了するするステップとをさらに含む、
請求項2に記載の方法。 - 前記複数のチップを前記複数のチップ基板から取り外す前記ステップは、
前記薄化されたウェハの最表面をパッシベーション層でコーティングするステップと
前記薄化されたウェハの前記チップ・エリアを通り前記空隙までチャネルをダイシングし、それによって前記複数のチップを前記複数のチップ基板から取り外すステップとを含む、
請求項4に記載の方法。 - 前記キャリア基板中にポケットを形成する前記ステップは、
ウェハを前記キャリア基板中のSTI領域に、前記STIに隣接しかつ前記ウェハと前記チップ基板との間に空隙が形成されるように接合するステップを含み、前記STI領域上方の前記ウェハ中のエリアはチップ間エリアを画定し、前記空隙上方の前記ウェハ中のエリアはチップ・エリアを画定する、
請求項1に記載の方法。 - ウェハを前記STI領域に接合するステップの前に、
前記チップ基板上に誘電体層をパターン形成するステップと、
オフチップ・エリアを画定するために前記パターン形成された誘電体層をエッチングするステップと、
前記オフチップ・エリア中に浅いトレンチ分離(STI)領域を形成するステップと、
前記オフチップ・エリアの間の前記誘電体層を除去するステップとをさらに含む、
請求項6に記載の方法。 - 前記ウェハを薄化するステップと、
前記薄化されたウェハの上に後工程相互接続部を形成するステップと、
前記薄化されたウェハの最表面をパッシベーション層でコーティングするステップと、
前記薄化されたウェハの所定部分が取り外され、それによって前記薄化されたウェハ中にポケットを形成するように前記薄化されたウェハの前記チップ・エリア中にチャネルをダイシングするステップとをさらに含む、
請求項6に記載の方法。 - 前記チップ基板の前記チップ間エリア中にディスクリート・デバイスを形成するステップをさらに含む、請求項2〜8のいずれか1項に記載の方法。
- 前記複数のチップをそれらの対応するポケット内に取り付ける前記ステップは、
前記空隙と実質的に同じ厚さを有する誘電体層を前記チップ・エリア中に設けるステップと、
前記複数のチップをそれらの対応するポケット内に整列させるステップと含む、
請求項6に記載の方法。 - 前記複数のチップをそれらの対応するポケット内に取り付けるステップは、
前記空隙と実質的に同じ厚さを有する接着剤層を前記チップ・エリア中に設けるステップと、
前記複数のチップをそれらの対応するポケット内に整列させるステップと含む、
請求項6に記載の方法。 - 前記複数のチップを所定位置に保持するために前記キャリア基板上に絶縁層を設けるステップをさらに含む、請求項10に記載の方法。
- 前記キャリア基板上にグローバル相互接続部を形成するステップをさらに含む、請求項12に記載の方法。
- マルチチップ・ウェハレベル・パッケージを形成する方法であって、
複数の異なるタイプのチップを、対応するチップ基板上に形成するステップと、
前記複数のチップを前記対応するチップ基板から取り外すステップと、
複数のポケットをキャリア基板上に、前記複数のポケットの各々が所定タイプのチップを保持するように形成するステップと、
前記複数のポケットの各々について前記所定タイプのチップに対応する前記複数の異なるタイプのチップからチップを選択するステップと、
前記選択されたチップをそれらの対応するポケット内に、前記選択されたチップの最表面が前記キャリア基板の最表面と実質的に同一平面になるように取り付けるステップとを含む、
方法。 - 前記選択されたチップを取り付ける前記ステップは、前記選択されたチップをそれらの対応するポケット中に整列させるステップをさらに含む、請求項14に記載の方法。
- 複数の異なるタイプのチップ基板を対応するチップ基板上に形成する前記ステップは、
ウェハを前記対応するチップ基板中に形成されたSTI領域に、前記STIに隣接しかつ前記ウェハと前記対応するチップ基板との間に空隙が形成されるように接合するステップを含み、前記STI領域上方の前記ウェハ中のエリアはチップ間エリアを画定し、前記空隙上方の前記ウェハ中のエリアはチップ・エリアを画定する、
請求項14または15に記載の方法。 - 前記ウェハを薄化するステップと、
前記薄化されたウェハ中にデバイスを形成するステップと、
前記薄化されたウェハの上に後工程相互接続部を形成するステップと、
前記チップ・エリア中に最終仕上げデバイスおよび相互接続部を形成し、前記複数のチップの形成を完了するステップとをさらに含む、
請求項16に記載の方法。 - ウェハをSTI領域に接合する前記ステップの前に、
前記対応するチップ基板上の誘電体層をパターン形成するステップと、
オフチップ・エリアを画定するために前記パターン形成された誘電体層をエッチングするステップと、
前記オフチップ・エリア中に浅いトレンチ分離(STI)領域を形成するステップと、
前記オフチップ・エリアの間の前記誘電体層を除去するステップとをさらに含む、
請求項16または17に記載の方法。 - 前記複数のチップを前記対応する基板から取り外す前記ステップは、
前記薄化されたウェハの最表面をパッシベーション層でコーティングするステップと、
前記薄化されたウェハの前記チップ・エリア中にチャネルをダイシングし、それによって前記複数のチップを前記薄化ウェハから取り外すステップとを含む、
請求項17または18に記載の方法。 - ウェハをキャリア基板中のSTI領域に、前記STI領域に隣接しかつ前記ウェハと前記チップ基板との間に空隙が形成されるように接合するステップをさらに含み、前記STI領域上方の前記ウェハ中のエリアはチップ間エリアとなり、空隙上方の前記ウェハ中のエリアはチップ・エリアとなる、
請求項19に記載の方法。 - 前記選択されたチップをそれらの対応するポケット内に取り付ける前記ステップは、前記キャリア基板の前記空隙の厚さと実質的に等しい厚さを有する誘電体層を、前記空隙中に設けるステップをさらに含む、請求項20に記載の方法。
- 前記チップ基板の前記チップ間エリア中にディスクリート・デバイスを形成するステップをさらに含み、前記ディスクリート・デバイスは、前記対応するチップ基板上に形成された複数のチップの働きを試験および監視するために用いられる、請求項17〜21のいずれか1項に記載の方法。
- 前記選択されたチップがそれらの対応するポケット内に取り付けられた後に、前記キャリア基板上に絶縁層を設けるステップと、請求項14〜22のいずれか1項に記載の方法。
- 前記キャリア基板上に前記絶縁層を設けた後に、前記キャリア基板上にグローバル相互接続部を形成するステップとをさらに含む、請求項23に記載の方法。
- 前記選択されたチップをそれらの対応するポケット内に取り付ける前記ステップは、
前記空隙と実質的に同じ厚さを有する接着剤層または熱ペーストを前記空隙中に設けるステップと、
前記選択されたチップをそれらの対応するポケット中に設置するステップとを含む、
請求項20〜24のいずれか1項に記載の方法。 - キャリア基板のチップ間エリア中にディスクリート・デバイスを形成するステップをさらに含む、請求項20〜25のいずれか1項に記載の方法。
- マルチチップ・ウェハレベル・パッケージを形成する方法であって、
チップ基板中に浅いトレンチ分離(STI)領域を形成するステップと、
ウェハを前記チップ基板中のSTI領域に、前記STI領域に隣接しかつ前記ウェハと前記チップ基板との間に空隙が形成されるように接合するステップであって、前記STI領域上方の前記ウェハ中のエリアはチップ間エリアを画定し、前記空隙上方の前記ウェハ中のエリアはチップ・エリアを画定するステップと、
前記ウェハを薄化するステップと、
前記薄化されたウェハ中にデバイスを形成するステップと、
前記薄化されたウェハ上に後工程(BEOL)相互接続部を形成するステップと、
前記チップ・エリア中に最終仕上げデバイスおよび相互接続部を形成し、複数のチップの前記形成を完了するステップとを含む、
方法。 - 前記複数のチップを前記チップ基板から取り外すステップをさらに含む、請求項27に記載の方法。
- 前記複数のチップを前記チップ基板から取り外す前記ステップは、
前記薄化されたウェハの最表面をパッシベーション層でコーティングするステップと
前記薄化されたウェハの前記チップ・エリアを通り前記空隙までチャネルをダイシングし、それによって前記複数のチップを前記複数のチップ基板から取り外すステップとを含む、
請求項28に記載の方法。 - 前記薄化されたウェハの所定部分が取り外され、それによって前記薄化されたウェハ内にポケットを形成するように、前記薄化されたウェハの前記チップ・エリア中にチャネルをダイシングするステップをさらに含む、
請求項28に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/994,494 US7405108B2 (en) | 2004-11-20 | 2004-11-20 | Methods for forming co-planar wafer-scale chip packages |
US10/994,494 | 2004-11-20 | ||
PCT/EP2005/056009 WO2006053879A1 (en) | 2004-11-20 | 2005-11-16 | Methods for forming co-planar wafer-scale chip packages |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011160519A Division JP5474002B2 (ja) | 2004-11-20 | 2011-07-22 | マルチチップ・ウェハレベル・パッケージを形成する方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008521228A true JP2008521228A (ja) | 2008-06-19 |
JP2008521228A5 JP2008521228A5 (ja) | 2008-10-02 |
JP5459959B2 JP5459959B2 (ja) | 2014-04-02 |
Family
ID=35735294
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007541952A Expired - Fee Related JP5459959B2 (ja) | 2004-11-20 | 2005-11-16 | マルチチップ・ウェハレベル・パッケージを形成する方法 |
JP2011160519A Expired - Fee Related JP5474002B2 (ja) | 2004-11-20 | 2011-07-22 | マルチチップ・ウェハレベル・パッケージを形成する方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011160519A Expired - Fee Related JP5474002B2 (ja) | 2004-11-20 | 2011-07-22 | マルチチップ・ウェハレベル・パッケージを形成する方法 |
Country Status (9)
Country | Link |
---|---|
US (2) | US7405108B2 (ja) |
EP (1) | EP1817793B1 (ja) |
JP (2) | JP5459959B2 (ja) |
KR (1) | KR100992015B1 (ja) |
CN (1) | CN100437952C (ja) |
AT (1) | ATE477588T1 (ja) |
DE (1) | DE602005022919D1 (ja) |
TW (1) | TWI362706B (ja) |
WO (1) | WO2006053879A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013239640A (ja) * | 2012-05-16 | 2013-11-28 | Disco Abrasive Syst Ltd | ウエーハ保護部材 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7405108B2 (en) * | 2004-11-20 | 2008-07-29 | International Business Machines Corporation | Methods for forming co-planar wafer-scale chip packages |
US7442579B2 (en) * | 2004-11-22 | 2008-10-28 | International Business Machines Corporation | Methods to achieve precision alignment for wafer scale packages |
DE102005039479B3 (de) * | 2005-08-18 | 2007-03-29 | Infineon Technologies Ag | Halbleiterbauteil mit gedünntem Halbleiterchip und Verfahren zur Herstellung des gedünnten Halbleiterbauteils |
US7658901B2 (en) * | 2005-10-14 | 2010-02-09 | The Trustees Of Princeton University | Thermally exfoliated graphite oxide |
JP4559993B2 (ja) * | 2006-03-29 | 2010-10-13 | 株式会社東芝 | 半導体装置の製造方法 |
KR100829392B1 (ko) * | 2006-08-24 | 2008-05-13 | 동부일렉트로닉스 주식회사 | SoC 및 그 제조 방법 |
TW200941661A (en) * | 2008-03-19 | 2009-10-01 | Integrated Circuit Solution Inc | Shape of window formed in a substrate for window ball grid array package |
JP4828559B2 (ja) * | 2008-03-24 | 2011-11-30 | 新光電気工業株式会社 | 配線基板の製造方法及び電子装置の製造方法 |
US8772087B2 (en) * | 2009-10-22 | 2014-07-08 | Infineon Technologies Ag | Method and apparatus for semiconductor device fabrication using a reconstituted wafer |
US8322022B1 (en) | 2010-06-28 | 2012-12-04 | Western Digital (Fremont), Llc | Method for providing an energy assisted magnetic recording head in a wafer packaging configuration |
CN102386088B (zh) * | 2010-09-03 | 2014-06-25 | 中芯国际集成电路制造(上海)有限公司 | 用于去除半导体器件结构上的光致抗蚀剂层的方法 |
CN102769002B (zh) * | 2011-04-30 | 2016-09-14 | 中国科学院微电子研究所 | 半导体器件及其形成方法、封装结构 |
US20150380369A1 (en) * | 2013-09-30 | 2015-12-31 | Nantong Fujitsu Microelectronics Co., Ltd | Wafer packaging structure and packaging method |
US9123546B2 (en) | 2013-11-14 | 2015-09-01 | Taiwan Semiconductor Manufacturing Company Limited | Multi-layer semiconductor device structures with different channel materials |
US9350339B2 (en) | 2014-07-18 | 2016-05-24 | Qualcomm Incorporated | Systems and methods for clock distribution in a die-to-die interface |
TWI717519B (zh) | 2016-05-27 | 2021-02-01 | 日商濱松赫德尼古斯股份有限公司 | 法布立-培若干涉濾光器之製造方法 |
JP6341959B2 (ja) * | 2016-05-27 | 2018-06-13 | 浜松ホトニクス株式会社 | ファブリペロー干渉フィルタの製造方法 |
EP3505987B1 (en) | 2016-08-24 | 2023-10-11 | Hamamatsu Photonics K.K. | Fabry-perot interference filter |
US10916507B2 (en) | 2018-12-04 | 2021-02-09 | International Business Machines Corporation | Multiple chip carrier for bridge assembly |
GB2582384B (en) * | 2019-03-22 | 2023-10-18 | Cirrus Logic Int Semiconductor Ltd | Semiconductor structures |
US11456247B2 (en) * | 2019-06-13 | 2022-09-27 | Nanya Technology Corporation | Semiconductor device and fabrication method for the same |
CN110690868B (zh) * | 2019-09-27 | 2021-02-19 | 无锡市好达电子股份有限公司 | 一种滤波器的新型晶圆级封装方法 |
CN111128716B (zh) * | 2019-11-15 | 2023-10-17 | 西安电子科技大学 | 一种大面积图形自对准的异质集成方法 |
KR20210120221A (ko) | 2020-03-26 | 2021-10-07 | 삼성전자주식회사 | 반도체 스택 및 그 제조 방법 |
TWI790003B (zh) * | 2021-11-18 | 2023-01-11 | 佳邦科技股份有限公司 | 過電壓保護元件 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5091331A (en) * | 1990-04-16 | 1992-02-25 | Harris Corporation | Ultra-thin circuit fabrication by controlled wafer debonding |
JPH11354667A (ja) * | 1998-06-05 | 1999-12-24 | Nippon Telegr & Teleph Corp <Ntt> | 電子部品およびその実装方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6281745A (ja) | 1985-10-05 | 1987-04-15 | Fujitsu Ltd | ウエハ−規模のlsi半導体装置とその製造方法 |
US4866501A (en) * | 1985-12-16 | 1989-09-12 | American Telephone And Telegraph Company At&T Bell Laboratories | Wafer scale integration |
JPH0645436A (ja) * | 1992-07-22 | 1994-02-18 | Nec Corp | 半導体基板の貼付方法 |
US5324687A (en) * | 1992-10-16 | 1994-06-28 | General Electric Company | Method for thinning of integrated circuit chips for lightweight packaged electronic systems |
JPH0878487A (ja) * | 1994-08-31 | 1996-03-22 | Nec Kyushu Ltd | 半導体基板および半導体装置の製造方法 |
US5770884A (en) * | 1995-06-30 | 1998-06-23 | International Business Machines Corporation | Very dense integrated circuit package |
US5880007A (en) * | 1997-09-30 | 1999-03-09 | Siemens Aktiengesellschaft | Planarization of a non-conformal device layer in semiconductor fabrication |
US6177299B1 (en) * | 1998-01-15 | 2001-01-23 | International Business Machines Corporation | Transistor having substantially isolated body and method of making the same |
US6627477B1 (en) * | 2000-09-07 | 2003-09-30 | International Business Machines Corporation | Method of assembling a plurality of semiconductor devices having different thickness |
US6555906B2 (en) * | 2000-12-15 | 2003-04-29 | Intel Corporation | Microelectronic package having a bumpless laminated interconnection layer |
FR2823596B1 (fr) * | 2001-04-13 | 2004-08-20 | Commissariat Energie Atomique | Substrat ou structure demontable et procede de realisation |
JP2003197850A (ja) * | 2001-12-26 | 2003-07-11 | Sony Corp | 半導体装置及びその製造方法 |
JP4260405B2 (ja) * | 2002-02-08 | 2009-04-30 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
US7203393B2 (en) * | 2002-03-08 | 2007-04-10 | Movaz Networks, Inc. | MEMS micro mirrors driven by electrodes fabricated on another substrate |
ATE493760T1 (de) * | 2002-05-20 | 2011-01-15 | Imagerlabs Inc | Bilden einer integrierten mehrsegmentschaltung mit isolierten substraten |
US6964881B2 (en) * | 2002-08-27 | 2005-11-15 | Micron Technology, Inc. | Multi-chip wafer level system packages and methods of forming same |
US7078320B2 (en) * | 2004-08-10 | 2006-07-18 | International Business Machines Corporation | Partial wafer bonding and dicing |
US7005319B1 (en) * | 2004-11-19 | 2006-02-28 | International Business Machines Corporation | Global planarization of wafer scale package with precision die thickness control |
US7405108B2 (en) * | 2004-11-20 | 2008-07-29 | International Business Machines Corporation | Methods for forming co-planar wafer-scale chip packages |
-
2004
- 2004-11-20 US US10/994,494 patent/US7405108B2/en active Active
-
2005
- 2005-11-16 CN CNB2005800325958A patent/CN100437952C/zh active Active
- 2005-11-16 WO PCT/EP2005/056009 patent/WO2006053879A1/en active Application Filing
- 2005-11-16 EP EP05808156A patent/EP1817793B1/en not_active Not-in-force
- 2005-11-16 KR KR1020077011373A patent/KR100992015B1/ko not_active IP Right Cessation
- 2005-11-16 AT AT05808156T patent/ATE477588T1/de not_active IP Right Cessation
- 2005-11-16 DE DE602005022919T patent/DE602005022919D1/de active Active
- 2005-11-16 JP JP2007541952A patent/JP5459959B2/ja not_active Expired - Fee Related
- 2005-11-17 TW TW094140468A patent/TWI362706B/zh not_active IP Right Cessation
-
2008
- 2008-05-15 US US12/121,468 patent/US7867820B2/en not_active Expired - Fee Related
-
2011
- 2011-07-22 JP JP2011160519A patent/JP5474002B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5091331A (en) * | 1990-04-16 | 1992-02-25 | Harris Corporation | Ultra-thin circuit fabrication by controlled wafer debonding |
JPH11354667A (ja) * | 1998-06-05 | 1999-12-24 | Nippon Telegr & Teleph Corp <Ntt> | 電子部品およびその実装方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013239640A (ja) * | 2012-05-16 | 2013-11-28 | Disco Abrasive Syst Ltd | ウエーハ保護部材 |
Also Published As
Publication number | Publication date |
---|---|
CN100437952C (zh) | 2008-11-26 |
JP5459959B2 (ja) | 2014-04-02 |
JP5474002B2 (ja) | 2014-04-16 |
KR20070085402A (ko) | 2007-08-27 |
TW200633081A (en) | 2006-09-16 |
US7405108B2 (en) | 2008-07-29 |
DE602005022919D1 (de) | 2010-09-23 |
EP1817793A1 (en) | 2007-08-15 |
ATE477588T1 (de) | 2010-08-15 |
WO2006053879A1 (en) | 2006-05-26 |
EP1817793B1 (en) | 2010-08-11 |
CN101027765A (zh) | 2007-08-29 |
US20080280399A1 (en) | 2008-11-13 |
JP2011249830A (ja) | 2011-12-08 |
TWI362706B (en) | 2012-04-21 |
US7867820B2 (en) | 2011-01-11 |
US20060110851A1 (en) | 2006-05-25 |
KR100992015B1 (ko) | 2010-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5459959B2 (ja) | マルチチップ・ウェハレベル・パッケージを形成する方法 | |
US10756056B2 (en) | Methods and structures for wafer-level system in package | |
US10011098B2 (en) | Four D device process and structure | |
CN109411443B (zh) | 垂直堆叠晶圆及其形成方法 | |
US7098070B2 (en) | Device and method for fabricating double-sided SOI wafer scale package with through via connections | |
TWI478282B (zh) | 半導體元件的形成方法 | |
JP5246831B2 (ja) | 電子デバイス及びそれを形成する方法 | |
US7642173B2 (en) | Three-dimensional face-to-face integration assembly | |
JP2008521228A5 (ja) | ||
JPH08213548A (ja) | 3次元集積回路の製造方法 | |
US20080079152A1 (en) | Semiconductor wafer and method of manufacturing the same and method of manufacturing semiconductor device | |
CN110892521B (zh) | 用于裸片对裸片进行键合的方法和结构 | |
EP3171399B1 (en) | Method for singulating a stack of semiconductor wafers | |
US20140203409A1 (en) | Integrated Circuit Structures, Semiconductor Structures, And Semiconductor Die | |
US10818570B1 (en) | Stacked semiconductor devices having dissimilar-sized dies | |
US20240038686A1 (en) | Semiconductor packages and methods of manufacturing thereof | |
WO2022252087A1 (en) | Method of manufacturing active reconstructed wafers | |
US20220336366A1 (en) | Semiconductor die edge protection for semiconductor device assemblies and associated systems and methods |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080813 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080813 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111115 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120731 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20121119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121120 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20121120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20121120 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121213 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20130118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140114 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |