JP2008516437A - ゲート構造及び該構造を作る方法 - Google Patents
ゲート構造及び該構造を作る方法 Download PDFInfo
- Publication number
- JP2008516437A JP2008516437A JP2007535216A JP2007535216A JP2008516437A JP 2008516437 A JP2008516437 A JP 2008516437A JP 2007535216 A JP2007535216 A JP 2007535216A JP 2007535216 A JP2007535216 A JP 2007535216A JP 2008516437 A JP2008516437 A JP 2008516437A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- layer
- polysilicon
- mos transistor
- metal silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 41
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 38
- 229920005591 polysilicon Polymers 0.000 claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 18
- 239000002019 doping agent Substances 0.000 claims description 8
- 238000005538 encapsulation Methods 0.000 claims description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 229910021334 nickel silicide Inorganic materials 0.000 claims description 3
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical group [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 3
- 238000010924 continuous production Methods 0.000 claims description 2
- 239000008393 encapsulating agent Substances 0.000 claims description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910005881 NiSi 2 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Abstract
【課題】完全なシリサイドゲートを伴うＭＯＳトランジスタの新規構造を得ることである。
【解決手段】本発明は、ＭＯＳトランジスタに関し、そのゲートは絶縁層（３１）、金属シリサイド層（５０）、導電性封入材料層（５３）、及びポリシリコン層（５５）を連続的に含む。
【選択図】図４
【解決手段】本発明は、ＭＯＳトランジスタに関し、そのゲートは絶縁層（３１）、金属シリサイド層（５０）、導電性封入材料層（５３）、及びポリシリコン層（５５）を連続的に含む。
【選択図】図４
Description
本発明は、一般には集積回路形態に作られたＭＯＳ構造の分野、及びそれらの製造方法に関する。本発明は、さらに具体的には、ＭＯＳトランジスタのゲート構造及びその製造方法に関する。
ＭＯＳトランジスタは、通常ポリシリコンゲートを有する。図１は、こうしたトランジスタの簡略化された断面図である。例えばシリコン製の半導体基板１に、トランジスタ２が、浅い溝の絶縁領域（ＳＴＩ）３、例えばシリコン酸化物の間に形成される。トランジスタ２は、例として、シリコン酸化物、又はハフニウム酸化物といった強い誘電率を有する材料であるゲート絶縁物５上に形成されるポリシリコンゲート４を含む。低濃度ドープのドレイン領域（ＬＤＤ）８及び９がその後、例えばイオン注入により形成される。ゲート５の側面上には、例えば酸化物又はシリコン窒化物といった絶縁体で作られたスペーサ１０が形成される。ソース及びドレイン領域１１及び１２は、例えばイオン注入により形成される。ソース及びドレイン領域１１及び１２及びゲート４の頭頂部上には、例えばシリコン窒化物の金属シリサイド接点１３、１４及び１６が同時に形成される。
従って、ゲート構造は絶縁層、イオン注入によりドープされたポリシリコン層、及び金属シリサイド層の積み重ねで形成される。
様々な著者が、金属シリサイドの下にあるポリシリコンゲートを主に２つの理由から完全なシリサイド製のゲートに置き換えることを提案している。第１の理由は、ポリシリコンの空乏現象を克服することである。実際、ゲート４の電子は、ゲート酸化物５に関して押し返される。従って、ほとんどキャリアを有しない空乏領域が酸化物５の上に作り出される。例として、この領域は０．４ｎｍの厚さを有する。従って、浮遊容量がゲート酸化物５の静電容量と連続して生成され、組立体の静電容量は低くなる。トランジスタの動作電流はこの静電容量に比例するので、従ってその動作電流は低くなる。第２の理由は、ゲート抵抗を減少させることである。
図２は、完全なシリサイドゲートを形成する可能性を示す簡略化された断面図である。それは、図１のような構造から始まり、及びゲート４の一部だけのケイ素化を行う代わりに、ゲート２０が確実にケイ素化されるように処理時間が延ばされる。従来の技術でのこうした方法の不利点は、ケイ素化が、ポリシリコンゲート２０の全厚さに渡り実行される場合、同じケイ素化の厚さが、ソース及びドレイン領域の層２１及び２２で存在するということである。これは多くの課題を引き起こす。実際、ケイ素化の深さは、ＭＯＳトランジスタの適切な動作を確保するためにソース及びドレイン領域１１及び１２の深さよりも小さくなければならない（図１を参照のこと）。これは、集積回路製造の不変の目的である非常に小さい寸法のＭＯＳトランジスタが維持されることを望まれる場合、実際には不可能である。
この課題を解決するために、様々な方法が提供され、とりわけ、２００４年に発行されたＳｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ ＴｅｃｈｎｏｌｏｇｙでのＡｎｉｌ氏らによる「Ｄｅｍｏｎｓｔｒａｔｉｏｎ ｏｆ Ｆｕｌｌｙ Ｎｉ−Ｓｉｌｉｃｉｄｅｄ Ｍｅｔａｌ Ｇａｔｅｓ ｏｎ ＨｆＯ２ ｂａｓｅｄ ｈｉｇｈ−ｋ ｇａｔｅ ｄｉｅｌｅｃｔｒｉｃｓ ａｓ ａ ｃａｎｄｉｄａｔｅ ｆｏｒ ｌｏｗ ｐｏｗｅｒ ａｐｐｌｉｃａｔｉｏｎｓ」と題する論文で提供されている。図３Ａから図３Ｇはこの方法を示している。
図３Ａに示される工程では、基板１に絶縁領域３が形成された後、シリコン酸化物の絶縁層３１、ポリシリコン層３２、及びシリコン酸化物のハードマスク層３３が連続的に形成される。
図３Ｂに示される工程では、フォトリソグラフィが行われた後、３つの層３１、３２及び３３が連続的にエッチング処理される。従って、ゲート酸化物３６、絶縁ゲート３７及びハードマスク３８の積み重ねで形成されるゲートパターン３４が得られる。
図３Ｃに示される工程では、ＬＤＤ領域８及び９の注入が、ゲートパターン３４をマスクとして使用することにより行われ、その後、ソース及びドレイン領域１１及び１２をドープする前に、ゲートパターンをマスクとして使用することによりスペーサ１０が形成される。
図３Ｄに示される工程では、ソース及びドレイン領域１１及び１２の金属ケイ素化が、接触領域１３及び１４を得るために行われる。
図３Ｅに示される工程では、ハードマスク３８が取り除かれ、厚い酸化層４０を沈着させる。
図３Ｆに示される工程では、層４０が化学機械研磨ＣＭＰにより平坦化される。層４０は、ゲート３７があらわになるまでエッチング処理される。その後、完全なシリサイドポリシリコン３７に対し十分な時間アニールを行う前に、ニッケル層４１が沈着される。
図３Ｇは、結果としてもたらされた完全なシリサイドゲート２０を有するＭＯＳトランジスタの簡略化された断面図である。従って、ゲート構造は、絶縁層及び金属シリサイド層の積み重ねで形成される。しかし、この製造工程は、必要とされる工程が多数であるために実行が難しく、及びＣＭＰ平坦化工程の存在のために、上部ゲート表面の均一性に関して問題がある。
本発明の目的は、完全なシリサイドゲートを伴うＭＯＳトランジスタの新規構造を得ることである。
本発明の別の目的は、完全なシリサイドゲートを伴うＭＯＳトランジスタの、実行が容易な製造方法を提供することである。
本発明の別の目的は、標準的なＣＭＯＳ方法と互換性のあるこうした製造方法を提供することである。
これらの目的を達成するために、本発明は、絶縁層、金属シリサイド層、導電性封入材料の層、及びポリシリコン層を連続的に含むＭＯＳトランジスタゲートを提供する。
本発明の実施形態によると、金属シリサイド層はニッケルシリサイド層である。
本発明の実施形態によると、封入層は、窒化チタン及び窒化タンタルを含むグループから選択される。
本発明の実施形態によると、金属シリサイド層の厚さは２５ｎｍより小さい。
本発明の実施形態によると、封入層の厚さは２０ｎｍより小さい。
本発明の実施形態によると、ゲートは、ポリシリコン層の上部に第２の金属シリサイド層をさらに含む。
本発明は、絶縁ゲートの絶縁層を形成する；薄いポリシリコン層を形成する；ポリシリコン層にＮ型又はＰ型ドーパントを注入する；ポリシリコンを金属シリサイドに変化させる；導電性封入材料の層を形成する；及びポリシリコン層を形成するという連続する工程を含み、それによりゲートの厚さ全体が所定のＭＯＳトランジスタ製造技術でのゲートの通常の厚さを有するというＭＯＳトランジスタゲートを製造する方法も提供する。
本発明の前述の及びその他の目的、特徴、及び利点は、添付の図面に関連して以下の具体的な実施形態の非限定的な記述で詳細に論じられる。
明確にするために、同一の要素には異なる図面でも同一の参照番号が付され、及びさらに、いつものように集積回路の表示では、各種図面が正確な縮尺ではない。
本発明は、望ましい構造を得るための具体的な方法において、図４Ａから図４Ｄと関連付けながら記載され、本方法は単なる例示であり及び当業者は本発明を達成することを可能にするその他の方法及び本発明による代替的な構造を考え出すかもしれないことを理解されたい。
図４Ａに示されるように、固体シリコン基板１又は従来の任意の集積回路基板から始まる。絶縁領域３で区切られる活性領域が、基板１内に画定される。本構造の上に、ゲート酸化物として使用されることを目的とする薄い絶縁層３１が形成される。その後、薄いポリシリコン層５０が沈着される。従来、ゲート酸化物層として使用されることを目的とする層３１は、数ナノメートルの桁の厚さを有する。ポリシリコン層５０は、例えば１０ｎｍから３０ｎｍの桁の厚さを有する。その構造は、マスク５１で覆われる。マスク５１は、ゲートが後に形成されることが望ましい場所を越えて伸びる開口部を含む。矢印５２で表されるＮ又はＰドーパントの注入が行われる。この注入の目的は、この後論じられる。
図４Ｂに示される中間構造は、マスク５１が取り除かれ及び薄いポリシリコン層５０が、多くの既知の手段、例えば金属層の沈着及びアニールによりケイ素化される間の一連の工程により生じる。その金属は例えば、Ａｓ、Ｂ、及びＰといった従来のインターフェースのシリコンドーピングドーパントを拒絶する特性を有するニッケル又はコバルトである。例えばＴｉＮ又はＴａＮといったポリシリコンと反応しない導電性封入材料の層５３が、その後望ましい封入機能を確保するのに十分な厚さにわたり沈着される。この後、ポリシリコン層５５が沈着される。ポリシリコン層５５の厚さは、層５０、５３、５５の厚さ全体が、図１に関連して記載されたような従来のＭＯＳトランジスタ製造技術で現在使用されているゲートの厚さに対応するように選択される。従って、既に述べられた最初の工程の後、ＭＯＳトランジスタの製造は、図１に関連して記載されたようなこうしたトランジスタの通常の製造技術を改変することなく実行できる。
図４Ｃに示される工程では、ゲートスタッキング３１、５０、５３、５５が、望ましい通常の形態を有するゲートを形成するようにエッチング処理される。この後、ＬＤＤ領域８及び９が注入され、側方のスペーサ１０がゲートの周りに形成され、及びソース及びドレイン領域１１及び１２が注入される。付随的に注目すべきは、ソース及びドレイン領域１１及び１２の注入で、ゲートの上部ポリシリコン部分５５が注入され、及び従って導電性が強くなることである。
図４Ｄに示されるように、従来のケイ素化工程が行われ、ソース及びドレイン領域１１及び１２の上方部分をケイ素化し、及びシリサイド領域１３及び１４を得る。同時に、シリサイド領域５７がゲートスタッキングの上方部分で得られる。
拡散障壁としても使用される導電封入層５３を提供する利点に注目すべきである。実際、ソース及びドレイン領域１１と１２及びシリサイド領域１３、１４及び５７の形成に結び付くアニール工程において、装置は１，０００℃の桁の温度まで上げられる。しかし、ニッケルシリサイド（ＮｉＳｉ）はおよそ７５０℃までしか安定した状態を保たない。この温度を超えると、ＮｉＳｉ２に変化し、その後溶解する。その後ドーパントは、ドライブインにより拡散の危険にさらされ、または、ケイ素化が低い部分の動作機能によりトランジスタ動作が修飾される。封入層によりこの不利点は克服される。
図４Ａに関連して示された工程で、ドーパントのイオン注入が、ポリシリコン層５０のケイ素化の前に行われることを思い出すべきである。選択されたドーパントは、全く又はほとんどシリサイドに溶けない。この工程により、シリサイド層５０とゲート酸化物３１間のインターフェースに、Ｎチャネル又はＰチャネルトランジスタの最適な動作に対するゲート動作機能を所望どおり修飾するＮ型又はＰ型ドーパントが残存する。
ケイ素化されないポリシリコン領域５５が残っているならば、本発明によるゲートは完全にケイ素化されないことに注目すべきである。実際、このことは、本発明によるトランジスタゲートに対し何の影響もない、というのは、問題は金属的挙動を有する層がゲート絶縁物３１の直近に存在するということだからである。
寸法の例として、本発明がＭＯＳトランジスタの従来の形成に適合するということに注目すべきである。一般に、各特定のＭＯＳトランジスタ製造技術は、ゲートの最小の長さ、及びこのゲートの厚さにより具体的に特徴付けられて、申し分のない寸法と、ソース及びドレイン領域を形成するために行われる注入に対してゲート下に配置される領域の十分な保護を伴うスペーサを得る。ゲート幅が０．３μｍの桁である技術の場合、以下の寸法が選択される。
ゲート酸化物層３１の厚さ：１ｎｍから５ｎｍ、
シリサイド層５０の厚さ：１０ｎｍから３０ｎｍ、
ニッケル封入層５３の厚さ：１０ｎｍ、
ポリシリコン層５５の厚さ：６０ｎｍから１２０ｎｍ。
ゲート酸化物層３１の厚さ：１ｎｍから５ｎｍ、
シリサイド層５０の厚さ：１０ｎｍから３０ｎｍ、
ニッケル封入層５３の厚さ：１０ｎｍ、
ポリシリコン層５５の厚さ：６０ｎｍから１２０ｎｍ。
１ 半導体基板
２ トランジスタ
３ 絶縁領域
４ ポリシリコンゲート
５ ゲート絶縁物
８ 低濃度ドープのドレイン領域
９ 低濃度ドープのドレイン領域
１０ スペーサ
１１ ソース及びドレイン領域
１２ ソース及びドレイン領域
１３ 金属シリサイド接点
１４ 金属シリサイド接点
１６ 金属シリサイド接点
２０ ポリシリコンゲート
２１ ソース領域のレベル
２２ ドレイン領域のレベル
３１ 酸化ケイ素絶縁層
３２ ポリシリコン層
３３ 酸化ケイ素のハードマスク層
３４ ゲートパターン
３６ ゲート酸化物
３７ 絶縁ゲート
３８ ハードマスク
４０ 厚い酸化層
４１ ニッケル層
４６ ポリシリコン層
５０ ポリシリコン層
５１ マスク
５２ 矢印
５３ 導電性封入材料の層
５５ ポリシリコン層
５７ シリサイド領域
２ トランジスタ
３ 絶縁領域
４ ポリシリコンゲート
５ ゲート絶縁物
８ 低濃度ドープのドレイン領域
９ 低濃度ドープのドレイン領域
１０ スペーサ
１１ ソース及びドレイン領域
１２ ソース及びドレイン領域
１３ 金属シリサイド接点
１４ 金属シリサイド接点
１６ 金属シリサイド接点
２０ ポリシリコンゲート
２１ ソース領域のレベル
２２ ドレイン領域のレベル
３１ 酸化ケイ素絶縁層
３２ ポリシリコン層
３３ 酸化ケイ素のハードマスク層
３４ ゲートパターン
３６ ゲート酸化物
３７ 絶縁ゲート
３８ ハードマスク
４０ 厚い酸化層
４１ ニッケル層
４６ ポリシリコン層
５０ ポリシリコン層
５１ マスク
５２ 矢印
５３ 導電性封入材料の層
５５ ポリシリコン層
５７ シリサイド領域
Claims (11)
- 絶縁層（３１）、金属シリサイド層（５０）、導電性封入材料の層（５３）、及びポリシリコン層（５５）を連続的に含むことを特徴とするＭＯＳトランジスタゲート。
- 前記金属シリサイド層がニッケルシリサイド層であることを特徴とする請求項１に記載のゲート。
- 前記封入層が、窒化チタン及び窒化タンタルを含むグループから選択されることを特徴とする請求項１に記載のゲート。
- 前記金属シリサイド層の厚さが２５ｎｍより小さいことを特徴とする請求項１に記載のゲート。
- 前記封入層の厚さが２０ｎｍより小さいことを特徴とする請求項１に記載のゲート。
- 前記ポリシリコン層（５５）の上方部分に第２の金属シリサイド層（５７）をさらに含むことを特徴とする請求項１に記載のゲート。
- 請求項１から請求項６のいずれか一項に記載のゲートを有することを特徴とするＭＯＳトランジスタ。
- 絶縁ゲートの絶縁層（３１）を形成し；
薄いポリシリコン層（５０）を形成し；
前記ポリシリコン層（５０）にＮ型又はＰ型ドーパントを注入し；
前記ポリシリコン（５０）を金属シリサイドに変化させ；
導電性封入材料の層（５３）を形成し；及び
ポリシリコン層（５５）を形成するという連続的な工程を含み、ゲートの厚さ全体が所定のＭＯＳトランジスタ製造技術でのゲートの通常の厚さを有することを特徴とするＭＯＳトランジスタゲートを製造する方法。 - 前記ＭＯＳトランジスタのソース及びドレイン領域を形成し、及び
前記ソース及びドレイン領域をケイ素化するという工程をさらに含むことを特徴とする請求項８に記載の方法。 - 前記金属シリサイドがニッケルシリサイドであることを特徴とする請求項８に記載の方法。
- 前記封入層が、窒化チタン及び窒化タンタルを含むグループから選択されることを特徴とする請求項８に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0452272 | 2004-10-05 | ||
| PCT/FR2005/050812 WO2006037927A1 (fr) | 2004-10-05 | 2005-10-05 | Structure de grille et procede de fabrication |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008516437A true JP2008516437A (ja) | 2008-05-15 |
Family
ID=34950484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007535216A Pending JP2008516437A (ja) | 2004-10-05 | 2005-10-05 | ゲート構造及び該構造を作る方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20110095381A1 (ja) |
| EP (1) | EP1831929A1 (ja) |
| JP (1) | JP2008516437A (ja) |
| CN (1) | CN101061586A (ja) |
| TW (1) | TW200633216A (ja) |
| WO (1) | WO2006037927A1 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63300562A (ja) * | 1987-05-22 | 1988-12-07 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | ゲート構造 |
| JPH10303412A (ja) * | 1997-04-22 | 1998-11-13 | Sony Corp | 半導体装置及びその製造方法 |
| JPH1117182A (ja) * | 1997-06-26 | 1999-01-22 | Sony Corp | 半導体装置およびその製造方法 |
| JPH11135789A (ja) * | 1997-10-31 | 1999-05-21 | Nippon Steel Corp | 半導体装置およびその製造方法 |
| JPH11261071A (ja) * | 1998-03-11 | 1999-09-24 | Sony Corp | ゲート電極およびその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2874626B2 (ja) * | 1996-01-23 | 1999-03-24 | 日本電気株式会社 | 半導体装置の製造方法 |
| TW439308B (en) * | 1998-12-16 | 2001-06-07 | Battelle Memorial Institute | Environmental barrier material for organic light emitting device and method of making |
| US6737710B2 (en) * | 1999-06-30 | 2004-05-18 | Intel Corporation | Transistor structure having silicide source/drain extensions |
| US20010045608A1 (en) * | 1999-12-29 | 2001-11-29 | Hua-Chou Tseng | Transister with a buffer layer and raised source/drain regions |
| US6645798B2 (en) * | 2001-06-22 | 2003-11-11 | Micron Technology, Inc. | Metal gate engineering for surface p-channel devices |
| US20030029715A1 (en) * | 2001-07-25 | 2003-02-13 | Applied Materials, Inc. | An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems |
| JP3607684B2 (ja) * | 2002-03-25 | 2005-01-05 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| JP3646718B2 (ja) * | 2002-10-04 | 2005-05-11 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
-
2005
- 2005-10-04 TW TW094134627A patent/TW200633216A/zh unknown
- 2005-10-05 CN CNA2005800338712A patent/CN101061586A/zh active Pending
- 2005-10-05 JP JP2007535216A patent/JP2008516437A/ja active Pending
- 2005-10-05 WO PCT/FR2005/050812 patent/WO2006037927A1/fr active Application Filing
- 2005-10-05 US US11/664,853 patent/US20110095381A1/en not_active Abandoned
- 2005-10-05 EP EP05810641A patent/EP1831929A1/fr not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63300562A (ja) * | 1987-05-22 | 1988-12-07 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | ゲート構造 |
| JPH10303412A (ja) * | 1997-04-22 | 1998-11-13 | Sony Corp | 半導体装置及びその製造方法 |
| JPH1117182A (ja) * | 1997-06-26 | 1999-01-22 | Sony Corp | 半導体装置およびその製造方法 |
| JPH11135789A (ja) * | 1997-10-31 | 1999-05-21 | Nippon Steel Corp | 半導体装置およびその製造方法 |
| JPH11261071A (ja) * | 1998-03-11 | 1999-09-24 | Sony Corp | ゲート電極およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200633216A (en) | 2006-09-16 |
| CN101061586A (zh) | 2007-10-24 |
| WO2006037927A1 (fr) | 2006-04-13 |
| EP1831929A1 (fr) | 2007-09-12 |
| US20110095381A1 (en) | 2011-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7410854B2 (en) | Method of making FUSI gate and resulting structure | |
| JP4728323B2 (ja) | 調整可能なゲート電極の仕事関数を備えたデュアルメタルのｃｍｏｓトランジスタおよびその製造方法 | |
| US6806534B2 (en) | Damascene method for improved MOS transistor | |
| US7737009B2 (en) | Method of implanting a non-dopant atom into a semiconductor device | |
| US20110042758A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2008522443A (ja) | Ｃｍｏｓデバイスにおいて自己整合デュアル・フルシリサイド・ゲートを形成するための方法 | |
| US20090050972A1 (en) | Strained Semiconductor Device and Method of Making Same | |
| KR101482200B1 (ko) | 트랜지스터에서의 개선된 실리사이드 형성과 결합되는 리세스된 드레인 및 소스 영역 | |
| US9059210B2 (en) | Enhanced stress memorization technique for metal gate transistors | |
| US20100102399A1 (en) | Methods of Forming Field Effect Transistors and Devices Formed Thereby | |
| US10192864B2 (en) | Lateral BiCMOS replacement metal gate | |
| US20150200270A1 (en) | Field effect transistors for high-performance and low-power applications | |
| US20060134874A1 (en) | Manufacture method of MOS semiconductor device having extension and pocket | |
| US20130026565A1 (en) | Low rdson resistance ldmos | |
| KR100568077B1 (ko) | 반도체장치의 제조방법 | |
| JP2007005575A (ja) | 半導体装置およびその製造方法 | |
| JP2002539638A (ja) | Ｍｉｓ電界効果型トランジスタの製造方法 | |
| US10446645B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20080093666A1 (en) | Semiconductor Device and Manufacturing Method Thereof | |
| US20070257303A1 (en) | Transistor and method for forming the same | |
| JP2004288798A (ja) | 半導体装置及びその製造方法 | |
| JP4491858B2 (ja) | 半導体装置の製造方法 | |
| JP2008085205A (ja) | 半導体装置及びその製造方法 | |
| US7172936B2 (en) | Method to selectively strain NMOS devices using a cap poly layer | |
| US20090152648A1 (en) | Semiconductor Device and Method of Fabricating the Same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080925 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100331 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100331 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100709 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120710 |