CN101061586A - 栅极结构及其制造方法 - Google Patents

栅极结构及其制造方法 Download PDF

Info

Publication number
CN101061586A
CN101061586A CNA2005800338712A CN200580033871A CN101061586A CN 101061586 A CN101061586 A CN 101061586A CN A2005800338712 A CNA2005800338712 A CN A2005800338712A CN 200580033871 A CN200580033871 A CN 200580033871A CN 101061586 A CN101061586 A CN 101061586A
Authority
CN
China
Prior art keywords
grid
layer
mos transistor
silicide
metal silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800338712A
Other languages
English (en)
Inventor
玛库斯·穆勒
彼诺伊特·弗洛米尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Koninklijke Philips NV
Original Assignee
STMicroelectronics Crolles 2 SAS
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS, Koninklijke Philips Electronics NV filed Critical STMicroelectronics Crolles 2 SAS
Publication of CN101061586A publication Critical patent/CN101061586A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及MOS晶体管，其栅极依次包括绝缘层(31)、金属硅化物层(50)、导电密封材料层(53)以及多晶硅层(55)。

Description

栅极结构及其制造方法
技术领域
本发明一般涉及以集成电路形式制成的MOS结构的领域及其制造方法。本发明特别涉及MOS晶体管的栅极结构及其制造方法。
背景技术
MOS晶体管一般具有多晶硅栅极。图1是这样的晶体管的简化截面视图。在例如由硅制成的半导体衬底1中，在浅槽隔离区3(STI)(例如氧化硅)之间形成晶体管2。晶体管2包括栅极绝缘体5上形成的多晶硅栅极4，该栅极绝缘体5可以是例如氧化硅或具有强介电常数的材料如氧化铪。然后，例如通过离子注入形成轻掺杂漏极区(LDD)8和9。在栅极5的侧面上形成由绝缘材料例如氧化物或氮化硅制成的隔板10。例如通过离子注入形成源极和漏极区11和12。在源极和漏极区11和12上以及在栅极4的顶上同时形成金属硅化物接触(contact)13、14和16，例如氮化硅。
由此，由绝缘层、通过离子注入而掺杂的多晶硅层以及金属硅化物层的叠层形成栅极结构。
许多作者出于两个主要的原因建议用完全由硅化物制成的栅极来取代顶上有金属硅化物的多晶硅栅极。第一个原因是为了克服多晶硅耗尽现象。实际上，栅极4的电子相对于栅极氧化物5被推回。由此在上述氧化物5上产生具有较少载流子的耗尽区。例如，这一区域可以为0.4nm厚。由此，产生与栅极氧化物5的电容串联的寄生电容，组件的电容变低。由于晶体管的工作电流与该电容成比例，所以工作电流也变低。第二个原因是为了降低栅极电阻。
图2是示出形成完全成为硅化物(fully silicided)的栅极的可能性的简化截面视图。其从例如图1的结构开始，不是对栅极4执行仅部分硅化物形成(silicidation)，而是延长处理时间使得栅极20完全成为硅化物。传统技术中的这种方法的缺点在于，如果执行硅化物形成使得其延伸经过多晶硅栅极20的整个厚度，则在源极和漏极区的平面(level)21和22处将呈现相同的硅化物形成厚度。这带来了许多问题。实际上，硅化物形成深度必须小于源极和漏极区11和12(见图1)的深度，以确保MOS晶体管正确的操作。这在实践中在期望保持非常小尺寸的MOS晶体管的情况下是不可能的，而非常小尺寸的MOS晶体管是集成电路制造过程中不变的目标。
为了解决这个问题，提出了各种方法，其中，在作者为Anil等人、在2004 Symposium on VLSI Technology中出版的、题为“Demonstration of Fully Ni-Silicided Metal Gates on HfO2 basedhigh-k gate dielectrics as a candidate for low power applications”的文章中提出了这样的方法。图3A至3G示出了这种方法。
在图3A示出的步骤中，在衬底1上形成隔离区3之后，依次形成氧化硅绝缘层31、多晶硅层32和硬氧化硅掩模层33。
在图3B示出的步骤中，在执行光刻之后，依次蚀刻上述三层31、32和33。由此获得由栅极氧化物36、被隔离(insulated)的栅极37、硬掩模38的叠层形成的栅极图案34。
在图3C示出的步骤中，通过使用栅极图案34作为掩模执行LDD区8和9的注入，其后，在通过使用栅极图案作为掩模对源极和漏极区11和12进行掺杂之前形成隔板10。
在图3D示出的步骤中，执行源极和漏极区11和12的金属硅化物形成，以获得接触区13和14。
在图3E示出的步骤中，在沉积厚氧化物层40之前去除硬掩模38。
在图3F示出的步骤中，通过化学/机械抛光CMP使层40平面化。蚀刻层40直到暴露出栅极37。接着沉积镍层41，然后执行足够长时间的退火以使多晶硅37完全成为硅化物。
图3G是所得MOS晶体管的简化截面视图，其具有完全成为硅化物的栅极20。于是，由绝缘层和金属硅化物层的叠层形成栅极结构。然而，这种制造过程由于其需要大量的步骤而难以实现，并且由于存在CMP平面化步骤，所以对上部栅极表面的均匀性要求很高(critical)。
发明内容
本发明的目的是获得一种具有完全成为硅化物的栅极的MOS晶体管的新结构。
本发明的另一个目的是提供一种容易实施的制造具有完全成为硅化物的栅极的MOS晶体管的方法。
本发明的另一个目的是提供一种与标准CMOS方法兼容的这样一种制造方法。
为了实现这些目的，本发明提供了一种MOS晶体管栅极，依次包括：绝缘层、金属硅化物层、导电密封材料层以及多晶硅层。
根据本发明的实施例，金属硅化物层是硅化镍层。
根据本发明的实施例，密封层是从氮化钛和氮化钽中选择的。
根据本发明的实施例，金属硅化物层的厚度小于25nm。
根据本发明的实施例，密封层的厚度小于20nm。
根据本发明的实施例，该栅极还包括位于多晶硅层上部的第二金属硅化物层。
本发明还提供了一种用于制造MOS晶体管栅极的方法，该方法依次包括以下步骤：形成绝缘栅极绝缘体层；形成薄多晶硅层；在多晶硅层中注入N型或P型掺杂剂；将多晶硅变为金属硅化物；形成导电密封材料层；以及形成多晶硅层，使得总栅极厚度为给定MOS晶体管制造技术中的栅极的通常厚度。
附图说明
在下面参考附图对特定实施例的非限制性描述中将详细讨论本发明的前述和其它目的、特征和优点，其中：
先前描述的图1是包括多晶硅栅极的传统晶体管的简化截面视图；
先前描述的图2是包括金属硅化物栅极的传统晶体管的简化截面视图；
先前描述的图3A至3G图解了提供完全成为硅化物的栅极的传统制造方法；以及
图4A至4D图解了用于制造根据本发明的MOS晶体管栅极的方法。
具体实施方式
为了清楚起见，在不同的附图中对相同的元件指定了相同的附图标记，并且如在集成电路的表示中所常见的，各个附图都不是按比例绘制的。
下面将在用于获得期望的结构的指定方法的上下文中参考图4A至4D描述本发明，应当理解，该方法只是个示例，并且本领域技术人员可以设计出能够实现本发明的其它方法和根据本发明的替换结构。
如图4A所示，从固体硅衬底1或从任何其它传统集成电路衬底开始。在衬底1中限定由隔离区3定界的有源区。在这个结构中，形成计划用作栅极氧化物的薄绝缘层31。然后，沉积薄多晶硅层50。传统上，计划用作栅极氧化物层的层31的厚度大约为几纳米。多晶硅层46的厚度例如为大约10到30nm。用掩模51覆盖该结构，该掩模51包括在随后期望形成栅极的位置上延伸的开口。执行由箭头52表示的N或P掺杂剂的注入。这一注入的目的将在后面讨论。
图4B所示的中间结构是通过去除掩模51并由许多已知手段(例如通过沉积金属层并退火)使薄多晶硅层50成为硅化物的一连串步骤产生的。该金属是例如具有将传统硅掺杂掺杂剂如As、B和P排斥到界面的属性的镍或钴。然后沉积与多晶硅不发生反应的导电密封(encapsulation)材料例如TiN或TaN的层53，直到厚度足以确保期望的密封功能。此后，沉积多晶硅层55。多晶硅层55的厚度选择为使得层50、53、55的总厚度对应于传统MOS晶体管制造技术(如参考图1所描述的技术)中当前使用的栅极厚度。于是，在先前描述的初始步骤之后，可以在不修改这样的晶体管的通常的制造技术(如参考图1所描述的技术)的情况下执行MOS晶体管的制造。
在图4C示出的步骤，蚀刻栅极叠层31、50、53、55，以形成具有期望的通常结构的栅极。此后，注入LDD区8和9，在栅极附近形成侧面隔板10，并且注入源极和漏极区11和12。附带提一下，需要注意，在源极和漏极区11和12的注入过程中，栅极的上部多晶硅部分55也被注入，由此使其强导电。
如图4D所示，执行传统硅化物形成步骤，以使源极和漏极区11和12的上部成为硅化物，并获得成为硅化物的区域13和14。同时在栅极叠层的上部获得成为硅化物的区域57。
应当注意提供还用作扩散阻挡物的导电密封层53的优点。实际上，在与源极和漏极区11和12以及成为硅化物的区域13、14的形成相连的退火步骤中，使器件达到大约1000℃的温度。然而，硅化镍(NiSi)只在直到大约750℃下保持稳定。超过这个温度，其将趋向于变成NiSi2，然后融化。于是，掺杂剂将有通过驱入(drive-in)而扩散的危险，或者下面的成为硅化物的部分的功函数可能修改晶体管操作。密封层克服了这一缺点。
需要提醒的是，在图4A示出的步骤，在多晶硅层50的硅化物形成之前已经在多晶硅层50中执行了掺杂剂的离子注入。所选择的掺杂剂不溶或微溶于硅化物。这个步骤的结果是，在硅化物层50和栅极氧化物31之间的界面上，保留了如所期望的那样修改栅极功函数的N型或P型掺杂剂，以获得N沟道或P沟道晶体管的最佳操作。
应当注意，假定保留了未成为硅化物的多晶硅区域55，则根据本发明的栅极没有完全成为硅化物。事实上，这对根据本发明的晶体管栅极中没有影响(incidence)，因为要紧的是紧邻栅极绝缘体31呈现具有金属特性的层。
作为尺寸的例子，应当注意，本发明适用于MOS晶体管的任何传统形成过程。一般而言，每种具体的MOS晶体管制造技术特别以最小栅极长度和这个栅极的厚度为特征，以获得具有令人满意的尺寸的隔板和相对于为形成源极和漏极区而执行的注入对位于栅极之下的区域的充分保护。在栅极宽度为大约0.3μm的技术的情况下，可以选择下述尺寸：
栅极氧化物层31的厚度：1到5nm，
硅化物层50的厚度：10到30nm，
镍密封层53的厚度：10nm，
多晶硅层55的厚度：60到120nm。

Claims (11)

1.一种MOS晶体管栅极，依次包括：绝缘层(31)、金属硅化物层(50)、导电密封材料层(53)以及多晶硅层(55)。
2.根据权利要求1的栅极，其中所述金属硅化物层是硅化镍层。
3.根据权利要求1的栅极，其中所述密封层是从氮化钛和氮化钽中选择的。
4.根据权利要求1的栅极，其中所述金属硅化物层的厚度小于25nm。
5.根据权利要求1的栅极，其中所述密封层的厚度小于20nm。
6.根据权利要求1的栅极，还包括位于多晶硅层(55)上部的第二金属硅化物层(57)。
7.一种具有根据权利要求1至6中任何一项所述的栅极的MOS晶体管。
8.一种用于制造MOS晶体管栅极的方法，该方法依次包括以下步骤：
形成绝缘栅极绝缘体层(31)；
形成薄多晶硅层(50)；
在多晶硅层(50)中注入N型或P型掺杂剂；
将多晶硅(50)变为金属硅化物；
形成导电密封材料层(53)；以及
形成多晶硅层(55)，使得总栅极厚度为给定MOS晶体管制造技术中的栅极的通常厚度。
9.根据权利要求8的方法，还包括以下步骤：
形成该MOS晶体管的源极和漏极区；以及
使所述源极和漏极区成为硅化物。
10.根据权利要求8的方法，其中所述金属硅化物是硅化镍。
11.根据权利要求8的方法，其中所述密封层是从氮化钛和氮化钽中选择的。
CNA2005800338712A 2004-10-05 2005-10-05 栅极结构及其制造方法 Pending CN101061586A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0452272 2004-10-05
FR0452272 2004-10-05

Publications (1)

Publication Number Publication Date
CN101061586A true CN101061586A (zh) 2007-10-24

Family

ID=34950484

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800338712A Pending CN101061586A (zh) 2004-10-05 2005-10-05 栅极结构及其制造方法

Country Status (6)

Country Link
US (1) US20110095381A1 (zh)
EP (1) EP1831929A1 (zh)
JP (1) JP2008516437A (zh)
CN (1) CN101061586A (zh)
TW (1) TW200633216A (zh)
WO (1) WO2006037927A1 (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4974056A (en) * 1987-05-22 1990-11-27 International Business Machines Corporation Stacked metal silicide gate structure with barrier
JP2874626B2 (ja) * 1996-01-23 1999-03-24 日本電気株式会社 半導体装置の製造方法
JPH10303412A (ja) * 1997-04-22 1998-11-13 Sony Corp 半導体装置及びその製造方法
JPH1117182A (ja) * 1997-06-26 1999-01-22 Sony Corp 半導体装置およびその製造方法
JPH11135789A (ja) * 1997-10-31 1999-05-21 Nippon Steel Corp 半導体装置およびその製造方法
JPH11261071A (ja) * 1998-03-11 1999-09-24 Sony Corp ゲート電極およびその製造方法
EP1524708A3 (en) * 1998-12-16 2006-07-26 Battelle Memorial Institute Environmental barrier material and methods of making.
US6737710B2 (en) * 1999-06-30 2004-05-18 Intel Corporation Transistor structure having silicide source/drain extensions
US20010045608A1 (en) * 1999-12-29 2001-11-29 Hua-Chou Tseng Transister with a buffer layer and raised source/drain regions
US6645798B2 (en) * 2001-06-22 2003-11-11 Micron Technology, Inc. Metal gate engineering for surface p-channel devices
US20030029715A1 (en) * 2001-07-25 2003-02-13 Applied Materials, Inc. An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems
JP3607684B2 (ja) * 2002-03-25 2005-01-05 エルピーダメモリ株式会社 半導体装置の製造方法
JP3646718B2 (ja) * 2002-10-04 2005-05-11 セイコーエプソン株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
EP1831929A1 (fr) 2007-09-12
TW200633216A (en) 2006-09-16
JP2008516437A (ja) 2008-05-15
WO2006037927A1 (fr) 2006-04-13
US20110095381A1 (en) 2011-04-28

Similar Documents

Publication Publication Date Title
US6921691B1 (en) Transistor with dopant-bearing metal in source and drain
US9368573B2 (en) Methods for manufacturing a semiconductor device
US9601616B2 (en) Power MOSFETs and methods for forming the same
US8836038B2 (en) CMOS dual metal gate semiconductor device
TWI446457B (zh) 橫向擴散金氧半電晶體及其製造方法
US20080076216A1 (en) Method to fabricate high-k/metal gate transistors using a double capping layer process
US8541280B2 (en) Semiconductor structure and method for manufacturing the same
CN101675513B (zh) 高k栅极介电质互补金属氧化物半导体结构的阈值调整
US9899270B2 (en) Methods for manufacturing semiconductor devices
CN103311247A (zh) 半导体器件及其制造方法
US20080272438A1 (en) CMOS Circuits with High-K Gate Dielectric
US20100102399A1 (en) Methods of Forming Field Effect Transistors and Devices Formed Thereby
CN1627502A (zh) 制造具有硅化电极的半导体器件的方法
CN104517902A (zh) 简化的先栅极hkmg制造流程
TW201724219A (zh) 積體電路
US7911028B2 (en) Semiconductor device and method of manufacturing the same
US6596598B1 (en) T-shaped gate device and method for making
US9129856B2 (en) Method for efficiently fabricating memory cells with logic FETs and related structure
US20060163624A1 (en) Semiconductor device, and manufacturing method thereof
US7074657B2 (en) Low-power multiple-channel fully depleted quantum well CMOSFETs
US9780180B2 (en) Semiconductor device with partially unsilicided source/drain
US8829587B2 (en) Flash memory device and manufacturing method of the same
CN109671673B (zh) 半导体结构及其形成方法
US9343470B2 (en) Integration of semiconductor memory cells and logic cells
CN103094217B (zh) 晶体管制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20071024