JP4728323B2 - 調整可能なゲート電極の仕事関数を備えたデュアルメタルのｃｍｏｓトランジスタおよびその製造方法 - Google Patents

調整可能なゲート電極の仕事関数を備えたデュアルメタルのｃｍｏｓトランジスタおよびその製造方法 Download PDF

Info

Publication number
JP4728323B2
JP4728323B2 JP2007510795A JP2007510795A JP4728323B2 JP 4728323 B2 JP4728323 B2 JP 4728323B2 JP 2007510795 A JP2007510795 A JP 2007510795A JP 2007510795 A JP2007510795 A JP 2007510795A JP 4728323 B2 JP4728323 B2 JP 4728323B2
Authority
JP
Japan
Prior art keywords
silicon
metal
region
silicide
work function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007510795A
Other languages
English (en)
Other versions
JP2007535171A5 (ja
JP2007535171A (ja
Inventor
パン ジェイムズ
リン ミン−レン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2007535171A publication Critical patent/JP2007535171A/ja
Publication of JP2007535171A5 publication Critical patent/JP2007535171A5/ja
Application granted granted Critical
Publication of JP4728323B2 publication Critical patent/JP4728323B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は半導体の製造分野に関し、より詳細には、ＮＭＯＳとＰＭＯＳデバイスに異なるゲート電極を組み込むという製造プロセスに関する。
半導体産業では、通常、しきい値電圧が一致したＮＭＯＳ（Ｎ型の金属酸化物半導体）およびＰＭＯＳ（Ｐ型の金属酸化物半導体）を製造することが望ましい。従来の半導体プロセスでは、ＮＭＯＳとＰＭＯＳのしきい値電圧は、チャネル注入とポリシリコンゲートの選択的ドーピングとを組み合わせることにより調整される。通常、ＰＭＯＳデバイスに対するしきい値電圧の調整は有効であるが、ＮＭＯＳデバイスに対するしきい値電圧の調整はそれほど有効ではない。このような問題点を解決するために、デュアルメタルゲートのＣＭＯＳ（相補型ＭＯＳ）トランジスタが提供されており、このトランジスタは、各々の仕事関数に基づいて選択されるゲートを形成する金属を備えている。
従来のメタルゲートトランジスタは通常、ゲートを形成するために、金属の、あるいはポリシリコンで覆われた金属をドライエッチングすることで製造される。金属のドライエッチングを、ゲート酸化物などの極薄のゲート誘電体上に確実に正確に停止させることは難しいことから、金属のドライエッチングは非常に困難である。ドライエッチングをゲート酸化物上で停止させることができないと、ソース／ドレイン領域のシリコンが損失し、その結果、リーク電流が増加する。
金属ゲートトランジスタを形成する際におけるこのような問題は、デュアルメタルゲートＣＭＯＳ配列を実施しようとすると悪化する。上述したように、仕事関数としきい値とを調整するために、そのようなデュアルメタルゲートのＣＭＯＳの配列が望ましい。しかし、デュアルメタルゲートのＣＭＯＳトランジスタの形成に対して、従来のメタルゲートトランジスタの形成法を容易に応用することはできない。
ポリシリコンデプリーション効果で損失される駆動電流を抑えるために、フルシリサイドゲートを提供することが望ましいことが知られている。しかし、フルシリサイドゲート電極を提供して駆動電流を抑える際に、各導電型デバイスのうちの１つの仕事関数が望ましくない変化をすることになる。例えば、ＮＭＯＳデバイスとＰＭＯＳデバイスのポリシリコンゲート電極が完全にシリサイド化すると、ポリシリコンデプリーション効果で損失される駆動電流が抑えられることになる。しかし、ＮＭＯＳデバイスのゲート電極は望ましい仕事関数になるが、ＰＭＯＳデバイスのゲート電極は望ましくない仕事関数となってしまう。このことが、半導体の配列において、ＮＭＯＳとＰＭＯＳデバイス双方のゲート電極を完全にシリサイド化するという有益性を制限する。
さらに、フルシリサイドゲートに関して他の問題点がある。そのような問題点としては、シリサイド化の不均一性、および、ゲート酸化物誘電体層を信頼できないものにするという可能性が挙げられる。例えば、過度のシリサイド化を行うと、デバイス全体の信頼性を損ねるほどにゲート酸化物誘電体に応力を加えられることになる。
フルシリサイドゲート電極を使用せずに、また、それらに伴う問題なしに、ゲート電極の仕事関数が調整可能なデュアルメタルのＣＭＯＳ配列が求められている。
上記の必要性およびそのほかの必要性は、基板、複数のＮＭＯＳデバイスおよび複数のＰＭＯＳデバイスを含むデュアルメタルのＣＭＯＳ配列を提供する本発明の実施形態によって解決される。複数のＮＭＯＳデバイスはゲート電極を備えており、各ＮＭＯＳゲート電極は基板上に第１シリサイド領域を含み、その第１シリサイド領域上に第１金属領域を含む。ＮＭＯＳゲート電極の第１シリサイド領域は、シリコンの伝導帯の＋／−０．２ｅＶ内の仕事関数を有する第１シリサイドからなる。複数のＰＭＯＳデバイスはゲート電極を備えており、各ＰＭＯＳゲート電極は基板上に第２シリサイド領域を含み、その第２シリサイド領域上に第２金属領域を含む。ＰＭＯＳゲート電極の第２シリサイド領域は、シリコンの価電子帯の＋／−０．２Ｖ内の仕事関数を有する第２シリサイドからなる。
その他の上述した必要性もまた、ＮＭＯＳデバイス領域とＰＭＯＳデバイス領域にゲート電極を形成するために、ゲート誘電体上にシリコン領域を形成するステップを含む、デュアルメタルのＣＭＯＳ配列を形成する方法を提供する本発明の別の形態によって解決される。シリコン領域は、ＮＭＯＳデバイス領域の第１シリサイド領域、および、ＰＭＯＳデバイス領域の第２シリサイド領域に変えられる。第１シリサイド領域は、シリコンの伝導帯の＋／−０．２Ｖ内の仕事関数を有する第１シリサイドからなり、第２シリサイド領域は、シリコンの価電子帯の＋／−０．２Ｖ内の仕事関数を有する第２シリサイドからなる。
前述した、および、その他の本発明の特徴、形態、利点は、添付の図面と併せて以下の本発明の詳細な説明からさらに明らかになるであろう。
本発明は、デュアルメタルのＣＭＯＳトランジスタの形成に関する課題、具体的には、シリサイド化の不均一性とゲート酸化物の信頼性に関する問題を含む、フルシリサイドゲート電極に関連づけられる課題に取り組み、解決する。本発明のある形態では、デュアルメタルのＣＭＯＳ配列には、ゲート電極を有する複数のＮＭＯＳデバイスとＰＭＯＳデバイスが与えられる。各ＮＭＯＳゲート電極は、基板上に第１シリサイド領域を含み、その第１シリサイド領域上に第１金属領域を含む。ＮＭＯＳゲート電極の第１シリサイド領域は、シリコンの伝導帯の＋／−０．２Ｖ内の仕事関数を有する第１シリサイドからなる。各ＰＭＯＳゲート電極は、基板上に第２シリサイド領域を含み、その第２シリサイド領域上に第２金属領域を含む。ＰＭＯＳゲート電極の第２シリサイド領域は、シリコンの価電子帯の＋／−０．２Ｖ内の仕事関数を有する第２シリサイドからなる。従って、各ゲート電極は、一部分だけがシリサイド化されており、そのシリサイド領域にはそれぞれ、ＮＭＯＳとＰＭＯＳ型デバイスとが互換性があるように調整可能なシリサイドが与えられる。ある特定の実施形態では、仕事関数は２つの異なる種類の金属を用いることで調整される。例えば、シリサイド領域は、仕事関数の異なる２つの異なる金属シリサイドで形成される。別の実施形態では、ある一定のシリサイド相(silicide phases)を実現するよう、シリサイドの厚さが正確に調整され、その結果、各々のＮＭＯＳおよびＰＭＯＳ型デバイスのシリサイドの仕事関数に影響を及ぼす。
図１は、本発明の実施形態による半導体製造プロセスの１つの段階における半導体ウェーハの一部の断面図を示す。図１に、部分的に完成した半導体デバイスを例示する。このデバイスには、例えば、シリコンで形成された基板１０を含む。基板１０には、Ｐ−ドープ領域１２およびＮ−ドープ領域１４を含む。基板１０は、例えば、約１×１０１６から約１×１０２１ｉｏｎ／ｃｍ２の投与量で、Ｎ型あるいはＰ型ドーパントでドープされる。
Ｐ−ドープ領域１２とＮ−ドープ領域１４の間をデバイスレベルで離間するのは、シャロートレンチアイソレーション(STI:Shallow Trench Isolation)構造１６である。シャロートレンチアイソレーション領域１６を生成するために、従来のＳＴＩ形成法を用いることができる。
基板１０上にはゲート誘電体層１８が形成される。このゲート誘電体層１８は、例えば、ゲート酸化物からなり得る。本発明のある実施形態では、ゲート誘電体層１８は極薄であり、例えば、厚さは約５から約３０Åの値をとり得る。そのような薄いゲート誘電体層は、金属ドライエッチングプロセス中にダメージを受けやすいので、シリサイドプロセスはいくらかの利点を有する。しかし、フルシリサイドゲート形成プロセスは、ゲート酸化物に過度の応力を与えるおそれがある。
ゲート誘電体層１８上には第１シリコン層２０が形成される。この第１シリコン層２０は、従来の方法で堆積されてよい。本発明のある好ましい実施形態では、この第１シリコン層は相対的に薄く、例えば、厚さは１０から５００Åの間の値をとる。ある特定の好ましい実施形態では、第１シリコン層の厚さは５０から約２００Åの間の値をとる。その他のある特定の好ましい実施形態では、第１シリコン層の厚さは約５０Å以下の値をとる。ゲートシリサイドの厚さが相対的に薄いことにより、シリサイド化の不均一性とゲート酸化物の信頼性とを含む、フルシリサイドゲート電極によって生じる問題に関連する問題が解決される。
図２は、第１シリコン層２０上にエッチストップ層２２を形成した後の図１の構造を示している。このエッチストップ層２２は、例えば、酸化物層であってよい。このエッチストップ層２２を非常に薄く、例えば、約１０Åに形成することが望ましい。そのような薄い酸化物の層、あるいは、その他のエッチストップ材料の層を形成するために、いずれの適切な方法を用いることができる。例えば、６００から１０００℃の温度で酸化プロセスを用いてエッチストップ層２２を形成することができる。
エッチストップ層２２を形成した後、従来の方法によって、このエッチストップ層２２上に第２のシリコン層２４が形成される。この第２のシリコン層２４は、例えば、厚さが約７００から約２０００Åの間の値としてもよく、ある実施形態では、厚さは約１０００Åの値をとる。
図４は、第２シリコン層２４上にハードマスク層が堆積され、その後、エッチングステップを行いシリコンスタック２６を形成した後の図３の構造を示す。シリコンスタック２６の各々は、シリコンスタック２６の上部２８の上に形成されたハードマスク３０を有する。エッチングにより、シリコンスタック２６の各々にシリコン領域３２が形成される。ハードマスク３０は、窒化シリコン、酸化シリコンなどのいずれの適切な材料であってよい。ゲート誘電体層１８に至るまでエッチングを行うために、反応性イオンエッチングなどの従来の異方性エッチング技術が用いられる。
シリコンスタック２６を形成した後、ソース／ドレイン拡張注入(extension implantation)プロセスを行い、ソース／ドレイン拡張部３４を生成する。従来のマスキングおよびドーピング技術を実施して、適切なドーパント投与量でＮＭＯＳデバイスおよびＰＭＯＳデバイスを別々に適切にドーピングする。ソース／ドレイン拡張部３４を生成した後、スペーサ材料の堆積およびエッチングといった従来の技術により、シリコンスタック２６のサイドウォールにサイドウォールスペーサ３６が生成される。サイドウォールスペーサ３６を形成した後、適切なマスキングおよび注入技術を用いて、ＮＭＯＳデバイスとＰＭＯＳデバイスにそれぞれソース／ドレイン領域３８を生成する。
図６において、誘電体層４０が既に堆積され、平坦化されている。この誘電体層４０は、ｌｏｗ−ｋ誘電体、酸化物などの、従来のいずれの適切な誘電体であってよい。誘電体層４０は、化学蒸着(CVD:Chemical Vapor Deposition)などのいずれの適切な方法によって堆積されてよい。ある実施形態では、平坦化は、例えば、化学機械研磨である。
次に、図７に示すように、リソグラフィステップおよびマスキングステップが行われ、フォトレジスト４２はＰＭＯＳデバイス４６を覆い、ＮＭＯＳデバイス４４をさらす。リソグラフィステップ後、酸化物に対して非常に選択性を有するポリシリコンエッチングプロセスが行われる。反応性イオンエッチングなどの異方性エッチングが用いられ得る。適切なエッチング液としては、例えば、塩素およびＨＢｒＯ２あるいはＳＦ６などが挙げられる。図８において明らかなように、シリコンスタック２６の上部２８がこのエッチングプロセスにより除去される。エッチングはエッチストップ層２２上で確実に停止する。これにより、シリコン領域３２が保護される。
図９において明らかなように、シリサイドスタック２６の上部２８のエッチングによって残されたスペースを確実に完全に充填する厚さにまで、第１金属４８が堆積される。しかし、第１金属４８を堆積する前に、エッチストップ層２２は除去される。例えば、エッチストップ層２２が酸化物の場合、緩衝酸化物エッチング(buffered oxide etch)を行い、エッチストップ層２２を除去する。このエッチングは、例えば、短時間のウェットエッチングであり、周囲のサイドウォールスペーサ３６にダメージを与えずに、非常に薄いエッチストップ層２２を除去する。従って、本発明のある実施形態では、第１金属４８は、少なくとも１０００Åの厚さにまで堆積され、シリコンスタック２６の上部２８によってすでにふさがれているスペースを確実に完全に充填する。
好ましい実施形態では、この第１金属は、シリコンと反応する場合に、シリコンの伝導帯に近い仕事関数を有するシリコンを形成する金属あるいは金属合金である。ＮＭＯＳデバイス４４の１つの適切な金属はタンタルである。しかし、本発明はタンタルに制限されることはないが、シリサイドがシリコンの伝導帯に近いその他の金属を含み得る。
図１０は、メタルＣＭＰプロセスによって実施された、余分な第１金属４８を除去した後の図９の構造を示す。第１金属４８は、誘電体層４０に達するまで除去される。
メタルＣＭＰプロセス後、高速熱アニールなどのアニーリングプロセスが用いられて、ＮＭＯＳデバイス４４の各々に第１シリサイド領域５０が形成される。第１金属４８として使用される金属あるいは金属合金の種類に応じて、適切な温度範囲が用いられる。そのような処理条件は当業者にとっては周知である。
ＰＭＯＳデバイスにおいて第２シリサイド領域を生成するために、図１２から図１６において同様の処理が行われる。従って、図１２は、ＮＭＯＳデバイス４４が覆われ、ＰＭＯＳデバイス４６がさらされるリソグラフィステップを描いている。図１３に示すように、エッチングプロセスにより、ＰＭＯＳデバイス４６の各々のシリコンスタック２６の上部２８が除去される。
図１４において明らかなように、誘電体層４０上とシリコンスタック２６の上部２８によってすでにふさがれたスペース内に第２金属５２が堆積される。しかし、第２金属５２は、シリコンの価電子帯に近い仕事関数を有するシリサイドを形成する金属あるいは金属合金よりなる。換言すれば、シリサイドの仕事関数は、シリコンの価電子帯の仕事関数の＋／−０．２ｅＶ内である。具体的な材料としては、例えば、ルテニウム、レニウム、コバルトなどが挙げられ得る。本発明の範囲から逸脱することなく、第２金属５２としてその他の種類の材料を用いることもできる。しかし、所望のデュアルＣＭＯＳ配列の仕事関数を実現するために、そのような材料は、シリコンの価電子帯に近い仕事関数を有するシリコンから形成する必要がある。
図１６において、ＰＭＯＳデバイス４６に第２シリサイド領域５４を形成するために、適切なアニール処理が行われる。アニール処理を行うための適切な温度範囲は、この第２金属５２を形成している金属に応じて選択される。
図１６において明らかなように、ＮＭＯＳデバイスは、シリコンの伝導帯の＋／−０．２Ｖ内の仕事関数を有する第１シリサイドからなる第１シリサイド領域５０を含む。このＣＭＯＳ配列はまた、シリコンの価電帯の＋／−０．２Ｖ内の仕事関数を有する第２シリサイドからなる第２シリサイド領域を備えたＰＭＯＳデバイスを有する。従って、メタルシリサイドを形成するために、異なる種類の金属あるいは金属合金を用いることによって、ＮＭＯＳおよびＰＭＯＳデバイス４４、４６のゲート電極の仕事関数を調整することができる。これにより、ある例では、ゲートシリサイドの厚さを５０Åにまで薄くすることができ、また、ある例では５０Åから１００Åの間にすることができるため、シリサイド化における不均一性、および、ゲート酸化物の信頼性などのフルシリサイドゲートに関連する数多くの問題を解決する。
図１７および図１８は本発明の他の実施形態におけるあるステップを描いている。これらの実施形態では、エッチストップ層２２は用いられない。その代わりに、制御されたウェットエッチングあるいはドライエッチングによってシリコンスタック２６が埋め込まれ、シリサイド化の前にシリコンスタック２６のポリシリコンの厚さが実質的に薄くされる。図１７において、ＰＭＯＳデバイス４６はマスキングされ、ＮＭＯＳデバイスのシリコンスタック２６はエッチングされる。ＰＭＯＳデバイス４６においてシリコンスタック２６をエッチングするために、同様の処理が行われる。しかし、本発明のある実施形態では、シリコンスタック２６に残留しているシリコンの厚さが注意深く制御されて、所望の厚さにされる。ポリシリコンが薄いために、形成されるシリサイド領域の相に影響を与え、異なる導電性が示される。このような方法で、各デバイスの仕事関数を調整することができる。そのような実施形態では、同じ金属、あるいは異なる金属を用いて、第１および第２シリサイド領域５０、５４をそれぞれ形成することができる。これは、シリコン領域の厚さによって、最終的に形成されるシリサイドの相が制御されるからである。例えば、特定の種類のデバイスには、ＣｏＳｉなどの高抵抗相シリサイドを有するゲート電極を与えてもよく、その他の種類のデバイスには、ＣｏＳｉ２などの低抵抗相シリサイドを有するゲート電極を与えてもよい。当業者であれば、所望のシリサイド相を有し、よって、所望の仕事関数を有するように、第１および第２シリサイド領域５０、５４を形成するよう、シリコン領域の厚さと第１および第２金属に用いられる金属との関数として、時間や温度などのアニーリングパラメータを設定するであろう。
本発明は、詳細に記載されると共に図示されたが、これらは単なる実例および例であり、制限的なものではなく、本発明の範囲は、添付された請求項の用語よってのみ制限されるものとして、明白に理解される。
本発明によるデュアルメタルのＣＭＯＳトランジスタを製造する１つの段階における半導体ウェーハの概略的断面図。 本発明のある実施形態による第１シリコン層上にエッチストップ層を形成した後の図１の構造を示す説明図。 本発明の実施形態による第２シリコン層を堆積した後の図２の構造を示す説明図。 本発明の実施形態によるシリコンスタックを形成するために、ハードマスクを形成し、リソグラフィ、異方性エッチングを行った後の図３の構造を示す説明図。 本発明の実施形態によるソース／ドレイン拡張部、サイドウォールスペーサ、および、ソース／ドレイン領域を形成した後の図４の構造を示す説明図。 本発明の実施形態により、ハードマスクの除去において誘電体層を堆積し、その誘電体層を平坦化した後の図５の構造を示した説明図。 本発明の実施形態によるＰＭＯＳデバイスをマスキングするためのリソグラフィステップの後の図６の構造を示す説明図。 本発明の実施形態によるＮＭＯＳデバイスのシリコンスタックの上部をエッチングした後の図７の構造を示した説明図。 本発明の実施形態によりエッチストップ層を除去し、第１金属を堆積した後の図８の構造を示す説明図。 本発明の実施形態による平坦化プロセス後の図９の構造を示した説明図。 本発明の実施形態によるＮＭＯＳデバイスに第１シリサイド領域を形成するためのアニーリングステップの後の図１０の構造を示す説明図。 本発明の実施形態によるＮＭＯＳデバイスをマスキングするためのリソグラフィステップ後の図１１の構造を示した説明図。 本発明の実施形態により、ＰＭＯＳデバイスのシリコンスタックの上部を除去するためのエッチングステップを実行した後の図１２の構造を示す説明図。 本発明の実施形態により、ＰＭＯＳデバイスのエッチストップ層を除去し、第２金属を堆積した後の図１３の構造を示す説明図。 本発明の実施形態による平坦化プロセス後の図１４の構造を示す説明図。 本発明の実施形態により第２シリサイド領域を形成するためのアニーリングステップの後の図１５の構造を示す説明図。 製造の１つの段階における本発明の別の形態を示す説明図。 本発明の別の実施形態による第１および第２シリサイド領域を形成した後の図１７の別の実施形態を示す説明図。

Claims (10)

  1. ＮＭＯＳデバイス領域とＰＭＯＳデバイス領域とにゲート電極を形成するために、ゲート誘電体層上にシリコン領域を形成するステップ、
    第１金属あるいは金属合金を前記ＮＭＯＳデバイス領域の前記シリコン領域に堆積し、第２金属あるいは金属合金を前記ＰＭＯＳデバイス領域の前記シリコン領域に堆積するステップ、
    前記第１金属あるいは金属合金を前記ＮＭＯＳデバイス領域の前記シリコン領域と反応させ、第１シリサイド領域上に第１金属あるいは金属合金領域が積層された第１ゲート電極構造を形成し、前記第２金属あるいは金属合金を前記ＰＭＯＳデバイス領域の前記シリコン領域と反応させ、第２シリサイド領域上に第２金属あるいは金属合金領域が積層された第２ゲート電極構造を形成するようにアニールするステップ、を含み、
    前記第１シリサイド領域の仕事関数は、シリコンの伝導帯の＋／−０．２Ｖ内であり、前記第２シリコン領域の仕事関数は、シリコンの価電子帯の＋／−０．２Ｖ内である、デュアルメタルCMOS配列を形成する方法。
  2. 前記シリコン領域を形成する前記ステップは、
    ゲート誘電体層上にシリコンを堆積するステップ、
    シリコンスタックを形成するために前記シリコンをエッチングするステップ、および、
    前記シリコンスタックの上部だけを除去し、それにより前記シリコン領域を形成するために前記シリコンスタックを部分的にエッチングするステップを含む、請求項１に記載の方法。
  3. 前記部分的にエッチングするステップは、エッチングステップ内のシリコンスタックの時間制御されたエッチングである、請求項２に記載の方法。
  4. 前記シリコンを堆積するステップは、前記ゲート誘電体層上に第１シリコン層を堆積するステップ、前記第１シリコン層上にエッチストップ層を形成するステップ、および、前記エッチストップ層上に第２シリコン層を形成するステップを含む、請求項２に記載の方法。
  5. 前記部分的にエッチングするステップは、前記第２シリコン層をエッチングし、前記エッチストップ層上でエッチングを停止させるステップ、および、前記エッチストップ層を除去するステップを含む、請求項４に記載の方法。
  6. 前記第１および第２シリサイド領域の相を制御することによって、前記第１および第２シリサイド領域の仕事関数を制御するステップをさらに含む、請求項１に記載の方法。
  7. 前記第１および第２シリサイド領域の相を制御するステップは、前記シリコン領域の厚みを制御するステップを含む、請求項６に記載の方法。
  8. 前記第１金属あるいは金属合金はタンタルである、請求項１に記載の方法。
  9. 前記第２金属あるいは金属合金は、ルテニウム、レニウム、あるいはコバルトのうちのいずれかである請求項１記載の方法。
  10. 前記第１金属あるいは金属合金はタンタルであり、前記第２金属あるいは金属合金は、ルテニウム、レニウム、あるいはコバルトのうちの１つである、請求項１に記載の方法。
JP2007510795A 2004-04-28 2005-04-19 調整可能なゲート電極の仕事関数を備えたデュアルメタルのｃｍｏｓトランジスタおよびその製造方法 Active JP4728323B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/833,073 2004-04-28
US10/833,073 US7078278B2 (en) 2004-04-28 2004-04-28 Dual-metal CMOS transistors with tunable gate electrode work function and method of making the same
PCT/US2005/013240 WO2005109493A1 (en) 2004-04-28 2005-04-19 Dual-metal cmos transistors with tunable gate electrode work function and method of making the same

Publications (3)

Publication Number Publication Date
JP2007535171A JP2007535171A (ja) 2007-11-29
JP2007535171A5 JP2007535171A5 (ja) 2008-06-19
JP4728323B2 true JP4728323B2 (ja) 2011-07-20

Family

ID=34966174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007510795A Active JP4728323B2 (ja) 2004-04-28 2005-04-19 調整可能なゲート電極の仕事関数を備えたデュアルメタルのｃｍｏｓトランジスタおよびその製造方法

Country Status (8)

Country Link
US (1) US7078278B2 (ja)
EP (1) EP1741132B1 (ja)
JP (1) JP4728323B2 (ja)
KR (1) KR101125269B1 (ja)
CN (1) CN100472756C (ja)
DE (1) DE602005016790D1 (ja)
TW (1) TWI378492B (ja)
WO (1) WO2005109493A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7645687B2 (en) * 2005-01-20 2010-01-12 Chartered Semiconductor Manufacturing, Ltd. Method to fabricate variable work function gates for FUSI devices
JP2006253316A (ja) * 2005-03-09 2006-09-21 Sony Corp 固体撮像装置
JP5015446B2 (ja) * 2005-05-16 2012-08-29 アイメック 二重の完全ケイ化ゲートを形成する方法と前記方法によって得られたデバイス
JP2007142127A (ja) * 2005-11-18 2007-06-07 Sony Corp 半導体装置およびその製造方法
JP2007157744A (ja) * 2005-11-30 2007-06-21 Toshiba Corp 半導体装置および半導体装置の製造方法
US7768072B2 (en) * 2007-03-27 2010-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Silicided metal gate for multi-threshold voltage configuration
US7678694B2 (en) * 2007-04-18 2010-03-16 Taiwan Semicondutor Manufacturing Company, Ltd. Method for fabricating semiconductor device with silicided gate
US8183137B2 (en) * 2007-05-23 2012-05-22 Texas Instruments Incorporated Use of dopants to provide low defect gate full silicidation
US7642153B2 (en) * 2007-10-23 2010-01-05 Texas Instruments Incorporated Methods for forming gate electrodes for integrated circuits
US8124515B2 (en) * 2009-05-20 2012-02-28 Globalfoundries Inc. Gate etch optimization through silicon dopant profile change
US8895426B2 (en) * 2009-06-12 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate transistor, integrated circuits, systems, and fabrication methods thereof
WO2012086102A1 (ja) * 2010-12-24 2012-06-28 パナソニック株式会社 半導体装置及びその製造方法
US8440520B2 (en) * 2011-08-23 2013-05-14 Tokyo Electron Limited Diffused cap layers for modifying high-k gate dielectrics and interface layers
US8722472B2 (en) * 2011-12-16 2014-05-13 International Business Machines Corporation Hybrid CMOS nanowire mesh device and FINFET device
US8633118B2 (en) 2012-02-01 2014-01-21 Tokyo Electron Limited Method of forming thin metal and semi-metal layers by thermal remote oxygen scavenging
US8865538B2 (en) 2012-03-30 2014-10-21 Tokyo Electron Limited Method of integrating buried threshold voltage adjustment layers for CMOS processing
CN103515319B (zh) * 2012-06-20 2015-08-19 中芯国际集成电路制造(上海)有限公司 形成cmos全硅化物金属栅的方法
US8865581B2 (en) 2012-10-19 2014-10-21 Tokyo Electron Limited Hybrid gate last integration scheme for multi-layer high-k gate stacks
KR102311552B1 (ko) 2014-12-04 2021-10-12 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102214096B1 (ko) 2015-08-06 2021-02-09 삼성전자주식회사 반도체 장치 제조 방법
CN105097473A (zh) * 2015-09-28 2015-11-25 上海集成电路研发中心有限公司 一种双金属栅极的形成方法
US10103065B1 (en) 2017-04-25 2018-10-16 International Business Machines Corporation Gate metal patterning for tight pitch applications
CN110391233B (zh) * 2018-04-17 2022-10-14 联华电子股份有限公司 半导体元件及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11284179A (ja) * 1998-03-30 1999-10-15 Sony Corp 半導体装置およびその製造方法
JP2001284466A (ja) * 2000-03-29 2001-10-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005019885A (ja) * 2003-06-27 2005-01-20 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
JP2005085949A (ja) * 2003-09-08 2005-03-31 Semiconductor Leading Edge Technologies Inc 半導体装置およびその製造方法
JP2005228868A (ja) * 2004-02-12 2005-08-25 Sony Corp 半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0504390B1 (en) 1990-10-05 1996-01-10 General Electric Company Thin film transistor stucture with improved source/drain contacts
JPH1117181A (ja) * 1997-06-26 1999-01-22 Sony Corp 半導体装置の製造方法
US6392302B1 (en) * 1998-11-20 2002-05-21 Micron Technology, Inc. Polycide structure and method for forming polycide structure
JP4237332B2 (ja) * 1999-04-30 2009-03-11 株式会社東芝 半導体装置の製造方法
JP4811895B2 (ja) * 2001-05-02 2011-11-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US6475908B1 (en) * 2001-10-18 2002-11-05 Chartered Semiconductor Manufacturing Ltd. Dual metal gate process: metals and their silicides
US6703271B2 (en) * 2001-11-30 2004-03-09 Taiwan Semiconductor Manufacturing Company Complementary metal oxide semiconductor transistor technology using selective epitaxy of a strained silicon germanium layer
US6770521B2 (en) * 2001-11-30 2004-08-03 Texas Instruments Incorporated Method of making multiple work function gates by implanting metals with metallic alloying additives
US6689676B1 (en) * 2002-07-26 2004-02-10 Motorola, Inc. Method for forming a semiconductor device structure in a semiconductor layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11284179A (ja) * 1998-03-30 1999-10-15 Sony Corp 半導体装置およびその製造方法
JP2001284466A (ja) * 2000-03-29 2001-10-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005019885A (ja) * 2003-06-27 2005-01-20 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
JP2005085949A (ja) * 2003-09-08 2005-03-31 Semiconductor Leading Edge Technologies Inc 半導体装置およびその製造方法
JP2005228868A (ja) * 2004-02-12 2005-08-25 Sony Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
DE602005016790D1 (de) 2009-11-05
EP1741132B1 (en) 2009-09-23
EP1741132A1 (en) 2007-01-10
TW200540961A (en) 2005-12-16
CN100472756C (zh) 2009-03-25
KR20070004095A (ko) 2007-01-05
CN1947243A (zh) 2007-04-11
KR101125269B1 (ko) 2012-03-22
WO2005109493A1 (en) 2005-11-17
US20050245016A1 (en) 2005-11-03
JP2007535171A (ja) 2007-11-29
TWI378492B (en) 2012-12-01
US7078278B2 (en) 2006-07-18

Similar Documents

Publication Publication Date Title
JP4728323B2 (ja) 調整可能なゲート電極の仕事関数を備えたデュアルメタルのｃｍｏｓトランジスタおよびその製造方法
US7410854B2 (en) Method of making FUSI gate and resulting structure
US7737009B2 (en) Method of implanting a non-dopant atom into a semiconductor device
US7229873B2 (en) Process for manufacturing dual work function metal gates in a microelectronics device
US7879666B2 (en) Semiconductor resistor formed in metal gate stack
US8198151B2 (en) Method for fabricating a metal gate structure
US8765586B2 (en) Methods of forming metal silicide regions on semiconductor devices
JP2009033032A (ja) 半導体装置及び半導体装置の製造方法
JP2009181978A (ja) 半導体装置およびその製造方法
US7635648B2 (en) Methods for fabricating dual material gate in a semiconductor device
JP2006156807A (ja) 半導体装置およびその製造方法
US20080206973A1 (en) Process method to optimize fully silicided gate (FUSI) thru PAI implant
US20140051240A1 (en) Methods of forming a replacement gate structure having a gate electrode comprised of a deposited intermetallic compound material
KR100549006B1 (ko) 완전한 실리사이드 게이트를 갖는 모스 트랜지스터 제조방법
US7018887B1 (en) Dual metal CMOS transistors with silicon-metal-silicon stacked gate electrode
JP2009277961A (ja) Ｃｍｉｓトランジスタの製造方法
JP2005294799A (ja) 半導体装置およびその製造方法
JP5194732B2 (ja) 半導体装置の製造方法および半導体装置
JP2009038350A (ja) デュアル仕事関数半導体デバイス
US7960280B2 (en) Process method to fully salicide (FUSI) both N-poly and P-poly on a CMOS flow
JP2003188386A (ja) 半導体装置およびその製造方法
TWI390640B (zh) 半導體製造方法
JP2006024587A (ja) 半導体装置の製造方法
JP2010056239A (ja) 半導体装置及び半導体装置の製造方法
JP2007214503A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080421

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080421

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100421

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20100902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101006

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110106

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110414

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4728323

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250