JP2008514011A5 - - Google Patents

Claims (14)

1. シリコン・ウェーハと素子シリコン層との間に埋設された絶縁体層を含んだＳＯＩウェーハを提供する工程と、
   素子層と層間絶縁膜を形成し、大容量ＣＭＯＳプロセス・フローにより前記素子シリコン層を処理することにより、複数のフォトダイオードを形成する工程と、
   前記シリコン・ウェーハを除去して、前記絶縁体層を露出させる工程と、
   前記露出させた絶縁体層を処理して、前記素子シリコン層の上に、光検出器の量子効率（ＱＥ）を維持しつつ暗電流を下げるように構成された不活性化層を形成する工程と、
   前記フォトダイオードに対応して配置されるようにして、前記不活性化層の上に、マイクロレンズを提供する工程とからなる、
   ことを特徴とする、絶縁体上シリコン（ＳＯＩ；silicon-on-insulator）プロセスとＣＭＯＳプロセスとを組み合わせて、ウェーハ上に光検出器アレイを形成するプロセス。
2. 前記素子シリコン層は、約３μｍ〜約１０μｍの厚さを有することを特徴とする請求項１に記載のプロセス。
3. 前記素子シリコン層のドーピング濃度は、前記素子シリコン層の空乏領域の厚さに反比例することを特徴とする請求項１又は２に記載のプロセス。
4. 前記撮像素子がＬＯＣＯＳまたはＳＴＩ構造によって互いに分離されていることを特徴とする請求項１〜３のいずれかに記載のプロセス。
5. 前記ウェーハが、撮像素子アレイを含む撮像領域と、ＣＭＯＳ信号処理回路を含む信号処理領域とを含むことを特徴とする請求項１〜４のいずれかに記載のプロセス。
6. 前記不活性化層と前記マイクロレンズとの間に反射防止コーティングを形成する工程をさらに含むことを特徴とする請求項１に記載のプロセス。
7. 前記不活性化層と前記マイクロレンズとの間にカラーフィルタを形成する工程をさらに含むことを特徴とする請求項１に記載のプロセス。
8. 前記反射防止コーティングと前記マイクロレンズとの間にカラーフィルタを形成する工程をさらに含むことを特徴とする請求項６に記載のプロセス。
9. 前記複数のフォトダイオードの各々は、フォトダイオードの下に位置して対応するＭＯＳゲートに接続されていることを特徴とする請求項１に記載のプロセス。
10. シリコン・ウェーハと素子シリコン層との間に埋設された絶縁体層を含んだＳＯＩウェーハを提供する工程と、
    素子層と層間絶縁膜を形成し、大容量ＣＭＯＳプロセス・フローにより前記素子シリコン層を処理することにより、複数のフォトダイオードを形成する工程と、
    前記シリコン・ウェーハを除去して、前記絶縁体層を露出させる工程と、
    前記露出させた絶縁体層を処理して、前記素子シリコン層の上に、光検出器の量子効率（ＱＥ）を維持しつつ暗電流を下げるように構成された不活性化層を形成する工程と、
    前記フォトダイオードに対応して配置されるようにして、前記不活性化層の上に、カラーフィルタを提供する工程とからなる、
    ことを特徴とする、絶縁体上シリコン（ＳＯＩ；silicon-on-insulator）プロセスとＣＭＯＳプロセスとを組み合わせて、ウェーハ上に光検出器アレイを形成するプロセス。
11. 前記不活性化層と前記カラーフィルタとの間に反射防止コーティングを形成する工程をさらに含むことを特徴とする請求項１０に記載のプロセス。
12. 前記カラーフィルタの上にマイクロレンズを形成する工程をさらに含むことを特徴とする請求項１０に記載のプロセス。
13. 前記複数のフォトダイオードの各々は、フォトダイオードの下にあって対応するＭＯＳゲートに接続されていることを特徴とする請求項１０に記載のプロセス。
14. シリコン・ウェーハと素子シリコン層との間に埋設された絶縁体層を含んだＳＯＩウェーハを提供する工程と、
    素子層と層間絶縁膜を形成し、大容量ＣＭＯＳプロセス・フローにより前記素子シリコン層を処理することにより、複数のフォトダイオードを形成する工程と、
    前記シリコン・ウェーハを除去して、前記絶縁体層を露出させる工程と、
    前記露出させた絶縁体層を処理して、前記素子シリコン層の上に、光検出器の量子効率（ＱＥ）を維持しつつ暗電流を下げるように構成された不活性化層を形成する工程と、
    前記フォトダイオードに対応して配置されるようにして、前記不活性化層の上に、光学撮像素子を提供する工程とからなる、
    ことを特徴とする、絶縁体上シリコン（ＳＯＩ；silicon-on-insulator）プロセスとＣＭＯＳプロセスとを組み合わせて、ウェーハ上に光検出器アレイを形成するプロセス。