JP4496636B2 - 光集積回路およびその製造方法 - Google Patents
光集積回路およびその製造方法 Download PDFInfo
- Publication number
- JP4496636B2 JP4496636B2 JP2000343542A JP2000343542A JP4496636B2 JP 4496636 B2 JP4496636 B2 JP 4496636B2 JP 2000343542 A JP2000343542 A JP 2000343542A JP 2000343542 A JP2000343542 A JP 2000343542A JP 4496636 B2 JP4496636 B2 JP 4496636B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- light receiving
- optical integrated
- receiving device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は光集積回路に係り、詳しくは、光信号を電気信号に変換する受光デバイスと、受光デバイスで変換した電気信号を増幅する増幅用デバイスを同一基板に形成した光集積回路に関するものである。
【０００２】
【従来の技術】
光ファイバー通信の発展に伴って、受光デバイスに対する高速性の要求の声が高まっている。この高速性の要求を満たし、かつ、チップサイズの小型化を実現するために、現在、様々な受光デバイスと増幅用デバイスを組み合わせた光集積回路の研究・開発が活発に行われている。
【０００３】
しかし、このような光集積回路中に配するフォトダイオード（ＰＤ）などの受光デバイスと増幅用デバイスの半導体多層構造が大きく異なるために、光集積回路を作製するには、一般的に次にような工程を踏まなければならない。まず、受光デバイスと増幅用デバイスを構成する半導体膜を積層する。次に、この多層膜を半導体基板までメサ加工してデバイスを構成する多層膜をそれぞれ露出させる。その後、さらに各デバイスを分離するのに必要な工程をそれぞれ行って集積デバイスの形成工程を完了する。
【０００４】
このとき、あるデバイスを作製するために必要な工程が他のデバイスに必要なく、その工程を行うために他の工程の半導体多層膜を破壊し、特性に劣化を招くことがある。こうした破壊を防ぐために特開平５−６３１８１号公報のような技術が開発されている。加えて、光を入射した際、光集積回路中の受光デバイスと増幅用デバイスが隣接して集積化されていると、受光デバイス以外に増幅用デバイスにも光が照射されてしまい、通信（信号伝達）を行う際の雑音になる。そのため、受光デバイスと増幅用デバイスをある程度離して集積化している。
【０００５】
【発明が解決しようとする課題】
本発明はこのような背景の下になされたものであり、その目的は、複雑な半導体製造工程を行わずに受光デバイスと増幅用デバイスの集積化が可能となる光集積回路およびその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１に記載の発明によれば、受光デバイスと増幅用デバイスを同一の半導体膜構造にすることにより、従来の手法のようなそれぞれ異なった半導体多層膜を露出させるための複雑な半導体製造工程を行わずに受光デバイスと増幅用デバイスを集積化することが可能となる。
【０００７】
そして、受光デバイスおよび増幅用デバイスを、基板上に形成した電子供給層と、電子供給層から供給された電子が走行するチャネル層とを具備する高電子移動度トランジスタとするとともに、受光用高電子移動度トランジスタのゲートリセス構造を２段リセスとし、増幅用高電子移動度トランジスタのゲートリセス構造を１段リセスとすると、デバイス特性の改善を図る上で好ましい。この場合には、請求項２に記載のように、受光用高電子移動度トランジスタのゲート電極のゲート長が０．３５μｍ以下であると、デバイス特性の改善を図る上で更に好ましいものとなる。
【０００８】
上記請求項１または２に記載の光集積回路において、請求項３に記載のように、高電子移動度トランジスタは、電子供給層がＩｎ ０．５２ Ａｌ ０．４８ Ａｓからなり、チャネル層がＩｎ ０．８０ Ｇａ ０．２０ Ａｓからなるものとすることができる。
【０００９】
また、上記請求項１〜３のいずれか一項に記載の光集積回路において、請求項４に記載のように、電気信号を受光デバイスから増幅用デバイスまで導く導波路にコプレナー線路を用いると、線路の損失を抑えることができる。
【００１０】
また、上記請求項１〜４のいずれか一項に記載の光集積回路において、請求項５に記載のように、基板の下面における受光デバイスの直下を除く部分に、側面が斜状となった凹部を形成し、この凹部の内面に反射膜をコーティングするとともに、受光デバイスの直下の基板表面に反射防止膜をコーティングすると、基板表面と直交する方向、すなわち前記基板の下面から光信号を入射し、反射防止膜によって基板内に光を効率よく入射して受光デバイスに光を導くことができるとともに、反射膜によって増幅用デバイスへの入射を防ぐことができる。さらに、凹部の斜状面を利用して基板の表面に垂直に入射されない光についても効率的に受光デバイスへ入射させることができ、かつ、効率的に増幅用デバイスヘの入射を防ぐことができる。受光デバイスのみに光が入射するようにすれば、光による増幅用デバイスの雑音を抑えることができる。よって、受光デバイスと増幅用デバイスが隣接しても、光を照射したときの増幅用デバイスの特性の変化が抑えられる。このように、受光デバイスと増幅用デバイスを隣接して集積化することができ、光集積回路の小型化が可能になる。
【００１１】
一方、上記請求項１〜４のいずれか一項に記載の光集積回路において、請求項６に記載のように、基板の下面における受光デバイスの直下の部分に、側面が斜状となった凹部を形成し、この凹部の底面に反射防止膜をコーティングするとともに、凹部の側面を含めた基板の表面に反射膜をコーティングすると、基板表面と直交する方向、すなわち前記基板の下面から光信号を入射し、反射防止膜によって基板内に光を効率よく入射して受光デバイスに光を導くことができるとともに、反射膜によって増幅用デバイスへの入射を防ぐことができる。さらに、凹部の斜状面を利用して基板の表面に垂直に入射されない光についても効率的に受光デバイスへ入射させることができ、かつ、効率的に増幅用デバイスヘの入射を防ぐことができる。
受光デバイスのみに光が入射するようにすれば、光による増幅用デバイスの雑音を抑えることができる。よって、受光デバイスと増幅用デバイスが隣接しても、光を照射したときの増幅用デバイスの特性の変化が抑えられる。このように、受光デバイスと増幅用デバイスを隣接して集積化することができ、光集積回路の小型化が可能になる。
【００１３】
また、請求項７，８に記載にように、反射防止膜をＳｉ３Ｎ４にて、反射膜をＳｉ３Ｎ４及びＳｉＯ ２ の多層膜にて構成すると、基板の保護膜としての効果も生じるため効果的である。
【００１４】
請求項９に記載の光集積回路の製造方法のように、受光用高電子移動度トランジスタの２段リセス構造を形成した後において、表面に露出したＩｎ０．５２Ａｌ０．４８Ａｓ層を、少なくとも酸素を含む雰囲気に接触させた後に、当該Ｉｎ０．５２Ａｌ０．４８Ａｓ層上にゲート電極を形成する。例えば、請求項１０に記載のように、Ｉｎ０．５２Ａｌ０．４８Ａｓ層を少なくとも酸素を含む雰囲気に接触させる工程として、大気中に１時間以上放置する。このようにすると、デバイス特性の改善を図ることができる。
【００１５】
【発明の実施の形態】
（第１の実施の形態）
以下、この発明を具体化した第１の実施の形態を図面に従って説明する。
【００１６】
図１には、本実施の形態における光集積回路の縦断面を示す。
図１において、符号１で示す基板の上に受光デバイス１０と増幅用デバイス３０が配置されている。受光デバイス１０は、光ファイバーを用いて送られてくる通信用光信号を電気信号に変換するためのものである。増幅用デバイス３０は、受光デバイス１０で変換した電気信号を増幅するデバイスであり、同デバイス３０は、高周波信号を取り扱う高周波デバイスとして用いられる。受光デバイス１０と増幅用デバイス３０は、同一の半導体膜構造を有する。これによって、従来の手法のようなそれぞれ異なった半導体多層膜を露出させるための複雑な半導体製造工程を行わずに受光デバイス１０と増幅用デバイス３０を集積化することができる。
【００１７】
詳しくは、半絶縁性ＩｎＰ基板１の上に、Ｉｎ0.52Ａｌ0.48Ａｓ層１１，３１と、Ｉｎ0.80Ｇａ0.20Ａｓ層１２，３２と、Ｉｎ0.52Ａｌ0.48Ａｓ層１３，３３と、このＩｎ0.52Ａｌ0.48Ａｓ層１３，３３の成膜途中にＳｉによってプレーナドーピング（８×１０12／ｃｍ2 ）を施したＳｉドープ層１４，３４と、Ｉｎ0.53Ｇａ0.47Ａｓ層１５，３５が積層されている。受光デバイス１０においては、Ｉｎ0.52Ａｌ0.48Ａｓ層１１がバリア層となり、Ｉｎ0.80Ｇａ0.20Ａｓ層１２が光吸収層（チャネル層）となり、Ｉｎ0.52Ａｌ0.48Ａｓ層１３が電子供給層となり、Ｉｎ0.53Ｇａ0.47Ａｓ層１５がキャップ層となる。そして、Ｉｎ0.80Ｇａ0.20Ａｓ層１２において、波長が１．５５μｍの光を吸収するとともにＩｎ0.52Ａｌ0.48Ａｓ電子供給層１３から供給された電子が走行する。このように、受光デバイス１０は、ｆmax が１００ＧＨｚ以上の高速受光デバイス（ＨＥＭＴ；高電子移動度トランジスタ）である。
【００１８】
一方、増幅用デバイス（ＨＥＭＴ）３０においては、Ｉｎ0.52Ａｌ0.48Ａｓ層３１がバリア層となり、Ｉｎ0.80Ｇａ0.20Ａｓ層３２がチャネル層となり、Ｉｎ0.52Ａｌ0.48Ａｓ層３３が電子供給層となり、Ｉｎ0.53Ｇａ0.47Ａｓ層３５がキャップ層となる。Ｉｎ0.80Ｇａ0.20Ａｓチャネル層３２において、Ｉｎ0.52Ａｌ0.48Ａｓ電子供給層３３から供給された電子が走行する。
【００１９】
また、受光デバイス１０において、Ｉｎ0.53Ｇａ0.47Ａｓキャップ層１５に接するソース電極１９とドレイン電極２０が配置されるとともに、Ｉｎ0.52Ａｌ0.48Ａｓ電子供給層１３に接するゲート電極１８が配置されている。ここで、ゲートリセス構造として、２段リセス構造を採用している。即ち、Ｉｎ0.53Ｇａ0.47Ａｓキャップ層１５に対し第１のリセス１６が形成され、リセス１６の底面においてＩｎ0.52Ａｌ0.48Ａｓ電子供給層１３が露出している。さらに、リセス１６の底面には第２のリセス１７が形成され、第２のリセス１７の底面のＩｎ0.52Ａｌ0.48Ａｓ電子供給層１３上にゲート電極１８が配置されている。ゲート電極１８のゲート長は０．３５μｍ（あるいはそれ以下）である。
【００２０】
一方、増幅用デバイス３０において、Ｉｎ0.53Ｇａ0.47Ａｓキャップ層３５に接するソース電極３８とドレイン電極３９が配置されるとともに、Ｉｎ0.52Ａｌ0.48Ａｓ電子供給層３３に接するゲート電極３７が配置されている。ここで、ゲートリセス構造として、１段リセス構造を採用している。即ち、Ｉｎ0.53Ｇａ0.47Ａｓキャップ層３５に対しリセス３６が形成され、リセス３６の底面のＩｎ0.52Ａｌ0.48Ａｓ電子供給層３３上にゲート電極３７が配置されている。ゲート電極３７のゲート長は０．５０μｍである。
【００２１】
なお、増幅用デバイス３０において、ゲート電圧が入力信号となり、ソース・ドレイン電流が出力信号となる。
さらに、ＩｎＰ基板１上における受光デバイス１０と増幅用デバイス３０との間にはコプレナー線路（図示略）が形成され、コプレナー線路にて電気信号が受光デバイス１０から増幅用デバイス３０まで導かれる。つまり、コプレナー線路を、受光デバイス１０の電気信号を増幅用デバイス３０まで導く導波路として用いている。このように、受光用ＨＥＭＴ１０と増幅用ＨＥＭＴ３０を表面実装型コプレナー線路でつなぐことにより、線路の損失が抑えられ、光集積回路の実装が容易にできる。
【００２２】
ＩｎＰ基板１の下面において、受光用ＨＥＭＴ１０の直下を除く部分のＩｎＰ基板１は薄肉化されている。詳しくは、基板１はウェットエッチングによって削られ、ＩｎＰ基板１における受光用ＨＥＭＴ１０の直下部分の周囲に凹部２が形成され、これにより、受光用ＨＥＭＴ１０の直下部分は凸部３となっている。なお、エッチング液として、硫酸と過酸化水素水の混合液を挙げることができる。凹部２の側面は斜状（テーパ）となっている。凹部２の内面（底面および側面）には、Ｓｉ3 Ｎ4 とＳｉＯ2 の繰り返しによる多層膜４，５，６，７が形成（コーティング）され、反射膜として機能する。また、受光用ＨＥＭＴ１０の直下における基板１の表面（凸部３の表面）には、Ｓｉ3 Ｎ4 膜８が形成（コーティング）され、反射防止膜として機能する。
【００２３】
そして、光（光信号）は図１中の下（基板表面と直交する方向）から入射し、反射防止膜８を通してＩｎＰ基板１に入り、受光用ＨＥＭＴ１０に至る。この受光デバイス１０により光信号が電気信号に変換される。詳しくは、ソース・ドレイン間に所定の電圧（０．５ボルト）を印加した状態において光が照射されると、ソース・ドレイン電流が変化し、これが受光デバイス１０で変換した電気信号として増幅用デバイス３０に搬送される。送られた信号（高周波信号）は増幅用デバイス３０により増幅される。
【００２４】
ここで、基板１に対し前述したように段差（凹部２）を形成するとともに反射多層膜４〜７と反射防止膜８を形成することによって、反射防止膜８により基板１内に光を効率よく入射して受光デバイス１０に光を導くことができるとともに、反射膜４〜７により増幅用デバイス３０への入射を防ぐことができる。さらに、凹部２の斜状面（側面）を利用して基板１の表面に垂直に入射されない光についても効率的に受光デバイス１０へ入射させることができ、かつ、効率的に増幅用デバイス３０ヘの入射を防ぐことができる。受光デバイス１０のみに光が入射するようにすれば、光による増幅用デバイス３０の雑音を抑えることができる。よって、受光デバイス１０と増幅用デバイス３０が隣接しても、光を照射したときの増幅用デバイス３０の特性の変化が抑えられる。このように、受光デバイス１０と増幅用デバイス３０を隣接して集積化することができ、光集積回路の小型化が可能になる。
【００２５】
また、反射防止膜をＳｉ３Ｎ４にて、反射多層膜をＳｉ３Ｎ４及びＳｉＯ ２にて構成すると、基板１の保護膜としての効果も生じるため効果的である。
図２には、受光デバイス１０におけるＩｄ−Ｖｄ特性（ドレインバイアス電圧Ｖｄとドレイン電流Ｉｄの関係を表す特性）を示す。また、図３には、増幅用デバイス３０におけるＩｄ−Ｖｄ特性を示す。
【００２６】
図２の受光デバイス１０の特性において、ドレインバイアス電圧Ｖｄを０．５ボルトにしており、これにより光の照射強度が光未照射から２．８ｍＷの範囲で変わったときにその光照射強度に応じたドレイン電流Ｉｄを得ることができる。
【００２７】
一方、図３の増幅用デバイス３０の特性において、ドレインバイアス電圧Ｖｄとして、ドレイン電流Ｉｄが飽和するドレインバイアス電圧Ｖｄ１にしている。ところで、ＩｎＰを基板としたｌｎＡｌＡｓ／ＩｎＧａＡｓ ＨＥＭＴは、図２の領域Ｚ１で示すごとく、ｌｎＧａＡｓチャネル層内における衝突イオン化現象によってドレイン電流Ｉｄが急激に増加するキンク現象が生じやすい。この電流の急激な増加は、図４に示すように、衝突イオン化によって生じた正孔が、ＩｎＡｌＡｓ層内（ゲートコンタクト層内）にある正孔トラップに捕獲され、ＩｎＡｌＡｓ層のエネルギー準位を図４の一点鎖線で示すように下げて相対的にフェルミレベルを変化させるためと考えられる。
【００２８】
このようなＨＥＭＴを受光デバイスとして用いる場合、このＨＥＭＴに光を照射することにより生成した電子−正孔対のうち、正孔がＩｎＡｌＡｓ層内にある正孔トラップに捕獲され、前記と同様に電流の急激な増加を与える。つまり、光を照射した際に大きな電流増加を生じさせるためには、ＩｎＡｌＡｓ層内の正孔トラップ密度が高いほどよい。このＩｎＡｌＡｓ層内の正孔トラップ密度はＩｎＡｌＡｓの表面工程によって大きく左右される。
【００２９】
そこで、上述したように受光用ＨＥＭＴ１０のゲートリセス構造を２段リセス構造にし、ＩｎＡｌＡｓ層１３が大気に露出する面積を大きくすることによって、ＩｎＡｌＡｓ層内の正孔トラップ密度が高くなり、電流変化を増加させることができる。一方、増幅用ＨＥＭＴ３０は上記のようなキンク現象が生じると電子デバイスとしての性能が低下するため、ゲートリセス構造を１段にしている。
【００３０】
また、図５に示すように、受光用ＨＥＭＴ１０のゲート２段リセス構造を形成した後において、表面に露出したＩｎ0.52Ａｌ0.48Ａｓ層１３を、レジスト膜７０で塗布した状態で、少なくとも酸素を含む雰囲気に接触させる。例えば、大気中に１時間以上放置する。その後に、Ｉｎ0.52Ａｌ0.48Ａｓ層１３上にゲート電極１８（図１参照）を形成する。このようにすることにより、ＩｎＡｌＡｓ層中の正孔トラップ密度を高くすることができる。これは、ＩｎＡｌＡｓ層の表面は活性な酸素によりＡｌ2 Ｏ3 が部分的にでき格子不整合部を作り、その結果、ｌｎＡｌＡｓ中の正孔トラップ密度を高くすることができるものと推定される。
【００３１】
このようにして、受光用ＨＥＭＴに強度を変化させた光（光未照射〜２．８ｍＷ）を照射したときのＩｄ−Ｖｄ特性（図２）として、光を照射することによって、低ドレインバイアス側で大きい電流の増加を得ることができる。
（第２の実施の形態）
次に、第２の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００３２】
図６には、本実施の形態における光集積回路の縦断面を示す。
図６において、ＩｎＰ基板１の下面における受光用ＨＥＭＴ１０の直下の部分には凹部５０が形成され、凹部５０はＩｎＰ基板１をウェットエッチングによって削ることにより形成したものである。凹部５０の側面は斜状（テーパ）となっている。凹部５０の底面には反射防止膜８が形成（コーティング）されるとともに、凹部５０の側面を含めた基板１の表面には反射多層膜４〜７が形成（コーティング）されている。反射多層膜４〜７はＳｉ３Ｎ４とＳｉＯ ２とを繰り返して積層したものであり、反射防止膜８はＳｉ３Ｎ４よりなる。
【００３３】
そして、光は図６中の下から入射し、反射防止膜８を通してＩｎＰ基板１に入り、受光用ＨＥＭＴ１０に至る。この受光デバイス１０により、光信号が電気信号に変換される。さらに、受光デバイス１０で変換した電気信号は、増幅用デバイス３０により増幅される。
【００３４】
ここで、基板１に対し前述したように段差（凹部５０）を形成するとともに反射多層膜４〜７と反射防止膜８を形成することによって、反射防止膜８により基板１内に光を効率よく入射して受光デバイス１０に光を導くことができるとともに、反射膜４〜７により増幅用デバイス３０への入射を防ぐことができる。さらに、凹部５０の斜状面（側面）を利用して基板１の表面に垂直に入射されない光についても効率的に受光デバイス１０へ入射させることができ、かつ、効率的に増幅用デバイス３０ヘの入射を防ぐことができる。受光デバイス１０のみに光が入射するようにすれば、光による増幅用デバイス３０の雑音を抑えることができる。よって、受光デバイス１０と増幅用デバイス３０が隣接しても、光を照射したときの増幅用デバイス３０の特性の変化が抑えられる。このように、受光デバイス１０と増幅用デバイス３０を隣接して集積化することができ、光集積回路の小型化が可能になる。
（比較例）
次に、比較例を、第１の実施の形態との相違点を中心に説明する。
【００３５】
図７には、本比較例における光集積回路の縦断面を示す。
図７において、ＩｎＰ基板１の下面における受光用ＨＥＭＴ１０の直下の部分にＶ型の溝６０が形成され、Ｖ溝６０はＩｎＰ基板１をウェットエッチングによって削ることにより形成したものである。エッチング液として、塩酸と硝酸の混合液を挙げることができる。Ｖ溝６０の内面を含めたＩｎＰ基板１の表面には反射多層膜４〜７が形成（コーティング）されている。また、光を入射する基板１の側面には反射防止膜８が形成（コーティング）されている。反射多層膜４〜７はＳｉ３Ｎ４とＳｉＯ ２とを繰り返して積層したものであり、反射防止膜８はＳｉ３Ｎ４よりなる。
【００３６】
そして、光は図７中の左側から入射し、反射防止膜８を通してＩｎＰ基板１に入り、Ｖ溝６０の部分にコーティングした反射膜４〜７によって光が反射して受光デバイス１０に至る。受光デバイス１０により、光信号が電気信号に変換される。さらに、受光デバイス１０で変換した電気信号は、増幅用デバイス３０により増幅される。
【００３７】
このようにして、光信号を基板表面と平行な方向から入射し、反射防止膜８によって基板１内に光を効率よく入射することができ、かつ、Ｖ溝６０の部分にコーティングした反射膜４〜７によって光を反射させて受光デバイス１０に光を導くことができる。受光デバイス１０のみに光が入射するようにすれば、光による増幅用デバイス３０の雑音を抑えることができる。よって、受光デバイス１０と増幅用デバイス３０が隣接しても、光を照射したときの増幅用デバイス３０の特性の変化が抑えられる。このように、受光デバイス１０と増幅用デバイス３０を隣接して集積化することができ、光集積回路の小型化が可能になる。
【図面の簡単な説明】
【図１】 第１の実施の形態における光集積回路の縦断面図。
【図２】 受光用ＨＥＭＴの光照射時の静特性図。
【図３】 増幅用ＨＥＭＴの特性図。
【図４】 作用を説明するためのエネルギーバンド図。
【図５】 光集積回路の製造方法を説明するための縦断面図。
【図６】 第２の実施の形態における光集積回路の縦断面図。
【図７】 比較例における光集積回路の縦断面図。
【符号の説明】
１…半絶縁性ＩｎＰ基板、２…凹部、４，５，６，７…反射多層膜、８…反射防止膜、１０…受光デバイス、１１…Ｉｎ0.52Ａｌ0.48Ａｓバリア層、１２…Ｉｎ0.80Ｇａ0.20Ａｓ光吸収層（チャネル層）、１３…Ｉｎ0.52Ａｌ0.48Ａｓ電子供給層、１５…Ｉｎ0.53Ｇａ0.47Ａｓキャップ層、１６…リセス、１７…リセス、１８…ゲート電極、１９…ソース電極、２０…ドレイン電極、３０…増幅用デバイス、３１…Ｉｎ0.52Ａｌ0.48Ａｓバリア層、３２…Ｉｎ0.80Ｇａ0.20Ａｓチャネル層、３３…Ｉｎ0.52Ａｌ0.48Ａｓ電子供給層、３５…Ｉｎ0.53Ｇａ0.47Ａｓキャップ層、３６…リセス、３７…ゲート電極、３８…ソース電極、３９…ドレイン電極。
【発明の属する技術分野】
この発明は光集積回路に係り、詳しくは、光信号を電気信号に変換する受光デバイスと、受光デバイスで変換した電気信号を増幅する増幅用デバイスを同一基板に形成した光集積回路に関するものである。
【０００２】
【従来の技術】
光ファイバー通信の発展に伴って、受光デバイスに対する高速性の要求の声が高まっている。この高速性の要求を満たし、かつ、チップサイズの小型化を実現するために、現在、様々な受光デバイスと増幅用デバイスを組み合わせた光集積回路の研究・開発が活発に行われている。
【０００３】
しかし、このような光集積回路中に配するフォトダイオード（ＰＤ）などの受光デバイスと増幅用デバイスの半導体多層構造が大きく異なるために、光集積回路を作製するには、一般的に次にような工程を踏まなければならない。まず、受光デバイスと増幅用デバイスを構成する半導体膜を積層する。次に、この多層膜を半導体基板までメサ加工してデバイスを構成する多層膜をそれぞれ露出させる。その後、さらに各デバイスを分離するのに必要な工程をそれぞれ行って集積デバイスの形成工程を完了する。
【０００４】
このとき、あるデバイスを作製するために必要な工程が他のデバイスに必要なく、その工程を行うために他の工程の半導体多層膜を破壊し、特性に劣化を招くことがある。こうした破壊を防ぐために特開平５−６３１８１号公報のような技術が開発されている。加えて、光を入射した際、光集積回路中の受光デバイスと増幅用デバイスが隣接して集積化されていると、受光デバイス以外に増幅用デバイスにも光が照射されてしまい、通信（信号伝達）を行う際の雑音になる。そのため、受光デバイスと増幅用デバイスをある程度離して集積化している。
【０００５】
【発明が解決しようとする課題】
本発明はこのような背景の下になされたものであり、その目的は、複雑な半導体製造工程を行わずに受光デバイスと増幅用デバイスの集積化が可能となる光集積回路およびその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１に記載の発明によれば、受光デバイスと増幅用デバイスを同一の半導体膜構造にすることにより、従来の手法のようなそれぞれ異なった半導体多層膜を露出させるための複雑な半導体製造工程を行わずに受光デバイスと増幅用デバイスを集積化することが可能となる。
【０００７】
そして、受光デバイスおよび増幅用デバイスを、基板上に形成した電子供給層と、電子供給層から供給された電子が走行するチャネル層とを具備する高電子移動度トランジスタとするとともに、受光用高電子移動度トランジスタのゲートリセス構造を２段リセスとし、増幅用高電子移動度トランジスタのゲートリセス構造を１段リセスとすると、デバイス特性の改善を図る上で好ましい。この場合には、請求項２に記載のように、受光用高電子移動度トランジスタのゲート電極のゲート長が０．３５μｍ以下であると、デバイス特性の改善を図る上で更に好ましいものとなる。
【０００８】
上記請求項１または２に記載の光集積回路において、請求項３に記載のように、高電子移動度トランジスタは、電子供給層がＩｎ ０．５２ Ａｌ ０．４８ Ａｓからなり、チャネル層がＩｎ ０．８０ Ｇａ ０．２０ Ａｓからなるものとすることができる。
【０００９】
また、上記請求項１〜３のいずれか一項に記載の光集積回路において、請求項４に記載のように、電気信号を受光デバイスから増幅用デバイスまで導く導波路にコプレナー線路を用いると、線路の損失を抑えることができる。
【００１０】
また、上記請求項１〜４のいずれか一項に記載の光集積回路において、請求項５に記載のように、基板の下面における受光デバイスの直下を除く部分に、側面が斜状となった凹部を形成し、この凹部の内面に反射膜をコーティングするとともに、受光デバイスの直下の基板表面に反射防止膜をコーティングすると、基板表面と直交する方向、すなわち前記基板の下面から光信号を入射し、反射防止膜によって基板内に光を効率よく入射して受光デバイスに光を導くことができるとともに、反射膜によって増幅用デバイスへの入射を防ぐことができる。さらに、凹部の斜状面を利用して基板の表面に垂直に入射されない光についても効率的に受光デバイスへ入射させることができ、かつ、効率的に増幅用デバイスヘの入射を防ぐことができる。受光デバイスのみに光が入射するようにすれば、光による増幅用デバイスの雑音を抑えることができる。よって、受光デバイスと増幅用デバイスが隣接しても、光を照射したときの増幅用デバイスの特性の変化が抑えられる。このように、受光デバイスと増幅用デバイスを隣接して集積化することができ、光集積回路の小型化が可能になる。
【００１１】
一方、上記請求項１〜４のいずれか一項に記載の光集積回路において、請求項６に記載のように、基板の下面における受光デバイスの直下の部分に、側面が斜状となった凹部を形成し、この凹部の底面に反射防止膜をコーティングするとともに、凹部の側面を含めた基板の表面に反射膜をコーティングすると、基板表面と直交する方向、すなわち前記基板の下面から光信号を入射し、反射防止膜によって基板内に光を効率よく入射して受光デバイスに光を導くことができるとともに、反射膜によって増幅用デバイスへの入射を防ぐことができる。さらに、凹部の斜状面を利用して基板の表面に垂直に入射されない光についても効率的に受光デバイスへ入射させることができ、かつ、効率的に増幅用デバイスヘの入射を防ぐことができる。
受光デバイスのみに光が入射するようにすれば、光による増幅用デバイスの雑音を抑えることができる。よって、受光デバイスと増幅用デバイスが隣接しても、光を照射したときの増幅用デバイスの特性の変化が抑えられる。このように、受光デバイスと増幅用デバイスを隣接して集積化することができ、光集積回路の小型化が可能になる。
【００１３】
また、請求項７，８に記載にように、反射防止膜をＳｉ３Ｎ４にて、反射膜をＳｉ３Ｎ４及びＳｉＯ ２ の多層膜にて構成すると、基板の保護膜としての効果も生じるため効果的である。
【００１４】
請求項９に記載の光集積回路の製造方法のように、受光用高電子移動度トランジスタの２段リセス構造を形成した後において、表面に露出したＩｎ０．５２Ａｌ０．４８Ａｓ層を、少なくとも酸素を含む雰囲気に接触させた後に、当該Ｉｎ０．５２Ａｌ０．４８Ａｓ層上にゲート電極を形成する。例えば、請求項１０に記載のように、Ｉｎ０．５２Ａｌ０．４８Ａｓ層を少なくとも酸素を含む雰囲気に接触させる工程として、大気中に１時間以上放置する。このようにすると、デバイス特性の改善を図ることができる。
【００１５】
【発明の実施の形態】
（第１の実施の形態）
以下、この発明を具体化した第１の実施の形態を図面に従って説明する。
【００１６】
図１には、本実施の形態における光集積回路の縦断面を示す。
図１において、符号１で示す基板の上に受光デバイス１０と増幅用デバイス３０が配置されている。受光デバイス１０は、光ファイバーを用いて送られてくる通信用光信号を電気信号に変換するためのものである。増幅用デバイス３０は、受光デバイス１０で変換した電気信号を増幅するデバイスであり、同デバイス３０は、高周波信号を取り扱う高周波デバイスとして用いられる。受光デバイス１０と増幅用デバイス３０は、同一の半導体膜構造を有する。これによって、従来の手法のようなそれぞれ異なった半導体多層膜を露出させるための複雑な半導体製造工程を行わずに受光デバイス１０と増幅用デバイス３０を集積化することができる。
【００１７】
詳しくは、半絶縁性ＩｎＰ基板１の上に、Ｉｎ0.52Ａｌ0.48Ａｓ層１１，３１と、Ｉｎ0.80Ｇａ0.20Ａｓ層１２，３２と、Ｉｎ0.52Ａｌ0.48Ａｓ層１３，３３と、このＩｎ0.52Ａｌ0.48Ａｓ層１３，３３の成膜途中にＳｉによってプレーナドーピング（８×１０12／ｃｍ2 ）を施したＳｉドープ層１４，３４と、Ｉｎ0.53Ｇａ0.47Ａｓ層１５，３５が積層されている。受光デバイス１０においては、Ｉｎ0.52Ａｌ0.48Ａｓ層１１がバリア層となり、Ｉｎ0.80Ｇａ0.20Ａｓ層１２が光吸収層（チャネル層）となり、Ｉｎ0.52Ａｌ0.48Ａｓ層１３が電子供給層となり、Ｉｎ0.53Ｇａ0.47Ａｓ層１５がキャップ層となる。そして、Ｉｎ0.80Ｇａ0.20Ａｓ層１２において、波長が１．５５μｍの光を吸収するとともにＩｎ0.52Ａｌ0.48Ａｓ電子供給層１３から供給された電子が走行する。このように、受光デバイス１０は、ｆmax が１００ＧＨｚ以上の高速受光デバイス（ＨＥＭＴ；高電子移動度トランジスタ）である。
【００１８】
一方、増幅用デバイス（ＨＥＭＴ）３０においては、Ｉｎ0.52Ａｌ0.48Ａｓ層３１がバリア層となり、Ｉｎ0.80Ｇａ0.20Ａｓ層３２がチャネル層となり、Ｉｎ0.52Ａｌ0.48Ａｓ層３３が電子供給層となり、Ｉｎ0.53Ｇａ0.47Ａｓ層３５がキャップ層となる。Ｉｎ0.80Ｇａ0.20Ａｓチャネル層３２において、Ｉｎ0.52Ａｌ0.48Ａｓ電子供給層３３から供給された電子が走行する。
【００１９】
また、受光デバイス１０において、Ｉｎ0.53Ｇａ0.47Ａｓキャップ層１５に接するソース電極１９とドレイン電極２０が配置されるとともに、Ｉｎ0.52Ａｌ0.48Ａｓ電子供給層１３に接するゲート電極１８が配置されている。ここで、ゲートリセス構造として、２段リセス構造を採用している。即ち、Ｉｎ0.53Ｇａ0.47Ａｓキャップ層１５に対し第１のリセス１６が形成され、リセス１６の底面においてＩｎ0.52Ａｌ0.48Ａｓ電子供給層１３が露出している。さらに、リセス１６の底面には第２のリセス１７が形成され、第２のリセス１７の底面のＩｎ0.52Ａｌ0.48Ａｓ電子供給層１３上にゲート電極１８が配置されている。ゲート電極１８のゲート長は０．３５μｍ（あるいはそれ以下）である。
【００２０】
一方、増幅用デバイス３０において、Ｉｎ0.53Ｇａ0.47Ａｓキャップ層３５に接するソース電極３８とドレイン電極３９が配置されるとともに、Ｉｎ0.52Ａｌ0.48Ａｓ電子供給層３３に接するゲート電極３７が配置されている。ここで、ゲートリセス構造として、１段リセス構造を採用している。即ち、Ｉｎ0.53Ｇａ0.47Ａｓキャップ層３５に対しリセス３６が形成され、リセス３６の底面のＩｎ0.52Ａｌ0.48Ａｓ電子供給層３３上にゲート電極３７が配置されている。ゲート電極３７のゲート長は０．５０μｍである。
【００２１】
なお、増幅用デバイス３０において、ゲート電圧が入力信号となり、ソース・ドレイン電流が出力信号となる。
さらに、ＩｎＰ基板１上における受光デバイス１０と増幅用デバイス３０との間にはコプレナー線路（図示略）が形成され、コプレナー線路にて電気信号が受光デバイス１０から増幅用デバイス３０まで導かれる。つまり、コプレナー線路を、受光デバイス１０の電気信号を増幅用デバイス３０まで導く導波路として用いている。このように、受光用ＨＥＭＴ１０と増幅用ＨＥＭＴ３０を表面実装型コプレナー線路でつなぐことにより、線路の損失が抑えられ、光集積回路の実装が容易にできる。
【００２２】
ＩｎＰ基板１の下面において、受光用ＨＥＭＴ１０の直下を除く部分のＩｎＰ基板１は薄肉化されている。詳しくは、基板１はウェットエッチングによって削られ、ＩｎＰ基板１における受光用ＨＥＭＴ１０の直下部分の周囲に凹部２が形成され、これにより、受光用ＨＥＭＴ１０の直下部分は凸部３となっている。なお、エッチング液として、硫酸と過酸化水素水の混合液を挙げることができる。凹部２の側面は斜状（テーパ）となっている。凹部２の内面（底面および側面）には、Ｓｉ3 Ｎ4 とＳｉＯ2 の繰り返しによる多層膜４，５，６，７が形成（コーティング）され、反射膜として機能する。また、受光用ＨＥＭＴ１０の直下における基板１の表面（凸部３の表面）には、Ｓｉ3 Ｎ4 膜８が形成（コーティング）され、反射防止膜として機能する。
【００２３】
そして、光（光信号）は図１中の下（基板表面と直交する方向）から入射し、反射防止膜８を通してＩｎＰ基板１に入り、受光用ＨＥＭＴ１０に至る。この受光デバイス１０により光信号が電気信号に変換される。詳しくは、ソース・ドレイン間に所定の電圧（０．５ボルト）を印加した状態において光が照射されると、ソース・ドレイン電流が変化し、これが受光デバイス１０で変換した電気信号として増幅用デバイス３０に搬送される。送られた信号（高周波信号）は増幅用デバイス３０により増幅される。
【００２４】
ここで、基板１に対し前述したように段差（凹部２）を形成するとともに反射多層膜４〜７と反射防止膜８を形成することによって、反射防止膜８により基板１内に光を効率よく入射して受光デバイス１０に光を導くことができるとともに、反射膜４〜７により増幅用デバイス３０への入射を防ぐことができる。さらに、凹部２の斜状面（側面）を利用して基板１の表面に垂直に入射されない光についても効率的に受光デバイス１０へ入射させることができ、かつ、効率的に増幅用デバイス３０ヘの入射を防ぐことができる。受光デバイス１０のみに光が入射するようにすれば、光による増幅用デバイス３０の雑音を抑えることができる。よって、受光デバイス１０と増幅用デバイス３０が隣接しても、光を照射したときの増幅用デバイス３０の特性の変化が抑えられる。このように、受光デバイス１０と増幅用デバイス３０を隣接して集積化することができ、光集積回路の小型化が可能になる。
【００２５】
また、反射防止膜をＳｉ３Ｎ４にて、反射多層膜をＳｉ３Ｎ４及びＳｉＯ ２にて構成すると、基板１の保護膜としての効果も生じるため効果的である。
図２には、受光デバイス１０におけるＩｄ−Ｖｄ特性（ドレインバイアス電圧Ｖｄとドレイン電流Ｉｄの関係を表す特性）を示す。また、図３には、増幅用デバイス３０におけるＩｄ−Ｖｄ特性を示す。
【００２６】
図２の受光デバイス１０の特性において、ドレインバイアス電圧Ｖｄを０．５ボルトにしており、これにより光の照射強度が光未照射から２．８ｍＷの範囲で変わったときにその光照射強度に応じたドレイン電流Ｉｄを得ることができる。
【００２７】
一方、図３の増幅用デバイス３０の特性において、ドレインバイアス電圧Ｖｄとして、ドレイン電流Ｉｄが飽和するドレインバイアス電圧Ｖｄ１にしている。ところで、ＩｎＰを基板としたｌｎＡｌＡｓ／ＩｎＧａＡｓ ＨＥＭＴは、図２の領域Ｚ１で示すごとく、ｌｎＧａＡｓチャネル層内における衝突イオン化現象によってドレイン電流Ｉｄが急激に増加するキンク現象が生じやすい。この電流の急激な増加は、図４に示すように、衝突イオン化によって生じた正孔が、ＩｎＡｌＡｓ層内（ゲートコンタクト層内）にある正孔トラップに捕獲され、ＩｎＡｌＡｓ層のエネルギー準位を図４の一点鎖線で示すように下げて相対的にフェルミレベルを変化させるためと考えられる。
【００２８】
このようなＨＥＭＴを受光デバイスとして用いる場合、このＨＥＭＴに光を照射することにより生成した電子−正孔対のうち、正孔がＩｎＡｌＡｓ層内にある正孔トラップに捕獲され、前記と同様に電流の急激な増加を与える。つまり、光を照射した際に大きな電流増加を生じさせるためには、ＩｎＡｌＡｓ層内の正孔トラップ密度が高いほどよい。このＩｎＡｌＡｓ層内の正孔トラップ密度はＩｎＡｌＡｓの表面工程によって大きく左右される。
【００２９】
そこで、上述したように受光用ＨＥＭＴ１０のゲートリセス構造を２段リセス構造にし、ＩｎＡｌＡｓ層１３が大気に露出する面積を大きくすることによって、ＩｎＡｌＡｓ層内の正孔トラップ密度が高くなり、電流変化を増加させることができる。一方、増幅用ＨＥＭＴ３０は上記のようなキンク現象が生じると電子デバイスとしての性能が低下するため、ゲートリセス構造を１段にしている。
【００３０】
また、図５に示すように、受光用ＨＥＭＴ１０のゲート２段リセス構造を形成した後において、表面に露出したＩｎ0.52Ａｌ0.48Ａｓ層１３を、レジスト膜７０で塗布した状態で、少なくとも酸素を含む雰囲気に接触させる。例えば、大気中に１時間以上放置する。その後に、Ｉｎ0.52Ａｌ0.48Ａｓ層１３上にゲート電極１８（図１参照）を形成する。このようにすることにより、ＩｎＡｌＡｓ層中の正孔トラップ密度を高くすることができる。これは、ＩｎＡｌＡｓ層の表面は活性な酸素によりＡｌ2 Ｏ3 が部分的にでき格子不整合部を作り、その結果、ｌｎＡｌＡｓ中の正孔トラップ密度を高くすることができるものと推定される。
【００３１】
このようにして、受光用ＨＥＭＴに強度を変化させた光（光未照射〜２．８ｍＷ）を照射したときのＩｄ−Ｖｄ特性（図２）として、光を照射することによって、低ドレインバイアス側で大きい電流の増加を得ることができる。
（第２の実施の形態）
次に、第２の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００３２】
図６には、本実施の形態における光集積回路の縦断面を示す。
図６において、ＩｎＰ基板１の下面における受光用ＨＥＭＴ１０の直下の部分には凹部５０が形成され、凹部５０はＩｎＰ基板１をウェットエッチングによって削ることにより形成したものである。凹部５０の側面は斜状（テーパ）となっている。凹部５０の底面には反射防止膜８が形成（コーティング）されるとともに、凹部５０の側面を含めた基板１の表面には反射多層膜４〜７が形成（コーティング）されている。反射多層膜４〜７はＳｉ３Ｎ４とＳｉＯ ２とを繰り返して積層したものであり、反射防止膜８はＳｉ３Ｎ４よりなる。
【００３３】
そして、光は図６中の下から入射し、反射防止膜８を通してＩｎＰ基板１に入り、受光用ＨＥＭＴ１０に至る。この受光デバイス１０により、光信号が電気信号に変換される。さらに、受光デバイス１０で変換した電気信号は、増幅用デバイス３０により増幅される。
【００３４】
ここで、基板１に対し前述したように段差（凹部５０）を形成するとともに反射多層膜４〜７と反射防止膜８を形成することによって、反射防止膜８により基板１内に光を効率よく入射して受光デバイス１０に光を導くことができるとともに、反射膜４〜７により増幅用デバイス３０への入射を防ぐことができる。さらに、凹部５０の斜状面（側面）を利用して基板１の表面に垂直に入射されない光についても効率的に受光デバイス１０へ入射させることができ、かつ、効率的に増幅用デバイス３０ヘの入射を防ぐことができる。受光デバイス１０のみに光が入射するようにすれば、光による増幅用デバイス３０の雑音を抑えることができる。よって、受光デバイス１０と増幅用デバイス３０が隣接しても、光を照射したときの増幅用デバイス３０の特性の変化が抑えられる。このように、受光デバイス１０と増幅用デバイス３０を隣接して集積化することができ、光集積回路の小型化が可能になる。
（比較例）
次に、比較例を、第１の実施の形態との相違点を中心に説明する。
【００３５】
図７には、本比較例における光集積回路の縦断面を示す。
図７において、ＩｎＰ基板１の下面における受光用ＨＥＭＴ１０の直下の部分にＶ型の溝６０が形成され、Ｖ溝６０はＩｎＰ基板１をウェットエッチングによって削ることにより形成したものである。エッチング液として、塩酸と硝酸の混合液を挙げることができる。Ｖ溝６０の内面を含めたＩｎＰ基板１の表面には反射多層膜４〜７が形成（コーティング）されている。また、光を入射する基板１の側面には反射防止膜８が形成（コーティング）されている。反射多層膜４〜７はＳｉ３Ｎ４とＳｉＯ ２とを繰り返して積層したものであり、反射防止膜８はＳｉ３Ｎ４よりなる。
【００３６】
そして、光は図７中の左側から入射し、反射防止膜８を通してＩｎＰ基板１に入り、Ｖ溝６０の部分にコーティングした反射膜４〜７によって光が反射して受光デバイス１０に至る。受光デバイス１０により、光信号が電気信号に変換される。さらに、受光デバイス１０で変換した電気信号は、増幅用デバイス３０により増幅される。
【００３７】
このようにして、光信号を基板表面と平行な方向から入射し、反射防止膜８によって基板１内に光を効率よく入射することができ、かつ、Ｖ溝６０の部分にコーティングした反射膜４〜７によって光を反射させて受光デバイス１０に光を導くことができる。受光デバイス１０のみに光が入射するようにすれば、光による増幅用デバイス３０の雑音を抑えることができる。よって、受光デバイス１０と増幅用デバイス３０が隣接しても、光を照射したときの増幅用デバイス３０の特性の変化が抑えられる。このように、受光デバイス１０と増幅用デバイス３０を隣接して集積化することができ、光集積回路の小型化が可能になる。
【図面の簡単な説明】
【図１】 第１の実施の形態における光集積回路の縦断面図。
【図２】 受光用ＨＥＭＴの光照射時の静特性図。
【図３】 増幅用ＨＥＭＴの特性図。
【図４】 作用を説明するためのエネルギーバンド図。
【図５】 光集積回路の製造方法を説明するための縦断面図。
【図６】 第２の実施の形態における光集積回路の縦断面図。
【図７】 比較例における光集積回路の縦断面図。
【符号の説明】
１…半絶縁性ＩｎＰ基板、２…凹部、４，５，６，７…反射多層膜、８…反射防止膜、１０…受光デバイス、１１…Ｉｎ0.52Ａｌ0.48Ａｓバリア層、１２…Ｉｎ0.80Ｇａ0.20Ａｓ光吸収層（チャネル層）、１３…Ｉｎ0.52Ａｌ0.48Ａｓ電子供給層、１５…Ｉｎ0.53Ｇａ0.47Ａｓキャップ層、１６…リセス、１７…リセス、１８…ゲート電極、１９…ソース電極、２０…ドレイン電極、３０…増幅用デバイス、３１…Ｉｎ0.52Ａｌ0.48Ａｓバリア層、３２…Ｉｎ0.80Ｇａ0.20Ａｓチャネル層、３３…Ｉｎ0.52Ａｌ0.48Ａｓ電子供給層、３５…Ｉｎ0.53Ｇａ0.47Ａｓキャップ層、３６…リセス、３７…ゲート電極、３８…ソース電極、３９…ドレイン電極。
Claims (10)
- 基板（１）上に、光信号を電気信号に変換する受光デバイス（１０）と、前記受光デバイス（１０）で変換した電気信号を増幅する増幅用デバイス（３０）を同一の半導体膜構造にて配置した光集積回路であって、
前記受光デバイス（１０）および増幅用デバイス（３０）は、基板（１）上に形成した電子供給層（１３，３３）と、この電子供給層（１３，３３）から供給された電子が走行するチャネル層（１２，３２）とを具備する高電子移動度トランジスタからなるとともに、
受光用高電子移動度トランジスタ（１０）のゲートリセス構造が２段リセスであり、増幅用高電子移動度トランジスタ（３０）のゲートリセス構造が１段リセスであることを特徴とする光集積回路。 - 請求項１に記載の光集積回路において、
前記受光用高電子移動度トランジスタのゲート電極（１８）のゲート長が０．３５μｍ以下であることを特徴とする光集積回路。 - 請求項１または２に記載の光集積回路において、
前記高電子移動度トランジスタは、前記電子供給層（１３，３３）がＩｎ０．５２Ａｌ０．４８Ａｓからなり、前記チャネル層（１２，３２）がＩｎ０．８０Ｇａ０．２０Ａｓからなることを特徴とする光集積回路。 - 請求項１〜３のいずれか一項に記載の光集積回路において、
電気信号を受光デバイス（１０）から増幅用デバイス（３０）まで導く導波路にコプレナー線路を用いたことを特徴とする光集積回路。 - 請求項１〜４のいずれか一項に記載の光集積回路において、
基板（１）の下面における受光デバイス（１０）の直下を除く部分に、側面が斜状となった凹部（２）を形成し、この凹部（２）の内面に反射膜（４〜７）をコーティングするとともに、受光デバイス（１０）の直下の基板（１）表面に反射防止膜（８）をコーティングし、前記基板（１）の下面から入射する光信号を電気信号に変換することを特徴とす
る光集積回路。 - 請求項１〜４のいずれか一項に記載の光集積回路において、
基板（１）の下面における受光デバイス（１０）の直下の部分に、側面が斜状となった凹部（５０）を形成し、この凹部（５０）の底面に反射防止膜（８）をコーティングするとともに、凹部（５０）の側面を含めた基板（１）の表面に反射膜（４〜７）をコーティングし、前記基板（１）の下面から入射する光信号を電気信号に変換することを特徴とする光集積回路。 - 請求項５または６に記載の光集積回路において、
反射膜（４〜７）を多層膜にて構成したことを特徴とする光集積回路。 - 請求項７に記載の光集積回路において、
反射防止膜（８）をＳｉ３Ｎ４にて構成し、反射多層膜（４〜７）をＳｉＯ ２とＳｉ３Ｎ４にて構成したことを特徴とする光集積回路。 - 基板（１）上における、光信号を電気信号に変換する受光デバイス（１０）と、前記受光デバイス（１０）で変換した電気信号を増幅する増幅用デバイス（３０）が、同一の半導体膜構造を有し、
前記受光デバイス（１０）および増幅用デバイス（３０）が、基板（１）上に形成したＩｎ０．５２Ａｌ０．４８Ａｓ電子供給層（１３，３３）と、この電子供給層（１３，３３）から供給された電子が走行するＩｎ０．８０Ｇａ０．２０Ａｓチャネル層（１２，３２）とを具備する高電子移動度トランジスタであり、
受光用高電子移動度トランジスタ（１０）のゲートリセス構造が２段リセスであり、増幅用高電子移動度トランジスタ（３０）のゲートリセス構造が１段リセスである光集積回路の製造方法であって、
受光用高電子移動度トランジスタ（１０）の２段リセス構造を形成した後において、表面に露出したＩｎ０．５２Ａｌ０．４８Ａｓ層（１３）を、少なくとも酸素を含む雰囲気に接触させた後に、当該Ｉｎ０．５２Ａｌ０．４８Ａｓ層（１３）上にゲート電極（１８）を形成するようにしたことを特徴とする光集積回路の製造方法。 - 請求項９に記載の光集積回路の製造方法において、
前記Ｉｎ０．５２Ａｌ０．４８Ａｓ層（１３）を少なくとも酸素を含む雰囲気に接触させる工程は、大気中に１時間以上放置するものであることを特徴とする光集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000343542A JP4496636B2 (ja) | 2000-11-10 | 2000-11-10 | 光集積回路およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000343542A JP4496636B2 (ja) | 2000-11-10 | 2000-11-10 | 光集積回路およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002151668A JP2002151668A (ja) | 2002-05-24 |
| JP4496636B2 true JP4496636B2 (ja) | 2010-07-07 |
Family
ID=18817894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000343542A Expired - Fee Related JP4496636B2 (ja) | 2000-11-10 | 2000-11-10 | 光集積回路およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4496636B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100464333B1 (ko) * | 2003-03-28 | 2005-01-03 | 삼성전자주식회사 | 수광소자 및 그 제조방법 |
| JP4765285B2 (ja) * | 2004-09-13 | 2011-09-07 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
| JP5244390B2 (ja) * | 2004-09-17 | 2013-07-24 | カリフォルニア インスティテュート オブ テクノロジー | Ｓｏｉウェーハで作ったバック照明式ｃｍｏｓ撮像素子（ｉｍａｇｅｒ）の製造方法 |
| JP5223883B2 (ja) * | 2010-05-17 | 2013-06-26 | ソニー株式会社 | 固体撮像素子 |
| JP6500442B2 (ja) * | 2014-02-28 | 2019-04-17 | 住友電気工業株式会社 | アレイ型受光素子 |
| JP6945633B2 (ja) * | 2017-08-31 | 2021-10-06 | 株式会社京都セミコンダクター | 端面入射型受光素子 |
| WO2022003896A1 (ja) * | 2020-07-02 | 2022-01-06 | 株式会社京都セミコンダクター | 端面入射型半導体受光素子及び端面入射型半導体受光素子の製造方法 |
| US11356054B2 (en) | 2020-07-06 | 2022-06-07 | Kyoto Semiconductor Co., Ltd. | Optical power supply converter |
| JP7085786B1 (ja) * | 2022-01-19 | 2022-06-17 | 株式会社京都セミコンダクター | 半導体受光素子 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08316522A (ja) * | 1995-05-19 | 1996-11-29 | Canon Inc | Ｈｅｍｔ型光検出部を備えた光検出器 |
| JPH09116186A (ja) * | 1995-10-17 | 1997-05-02 | Matsushita Electron Corp | 誘電体分離基板を用いた光半導体装置 |
| JPH11274546A (ja) * | 1998-03-20 | 1999-10-08 | Oki Electric Ind Co Ltd | 半導体受光素子 |
| JPH11297983A (ja) * | 1998-04-10 | 1999-10-29 | Denso Corp | 光応答型高電子移動度トランジスタ |
| JPH11298034A (ja) * | 1998-04-10 | 1999-10-29 | Denso Corp | 光／高周波信号処理装置 |
| JP2000183390A (ja) * | 1998-12-10 | 2000-06-30 | Oki Electric Ind Co Ltd | 半導体受光素子及びその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6482667A (en) * | 1987-09-25 | 1989-03-28 | Mitsubishi Electric Corp | Solid-state image sensor |
| JPH0443675A (ja) * | 1990-06-11 | 1992-02-13 | Sumitomo Electric Ind Ltd | 光電子集積装置 |
| JPH0722603A (ja) * | 1993-06-22 | 1995-01-24 | Toshiba Corp | 光結線装置 |
| JPH09232234A (ja) * | 1996-02-23 | 1997-09-05 | Toshiba Corp | 化合物半導体装置 |
-
2000
- 2000-11-10 JP JP2000343542A patent/JP4496636B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08316522A (ja) * | 1995-05-19 | 1996-11-29 | Canon Inc | Ｈｅｍｔ型光検出部を備えた光検出器 |
| JPH09116186A (ja) * | 1995-10-17 | 1997-05-02 | Matsushita Electron Corp | 誘電体分離基板を用いた光半導体装置 |
| JPH11274546A (ja) * | 1998-03-20 | 1999-10-08 | Oki Electric Ind Co Ltd | 半導体受光素子 |
| JPH11297983A (ja) * | 1998-04-10 | 1999-10-29 | Denso Corp | 光応答型高電子移動度トランジスタ |
| JPH11298034A (ja) * | 1998-04-10 | 1999-10-29 | Denso Corp | 光／高周波信号処理装置 |
| JP2000183390A (ja) * | 1998-12-10 | 2000-06-30 | Oki Electric Ind Co Ltd | 半導体受光素子及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002151668A (ja) | 2002-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6936839B2 (en) | Monolithic integrated circuit including a waveguide and quantum well inversion channel devices and a method of fabricating same | |
| JP2748914B2 (ja) | 光検出用半導体装置 | |
| TWI235502B (en) | Photodevice and manufacturing method thereof, phototransistor, photodiode and waveguide | |
| WO2011083657A1 (ja) | アバランシェフォトダイオード及びそれを用いた受信機 | |
| JP4496636B2 (ja) | 光集積回路およびその製造方法 | |
| JP2004534380A5 (ja) | ||
| US5285514A (en) | Waveguide type photodetector and a method of fabricating the same | |
| WO2017183568A1 (ja) | 光導波路集積受光素子およびその製造方法 | |
| JP3233983B2 (ja) | キャリアの吐き出しの為の手段を有する光検出器及びそれを用いた光通信システム | |
| US5367177A (en) | Wavelength selective heterojunction field effect transistor | |
| JP2004111763A (ja) | 半導体受光装置 | |
| JP7248146B2 (ja) | 受光デバイスおよびその製造方法 | |
| JPH06151809A (ja) | 半導体装置 | |
| JP2004342733A (ja) | 半導体装置の製造方法及びその製造方法による半導体装置 | |
| US11307480B2 (en) | Optical semiconductor device | |
| WO2022018860A1 (ja) | 受光器 | |
| JPH04296066A (ja) | 半導体受光装置 | |
| JPH08316522A (ja) | Ｈｅｍｔ型光検出部を備えた光検出器 | |
| JP3001280B2 (ja) | 導波型光検出器 | |
| JP3538061B2 (ja) | 半導体受光素子とその製造方法 | |
| JPH0832105A (ja) | 光半導体装置 | |
| US20080006895A1 (en) | Surface illuminated photodiode and optical receiver module | |
| JP2005086028A (ja) | 半導体受光装置 | |
| CN117747697A (zh) | Vcsel和pd集成芯片、制作方法及光电子器件 | |
| JPH04242127A (ja) | 導波型光検出器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061121 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100323 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100405 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |