JP7248146B2 - 受光デバイスおよびその製造方法 - Google Patents

受光デバイスおよびその製造方法 Download PDF

Info

Publication number
JP7248146B2
JP7248146B2 JP2021558086A JP2021558086A JP7248146B2 JP 7248146 B2 JP7248146 B2 JP 7248146B2 JP 2021558086 A JP2021558086 A JP 2021558086A JP 2021558086 A JP2021558086 A JP 2021558086A JP 7248146 B2 JP7248146 B2 JP 7248146B2
Authority
JP
Japan
Prior art keywords
type
layer
inp
ingaasp
waveguide core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021558086A
Other languages
English (en)
Other versions
JPWO2021100133A1 (ja
Inventor
圭穂 前田
達郎 開
浩 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of JPWO2021100133A1 publication Critical patent/JPWO2021100133A1/ja
Application granted granted Critical
Publication of JP7248146B2 publication Critical patent/JP7248146B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • G02F1/025—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction in an optical waveguide structure
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12078—Gallium arsenide or alloys (GaAs, GaAlAs, GaAsP, GaInAs)
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1228—Tapered waveguides, e.g. integrated spot-size transformers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、高速、高感度動作に優れる受光デバイスおよびその製造方法に関する。
光通信のトラフィック増大に伴って、光送受信器の高速化・小型化と共に・低消費電力化、低コスト化が求められている。光送受信器の小型・低コスト化には、構成部品である光フィルターや光変調器等を含む光回路についても、低コストで製造可能であり、より小型なものが必要である。
小型な光回路を低コストかつ大量生産に実現する技術として、近年シリコンフォトニクス（Ｓｉｌｉｃｏｎ ｐｈｏｔｏｎｉｃｓ：ＳｉＰｈ）が注目を集めており、ＳｉＰｈ光回路の研究開発が盛んに行われている。しかしながら、ＳｉＰｈで主に用いられる材料であるＳｉおよびＧｅを用いた、レーザー光源はいまだ研究開発の途上であり、十分な性能を有する報告はいまだなされていない。そのため、ＳｉＰｈを光送受信器に用いる場合には、化合物半導体を材料とした光源を集積する必要がある。
光源集積の方法としては、チップ化後のハイブリッド実装や、ウェハ状態のＳｉＰｈ光回路にレーザー光源チップを実装する方法、ウェハ接合によってＳｉＰｈウェハと化合物半導体ウェハを貼りあわせた後にレーザーを形成する方法等が報告されている。特に、ウェハ接合によって低コストに集積可能な薄膜（メンブレン）型レーザー光源は、高い光閉じ込めとキャリア注入効率から、低い閾値電流と低消費電力化を実現できるので、注目を集めている（非特許文献１）。
受光デバイスとしては、薄膜（メンブレン）型レーザーとモノリシックに集積可能なフォトダイオード（Ｐｈｏｔｏｄｉｏｄｅ：ＰＤ）およびアバランシェフォトダイオード（Ａｖａｌａｎｃｈｅ ｐｈｏｔｏｄｉｏｄｅ：ＡＰＤ）として、図１７Ａ、図１７Ｂに示す横電流注入型の構造が従来提案されてきた。
図１７Ａに示す受光デバイスでは、Ｓｉ基板表面に形成したＳｉＯ２膜６０２上に、屈折率の高いｉ型ＩｎＧａＡｓをコア６０６、ＩｎＰをクラッド６０５、６０７とした矩形導波路構造を構成している。さらに、ｉ型ＩｎＧａＡｓコア６０６の両側のＩｎＰ６０３、６０８、その上に積層されたＩｎＧａＡｓ６０４，６０９はそれぞれ、ｎ型およびｐ型にドーピングされており、ＰＩＮ接合が形成されている。表面はＳｉＯ２保護膜６１０と電極６１１、６１２が形成されている。光はこの矩形導波路中を伝搬しながら、ｉ型ＩｎＧａＡｓコア６０６で直接吸収され、キャリアが光生成される。ｉ型ＩｎＧａＡｓコア６０６は非特許文献２に示すように、多重量子井戸構造（Ｍｕｌｔｉｐｌｅ Ｑｕａｎｔｕｍ Ｗｅｌｌ：ＭＱＷ）でもよい。
図１７Ｂに示す受光デバイスでは、Ｓｉ基板７０１表面に形成したＳｉＯ２膜７０２上に、ｎ型ＩｎＧａＡｓＰをコア７０４、ＩｎＰをクラッド７０３とした矩形導波路構造を構成している。さらに、この矩形導波路上にＩｎＧａＡｓ層７０６が装荷されており、領域毎にｐ型７０７、ｎ型７０５にドーピングされることにより横型のＰＩＮ接合が形成さている。表面はＳｉＯ２保護膜７０８と電極７０９、７１０が形成されている。ＩｎＧａＡｓＰ７０４／ＩｎＰ７０３光導波路を伝搬するモードの一部は、このＩｎＧａＡｓ層７０６で吸収され、キャリアが光生成されることでＰＤとして動作する。
また、上記のフォトダイオードは高電界を印加することでＡＰＤとしても利用することができる。ＡＰＤは、内部利得によって光信号を増幅することで、高感度な受光が可能となる。また、一般的に半導体光増幅器（ＳＯＡ）と比較して消費電力が小さいことが特徴であり、光受信器の小型・低消費電力化において重要である。
一方、近年のイーサネット（登録商標）をはじめとした中・長距離光通信では、４００Ｇｂｐｓを超える伝送帯域の確保のためにパルス振幅変調（Ｐｕｌｓｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ：ＰＡＭ）を用いた多値化技術が適用されることが多い。ＰＡＭ技術を適用する際のＰＤ・ＡＰＤへの要求条件として、光入力パワーに対する応答の線形性が高いことが求められる。
T. Fujii et al., "Heterogeneously integrated lasers using epitaxially grown III-V active layer on directly bonded InP/SiO2/Si substrate," IEEE IPC 2016 (2016) 540-541. Y. Baumgartner, et. al., "CMOS-Compatible Hybrid III-V/Si Photodiodes Using a Lateral Current Collection Scheme," ECOC 2018 (2018) 1-3.
上記の通り、薄膜型レーザー光源とモノリシック集積可能な薄膜型ＰＤ、ＡＰＤとして図１７Ａ，および図１７Ｂの構造が提案されてきた。図１７Ａの構造では、導波路に強く光が閉じ込められるため、高パワー光入力時には、光入射端のＩｎＧａＡｓコア６０６では多量のキャリアが生成され、空間電荷効果が起きやすい。空間電荷効果が発生すると、生成キャリアの遮蔽効果によってＰＩＮ接合内部の電界が打ち消されるため、ある印加電圧におけるキャリアのドリフト速度の低下に伴う動作速度低下や、アバランシェ増幅利得の低下を招く。また、定バイアス電圧印加時の、入力光パワーに対する動作速度およびアバランシェ増倍利得の変動は、ＰＡＭ信号を伝送する際に信号品質の低下を招いてしまう。
図１７Ｂに示した構造では、図１７Ａよりもｉ型ＩｎＧａＡｓ吸収層７０６で吸収される単位長さあたりの光量が少ないため、空間電荷効果の発生を抑制することができる。しかしながら、図１７Ｂの構造では、ｉ型ＩｎＧａＡｓ吸収層７０６で生成された光キャリアである電子と正孔はそれぞれ薄いＩｎＧａＡｓ層中をｎ型ＩｎＧａＡｓ７０５およびｐ型ＩｎＧａＡｓ７０７まで走行する。したがって、このＩｎＧａＡｓ層のシート抵抗は大きくなってしまう。大きなシート抵抗は直列抵抗として、ＣＲ時定数を増大させ、動作速度の低下を招く。
さらに、図１７Ｂの構造では、ＰＩＮ構造の寸法によっては、導波路コア７０４からｉ型ＩｎＧａＡｓ吸収層７０６に漏れ出す光は、ｎ型ＩｎＧａＡｓ７０５およびｐ型ＩｎＧａＡｓ７０７領域にも漏れ出すため、各領域でキャリアが光生成される。ここで、ｎ型ＩｎＧａＡｓ７０５中の正孔およびｐ型ＩｎＧａＡｓ７０７中の電子は、少数キャリアの濃度拡散によってｉ型ＩｎＧａＡｓ７０６領域まで移動し、ｉ型ＩｎＧａＡｓ７０６中で電界によって加速され、それぞれｐ型ＩｎＧａＡｓ７０７領域およびｎ型ＩｎＧａＡｓ７０５領域に到達するまで走行する。特に、ｎ型ＩｎＧａＡｓ７０５で生成される正孔は、移動度およびドリフト速度が遅く、トータルの走行距離も長くなるため、動作速度を律速する要因となる。
以上のように、従来の横電流注入型薄膜ＰＤ・ＡＰＤでは、高パワー光入力時の空間電荷効果の抑制と高速・高感度動作を両立することが困難であった。
本発明は、横電流注入型薄膜（メンブレン）型のＡＰＤにおいて、高パワー光入力時の空間電荷効果の抑制と高速・高感度動作を両立することを目的とする。
上述したような課題を解決するために、本発明に係る受光デバイスは、基板上に、第１のｉ型クラッドと、前記第１のｉ型クラッド上に形成されている、所定の幅のｎ型導波路コアと、当該ｎ型導波路コアの側面に接する第２のｉ型クラッドと、前記ｎ型導波路コアの一部を含む領域の上方に、ｉ型挿入層を介して形成されている、ｐ型吸収層と、ｐ型拡散障壁層と、ｐ型コンタクト層と、ｐ型電極と、前記ｎ型導波路コアの他の一部の上面に形成されている、ｎ型電極とを備える。
また、本発明に係る受光デバイスの製造方法は、基板上に第１のｉ型ＩｎＰクラッドとｎ型ＩｎＧａＡｓＰを順次積層した層構造における当該ｎ型ＩｎＧａＡｓＰを加工して、ｎ型ＩｎＧａＡｓＰ導波路コアを形成する工程と、前記ｎ型ＩｎＧａＡｓＰ導波路コアを埋め込むように第２のｉ型ＩｎＰクラッドとｉ型ＩｎＰ挿入層とを積層する工程と前記ｉ型ＩｎＰ挿入層上にｐ型ＩｎＧａＡｓ吸収層、ｐ型ＩｎＧａＡｓＰ拡散障壁層、ｐ型ＩｎＧａＡｓコンタクト層を順次積層する工程と、ｐ型領域における前記ｐ型ＩｎＧａＡｓ吸収層と前記ｐ型ＩｎＧａＡｓＰ拡散障壁層と前記ｐ型ＩｎＧａＡｓコンタクト層とを所定の幅に加工するとともに、ｎ型領域における前記ｐ型ＩｎＧａＡｓ吸収層と前記ｐ型ＩｎＧａＡｓＰ拡散障壁層と前記ｐ型ＩｎＧａＡｓコンタクト層を除去する工程と、ｎ型領域における前記ｎ型ＩｎＧａＡｓＰ導波路コア上の前記ｉ型ＩｎＰ挿入層の一部を除去する工程と、前記ｐ型ＩｎＧａＡｓコンタクト層の表面と前記ｎ型ＩｎＧａＡｓＰ導波路コアの表面それぞれに電極を形成する工程とを有する。
本発明によれば、縦型ＵＴＣ－ＰＤ構造を適用した薄膜ＡＰＤ構造を採用することにより、高パワー光入力時の空間電荷効果の抑制と高速・高感度動作を両立することができ、ＰＡＭ信号等の多値化技術を用いた大容量通信への適用が可能になるという効果が得られる。
図１は、本発明の第１の実施の形態に係る受光デバイスの上面図である。 図２Ａは、本発明の第１の実施の形態に係る受光デバイスのＡ－Ａ’における断面図である。 図２Ｂは、本発明の第１の実施の形態に係る受光デバイスのＢ－Ｂ’における断面図である。 図３は、本発明の第１の実施の形態に係る受光デバイスにおける導波光モードの有限差分時間領域法（ＦＤＴＤ）シミュレーション計算結果を示す図である。 図４Ａは、本発明の第１の実施の形態に係る受光デバイスのｐ型領域における、逆バイアス４Ｖを印加した時のエネルギーダイアグラムを示す図である。 図４Ｂは、本発明の第１の実施の形態に係る受光デバイスのｐ型領域における、逆バイアス４Ｖを印加した時の電界分布を示す図である。 図５は、アバランシェブレークダウン電圧と電界の不純物濃度依存性を示す図である。 図６は、光電応答の３ｄＢ帯域と受光感度の、ｐ型領域の長さ依存性を示す図である。 図７は、本発明の第１の実施の形態に係る受光デバイスの製造方法におけるウェハ接合工程を説明する図である。 図８は、本発明の第１の実施の形態に係る受光デバイスの製造方法におけるＩｎＰ基板の除去工程を説明する図である。 図９は、本発明の第１の実施の形態に係る受光デバイスの製造方法におけるｎ型ＩｎＧａＡｓＰ導波路コアの形成工程を説明する図である。 図１０は、本発明の第１の実施の形態に係る受光デバイスの製造方法における結晶再成長工程を説明する図である。 図１１Ａは、本発明の第１の実施の形態に係る受光デバイスの製造方法におけるｐ型領域でのエッチング工程を説明する図である。 図１１Ｂは、本発明の第１の実施の形態に係る受光デバイスの製造方法におけるｎ型領域でのエッチング工程を説明する図である。 図１２Ａは、本発明の第１の実施の形態に係る受光デバイスの製造方法におけるｐ型領域でのｐ型オーミック電極を形成する工程を説明する図である。 図１２Ｂは、本発明の第１の実施の形態に係る受光デバイスの製造方法におけるｎ型領域でのｎ型オーミック電極を形成する工程を説明する図である。 図１３Ａは、本発明の第１の実施の形態に係る受光デバイスの製造方法におけるｐ型領域でのＳｉＯ２膜の堆積工程を説明する図である。 図１３Ｂは、本発明の第１の実施の形態に係る受光デバイスの製造方法におけるｎ型領域でのＳｉＯ２膜の堆積工程を説明する図である。 図１４Ａは、本発明の第１の実施の形態に係る受光デバイスの製造方法におけるｐ型領域での電極用開口部の形成工程を説明する図である。 図１４Ｂは、本発明の第１の実施の形態に係る受光デバイスの製造方法におけるｎ型領域での電極用開口部の形成工程を説明する図である。 図１５Ａは、本発明の第１の実施の形態に係る受光デバイスの製造方法におけるｐ型領域での電極材料の蒸着工程を説明する図である。 図１５Ｂは、本発明の第１の実施の形態に係る受光デバイスの製造方法におけるｎ型領域での電極材料の蒸着工程を説明する図である。 図１６は、本発明の第２の実施の形態に係る受光デバイスの上面図である。 図１７Ａは、従来技術の受光デバイスの断面図である。 図１７Ｂは、従来技術の受光デバイスの断面図である。
＜第１の実施の形態＞
以下、本発明の第１の実施の形態に係る受光デバイスについて、図１～２Ｂを参照して説明する。
＜受光デバイスの構造＞
図１に本発明の第１の実施の形態に係る受光デバイス１００の上面図、図２Ａ、Ｂに本発明の第１の実施の形態に係る受光デバイス１００の断面図を示す。図２Ａは図１中のＡ－Ａ’における断面図、図２Ｂは図１中のＢ－Ｂ’における断面図である。
図１に示すように、受光デバイス１００は、ｐ型電極１０６Ａを有するｐ型領域１１とｎ型電極１０６Ｂを有するｎ型領域１２とから構成される。
図２Ａに示すように、受光デバイス１００のｐ型領域１１は、Ｓｉ基板１０１、誘電体絶縁膜（ＳｉＯ２）１０２、ｎ型ＩｎＧａＡｓＰ導波路コア（エネルギーギャップ組成：０．９５ｅＶ）１０４、第１のｉ型ＩｎＰクラッド１０３、第２のｉ型ＩｎＰクラッド１０３１、ｉ型ＩｎＰ挿入層１０７、ｐ型ＩｎＧａＡｓ吸収層１０８、ｐ型ＩｎＧａＡｓＰ拡散障壁層（エネルギーギャップ組成：０．９ｅＶ）１０９、ｐ型ＩｎＧａＡｓコンタクト層１１０、埋め込み絶縁膜（ＳｉＯ２）１０５、ｐ型オーミック電極１０６１Ａおよびｐ型電極１０６Ａから構成される。ここで、第２のｉ型ＩｎＰクラッド１０３１は、ｎ型ＩｎＧａＡｓＰ導波路コア１０４の側面に接する。
また、ｐ型領域１１において、ｐ型ＩｎＧａＡｓ吸収層１０８、ｐ型ＩｎＧａＡｓＰ拡散障壁層１０９、ｐ型ＩｎＧａＡｓコンタクト層１１０は、ｎ型ＩｎＧａＡｓＰ導波路コア１０４のすべての部分を含む領域の上方にｉ型ＩｎＰ挿入層１０７を介して積層されてもよいし、ｎ型ＩｎＧａＡｓＰ導波路コア１０４の一部を含む領域の上方にｉ型ＩｎＰ挿入層１０７を介して積層されてもよい。
また、ｐ型領域１１において、ｐ型オーミック電極１０６１Ａは、ｐ型ＩｎＧａＡｓコンタクト層１１０のすべての部分を含む領域の上面に形成されてもよいし、ｐ型ＩｎＧａＡｓコンタクト層１１０の一部を含む領域の上面に形成されてもよい。
また、ｐ型領域１１において、ｐ型電極１０６Ａは、ｐ型オーミック電極１０６１Ａのすべての部分を含む領域の上面に形成されてもよいし、ｐ型オーミック電極１０６１Ａの一部を含む領域の上面に形成されてもよい。
図２Ｂに示すように、受光デバイス１００のｎ型領域１２は、Ｓｉ基板１０１、誘電体絶縁膜（ＳｉＯ２）１０２、ｎ型ＩｎＧａＡｓＰ導波路コア（エネルギーギャップ組成：０．９５ｅＶ）１０４、第１のｉ型ＩｎＰクラッド１０３、第２のｉ型ＩｎＰクラッド１０３１、埋め込み絶縁膜（ＳｉＯ２）１０５、ｎ型オーミック電極１０６１Ｂおよびｎ型電極１０６Ｂから構成される。
ここで、ｎ型領域１２において、ｎ型オーミック電極１０６１Ｂは、ｎ型ＩｎＧａＡｓＰ導波路コア１０４のすべての部分を含む領域の上面に形成されてもよいし、ｎ型ＩｎＧａＡｓＰ導波路コア１０４の一部を含む領域の上面に形成されてもよい。
ここで、ｎ型領域１２において、ｎ型電極１０６Ｂは、ｎ型オーミック電極１０６１Ｂのすべての部分を含む領域の上面に形成されてもよいし、ｎ型オーミック電極１０６１Ｂの一部を含む領域の上面に形成されてもよい。
このように、受光デバイス１００は、ｐ型領域１１に含まれるｎ型導波路コア１０４の一部の上方に、ｉ型ＩｎＰ挿入層１０７を介して、ｐ型ＩｎＧａＡｓ吸収層１０８、ｐ型ＩｎＧａＡｓＰ拡散障壁層１０９、ｐ型ＩｎＧａＡｓコンタクト層１１０、ｐ型オーミック電極１０６１Ａ、ｐ型電極１０６Ａを備え、ｎ型領域１２に含まれるｎ型導波路コア１０４の他の一部の上面にｎ型オーミック電極１０６１Ｂ、ｎ型電極１０６Ｂを備える構成を有する。
ここで、ｐ型領域１１の長さＬ１は１μｍ以上３０μｍ以下であることが望ましく、ｎ型領域１２の長さＬ２は１μｍ以上１０μｍ以下であることが望ましい。また、ｎ型ＩｎＧａＡｓＰ導波路コア１０４の幅Ｗ１は４００ｎｍ以上８００ｎｍ以下であることが望ましい。
また、ｐ型半導体とのコンタクトは、ｐ型領域１１においてｐ型ＩｎＧａＡｓコンタクト層１１０を介して行われる。一方、ｎ型半導体とのコンタクトは、ｎ型領域１２においてｎ型ＩｎＧａＡｓＰ導波路コア１０４を介して行われる。
上記構造は、従来技術とは異なり、縦型ＰＩＮ接合が形成されており、さらに通信波長帯においてｐ型ＩｎＧａＡｓ吸収層１０８は光を吸収するため、ＰＤとして動作する。ｐ型ＩｎＧａＡｓの組成はＩｎＰと格子整合するものである。
ｐ型ＩｎＧａＡｓＰ拡散障壁層１０９の組成は、ＩｎＰと格子整合し、かつそのバンドギャップエネルギーがｐ型ＩｎＧａＡｓよりも大きくなるような組成であればよく、０．８５ｅＶ以上０．９ｅＶ以下が望ましい。
ｎ型ＩｎＧａＡｓＰ導波路コア１０４のエネルギーギャップ組成を０．９５ｅＶとしたが、ＩｎＰと格子整合し、入力する光（本実施の形態では１．５５μｍ波長の光）を吸収しない組成であればよく、０．８１ｅＶ以上０．９５ｅＶ以下が望ましい。
ｐ型ＩｎＧａＡｓコンタクト層１１０は、ｐ型オーミック電極１０６１Ａとのオーミック接触をとるため、１×１０１９ｃｍ－３程度の高濃度ドーピングが行われている。同様に、ｎ型ＩｎＧａＡｓＰ導波路コア１０４は、ｎ型オーミック電極１０６１Ｂとのオーミック接触をとるため、１×１０１９ｃｍ－３程度の高濃度ドーピングが行われている。ここで、ドーピング濃度は１×１０１９ｃｍ－３程度に限られることなく、１×１０１８ｃｍ－３～１×１０２１ｃｍ－３程度の高濃度であればよい。
＜受光デバイスの動作原理＞
次に、本発明の第１の実施の形態に係る受光デバイス１００の動作原理を図２Ａ、Ｂを参照しながら説明する。
受光デバイス１００におけるｐ型領域１１とｎ型領域１２とは、共通のＳｉ基板１０１上に共通のｎ型ＩｎＧａＡｓＰ導波路コア１０４を有し、ｐ型領域１１におけるｎ型ＩｎＧａＡｓＰ導波路コア１０４の端面から光が光信号として入力されて（図１の矢印１３で光の入力方向を示す）、ｎ型ＩｎＧａＡｓＰ導波路コア１０４を伝搬して（図１の矢印１４で光の導波方向を示す）、ｐ型領域１１で光が電子とホールに変換され、電子がｎ型ＩｎＧａＡｓＰ導波路コア１０４をｐ型領域１１からｎ型領域１２に走行して、ｎ型電極１０６Ｂから電気信号として出力される。このように、ｐ型領域１１とｎ型領域１２とは、光の導波方向に隣接している。
受光デバイス１００は、通信波長帯の光に対してＰＤとして機能する。図２Ａ、図３に示すＰＤ領域（ｐ型領域１１）において、ｎ型ＩｎＧａＡｓＰ導波路コア１０４を伝搬する光の一部はその上部に装荷されたｐ型ＩｎＧａＡｓ吸収層１０８で吸収され、電子・正孔対を生成する。
図３は、ｎ型ＩｎＧａＡｓＰ導波路コア１０４の幅を６００ｎｍ、厚さを１００ｎｍとして、第１のｉ型ＩｎＰクラッド１０３の厚さを５０ｎｍ、第２のｉ型ＩｎＰクラッド１０３１の厚さを１００ｎｍ、ｉ型ＩｎＰ挿入層１０７の厚さを５０ｎｍ、ｐ型ＩｎＧａＡｓ吸収層１０８の厚さを５０ｎｍとしたときの導波光（波長：１．５５μｍ）のモードの有限差分時間領域法（ＦＤＴＤ）シミュレーション計算結果である。
図中には、光強度の相対値（１×１０－１１～８×１０－１１）を楕円形の実線、点線、鎖線で示す。この楕円形の広がりがｎ型ＩｎＧａＡｓＰ導波路コア１０４内を導波する光が漏れ出す様子を表す。
図３に示すように、ｎ型ＩｎＧａＡｓＰ導波路コア１０４における導波光がｐ型ＩｎＧａＡｓ吸収層１０８に漏れ出していることがわかる。このとき、導波光全ての積分した値をＰ０、ｐ型ＩｎＧａＡｓ吸収層１０８に漏れ出している導波光の積分値をＰＡとしたときに、ＰＡ／Ｐ０の値は８％である。ここで、ＰＡ／Ｐ０の値は、ｎ型ＩｎＧａＡｓＰ導波路コア１０４の幅、およびｉ型ＩｎＰ挿入層１０７の厚さの設計により調整が可能であり、２％以上１０％以下とすることが望ましい。
上述の通り、ｐ型ＩｎＧａＡｓ吸収層１０８に漏れ出した光は、ｐ型ＩｎＧａＡｓ吸収層１０８で吸収され、電子・正孔対を生成する。ｐ型ＩｎＧａＡｓ吸収層１０８で生成された電子は、拡散過程と電界によって、ｉ型ＩｎＰ挿入層１０７に流れ込み、加速され、ｎ型ＩｎＧａＡｓＰ導波路コア１０４まで走行する。ここで、ｐ型ＩｎＧａＡｓＰ拡散障壁層１０９は、光生成された電子が、ｐ型ＩｎＧａＡｓコンタクト層１１０側へと拡散することを防ぐ役割を果たしている。ここで、電界はｐ型電極１０６Ａとｎ型電極１０６Ｂとの間で印加される。
一方、ｐ型ＩｎＧａＡｓ吸収層１０８で生成された正孔は、多数キャリアであるため、即座に誘電緩和される。ここで、Ｕｎｉ－ｔｒａｖｅｌｉｎｇ ｃａｒｒｉｅｒ ｐｈｏｔｏｄｉｏｄｅ （ＵＴＣ－ＰＤ、非特許文献３：T. Ishibashi, N. Shimizu, S. Kodama, H. Ito, T. Nagatsuma, and T. Furuta, "Uni-Traveling-Carrier Photodiodes," in Ultrafast Electronics and Optoelectronics, M. Nuss and J. Bowers, eds., Vol. 13 of OSA Trends in Optics and Photonics Series (Optical Society of America, 1997), paper UC3.）構造が縦方向に形成されている。ＵＴＣ－ＰＤにおいては、光生成された電子は、ＩｎＧａＡｓ吸収層の積層方向に対して垂直に流れるため、ＩｎＧａＡｓ吸収層のシート抵抗はほぼ無視することができ、ＣＲ時定数の増大に起因する動作速度の低下を防ぐことができる。このＵＴＣ－ＰＤ構造では、電子のみがキャリア走行時間に寄与し、正孔は寄与しない。さらに、電子の速度オーバーシュート現象を利用できるため、従来の横電流注入型ＰＩＮ－ＰＤと比較してキャリア走行時間を大幅に短縮可能である。
また、光生成された正孔はすぐに誘電緩和されるため、光生成電子正孔対による内部電界の遮蔽効果（空間電荷効果）は発生しない。従って、高パワー光入力時の空間電荷効果の抑制できるので、定バイアス電圧印加時の動作速度の変動を抑制でき、高速・高感度動作と両立することが可能である。
また、ｉ型ＩｎＰ挿入層１０７に電界が集中する。この層を５０ｎｍ以上１００ｎｍ以下の極薄層にすることで、電子および正孔が急加速され衝突電離を引き起こす、アバランシェ増倍層として機能する。
図４Ａ、Ｂに本発明の第１の実施の形態に係る受光デバイス１００のｐ型領域１１における、逆バイアス４Ｖを印加した時のエネルギーダイアグラム（図４Ａ）および電界分布（図４Ｂ）を示す。各図中の横軸は、ｐ型ＩｎＧａＡｓコンタクト層１１０から基板１０１に向かう距離を示す。各層の膜厚と不純物濃度は、ｐ型ＩｎＧａＡｓコンタクト層１１０を１０ｎｍ、１×１０１９ｃｍ－３、ｐ型ＩｎＧａＡｓＰ拡散障壁層１０９を１０ｎｍ、１×１０１９ｃｍ－３、ｐ型ＩｎＧａＡｓ吸収層を５０ｎｍ、１×１０１９ｃｍ－３、ｉ型ＩｎＰアバランシェ増倍層を５０ｎｍ、１×１０１５ｃｍ－３、ｎ型ＩｎＧａＡｓＰ導波路コアを１００ｎｍ、１×１０１９ｃｍ－３として、ポアソン方程式と電流連続の式を組みあわせて計算した。図４Ｂより、ｉ型ＩｎＰ挿入層１０７に約１ ＭｅＶ／ｃｍ程度の高電界が印加されていることがわかる。
図５に、非特許文献４（Kyuregyan, A. S. and S. N. Yurkov, Sov. Phys. Semicond. 23, 10 (1989) 1126-1132. http://www.ioffe.ru/SVA/NSM/Semicond/InP/electric.html）に示されるアバランシェブレークダウン電圧３５と電界３６の不純物濃度依存性を示す。ｉ型ＩｎＰの不純物濃度に相当する１０１６／ｃｍ３程度で、アバランシェブレークダウン電界は約１ＭｅＶ／ｃｍであり、アバランシェ増倍が発生することがわかる。図４の結果を考慮すると、本発明の第１の実施の形態に係る受光デバイス１００のｐ型領域１１では逆バイアス４Ｖを印加した時に約１ＭｅＶ／ｃｍ程度の高電界が印加されるので、アバランシェ増倍が発生してＡＰＤ動作が可能である。
このアバランシェ増倍において、本実施の形態に係る受光デバイスでは、上述の通り、高パワー光入力時の空間電荷効果を抑制できるため、光入力パワーに対する内部電界の変動が抑制され、アバランシェ増倍利得の変動を防ぐことができる。
図６は、ｐ型ＩｎＧａＡｓ吸収層の光吸収係数α＝８０００ｃｍ－１、電子のドリフト速度ｖｅ＝１×１０５ｃｍ／ｓ、ｎ型ＩｎＧａＡｓＰ導波路コアからｐ型ＩｎＧａＡｓ吸収層への光漏れ出し量を８％、ｐ型ＩｎＧａＡｓ吸収層の幅を１μｍ、波長を１５５０ｎｍとしたときの、光電応答の３ｄＢ帯域のＰＤ長さ依存性および、受光感度のＰＤ長さ依存性の計算結果をプロットしたものである。さらに、光電応答の３ｄＢ帯域については、アバランシェ増倍率Ｍをパラメータとして計算した結果をプロットしている。計算は、ポアソン方程式と電流連続の式に基づき算出されたインピーダンスを用いて行った。０．８Ａ／Ｗを超える受信感度（すなわち、ＰＤの長さが１５μｍ以上）において、増倍率Ｍが１以上２０以下で、３５ＧＨｚを超える３ｄＢ帯域が実現可能であることがわかる。
以上のように、第１の実施の形態に係る受光デバイスは、縦型ＵＴＣ－ＰＤ構造を適用した薄膜ＡＰＤ構造を採用することにより、横電流注入型ＰＤ・ＡＰＤと同様に、薄膜型ＬＤとの集積性を維持して、ＩｎＧａＡｓ吸収層のシート抵抗はほぼ無視することができ、ＣＲ時定数の増大に起因する動作速度の低下を防ぐことができる。また、キャリアの走行時間を短縮できる。さらに、空間電荷効果の抑制によって、定バイアス電圧印加時の動作速度およびアバランシェ増倍利得の変動を防ぐことができる。
したがって、第１の実施の形態に係る受光デバイスは、高速かつ高感度動作を安定して提供できる。
＜受光デバイスの製造方法＞
次に、図７～図１５Ｂを参照しながら、本実施の形態おける受光デバイス１００の製造方法について説明する。図７～図１０は、ｐ型領域１１とｎ型領域１２における共通の製造工程を示す。図１１Ａ、１２Ａ、１３Ａ，１４Ａ、１５Ａは、ｐ型領域１１における製造工程を示し、図２Ａで示すｐ型領域１１でのＡ－Ａ’断面を示す。図１１Ｂ、１２Ｂ、１３Ｂ，１４Ｂ、１５Ｂは、ｎ型領域１２における製造工程を示し、図２Ｂで示すｎ型領域１２でのＢ－Ｂ’断面を示す。
まず、公知のエピタキシャル結晶成長技術を用いて、ＩｎＰ基板５０５上に、ｎ型ＩｎＧａＡｓＰ層５０４および第１のｉ型ＩｎＰクラッド５０３を結晶成長する。続いて、ウェハ接合技術を用いて、第１のｉ型ＩｎＰクラッド５０３を下面にしたＩｎＰ基板上の結晶と、熱酸化膜５０２を上面にしたＳｉ基板５０１とを、第１のｉ型ＩｎＰクラッド５０３の表面と熱酸化膜５０２の表面を合わせてウェハ接合する。Ｓｉ基板はＳｉ導波路等のＳｉＰｈ光回路が形成されたＳＯＩ基板等でも良い（図７）。
その後、公知の基板研磨技術およびウェットエッチング技術を用いて、ＩｎＰ基板５０５を除去する（図８）。
次に、ｎ型ＩｎＧａＡｓＰ層５０４を公知のフォトリソグラフィおよびドライエッチング技術によって、エッチングを行い加工して、ｎ型ＩｎＧａＡｓＰ導波路コア５０４を形成する（図９）。このとき、同時にスポットサイズ変換を行うテーパー導波路を形成することもできる。
次に、公知の結晶成長技術によって、ｎ型ＩｎＧａＡｓＰ導波路コア５０４を埋め込むｉ型ＩｎＰ層５０６（図２Ａ、Ｂにおける第２のｉ型ＩｎＰクラッド１０３１とｉ型ＩｎＰ挿入層１０７に相当する。）および、ｐ型ＩｎＧａＡｓ吸収層５０７、ｐ型ＩｎＧａＡｓＰ拡散障壁層５０８、ｐ型ＩｎＧａＡｓコンタクト層５０９の結晶再成長を行う（図１０）。ここで、ｎ型ＩｎＧａＡｓＰ導波路コア５０４、ｐ型ＩｎＧａＡｓ吸収層５０７、ｐ型ＩｎＧａＡｓＰ拡散障壁層５０８、ｐ型ＩｎＧａＡｓコンタクト層５０９における不純物のドーピングはすべて結晶成長時に行う。
続いて、ｐ型領域１１では、ｐ型ＩｎＧａＡｓ吸収層５０７、ｐ型ＩｎＧａＡｓＰ拡散障壁層５０８、ｐ型ＩｎＧａＡｓコンタクト層５０９を所望の幅（本実施の形態においては６００ｎｍ）となるようにエッチングする（図１１Ａ）。
同時に、ｎ型領域１２におけるｐ型ＩｎＧａＡｓ吸収層５０７、ｐ型ＩｎＧａＡｓＰ拡散障壁層５０８、ｐ型ＩｎＧａＡｓコンタクト層５０９全てをエッチングして除去する。続いて、ｎ型ＩｎＧａＡｓＰ導波路コア５０４の上の一部のｉ型ＩｎＰ層５０６をドライエッチングによって除去する（図１１Ｂ）。
次に、ｐ型領域１１では、ｐ型オーミック電極５１１Ａをｐ型ＩｎＧａＡｓコンタクト層５０９上に形成する（図１２Ａ）。ｎ型領域１２では、ｎ型オーミック電極５１１Ｂをｎ型ＩｎＧａＡｓＰ導波路コア５０４の上に形成する（図１２Ｂ）。ここで、ｎ型オーミック電極５１１Ｂをｎ型ＩｎＧａＡｓＰ導波路コア５０４上にのみ形成したが、ｉ型ＩｎＰ層５０６の一部を含めた領域に形成してもよく、ｎ型オーミック電極５１１Ｂがｎ型ＩｎＧａＡｓＰ導波路コア５０４上の一部に形成されていればよい。オーミック電極材料には、薄層のチタン（厚さ；５０ｎｍ）と白金（厚さ；８０ｎｍ）と金（厚さ；１００ｎｍ）を用いる。
次に、ｐ型オーミック電極５１１Ａの表面とｎ型オーミック電極５１１Ｂの表面それぞれに電極５１２Ａ、５１２Ｂを形成するために、表面保護用のＳｉＯ２膜５１０をスパッタリング技術によって堆積する（図１３Ａ、図１３Ｂ）。
次に、電極形成のために、上記の表面保護用ＳｉＯ２膜５１０の一部にドライエッチングによって開口部を設ける（図１４Ａ、図１４Ｂ）。
最後に、公知の真空蒸着技術によって電極材料を蒸着して電極５１２Ａ、５１２Ｂを形成する（図１５Ａ、図１５Ｂ）。電極材料には、厚層の金（厚さ；２μｍ程度）を用いた。このように、図１～図２Ｂで示した受光デバイス１００が製造される。
また、ｐ型オーミック電極５１１Ａとｎ型オーミック電極５１１Ｂの形成については、図１２Ａ、Ｂで示す工程を省いて、電極５１２Ａ、５１２Ｂを形成する工程で、図１５Ａ、Ｂに示す電極金属を蒸着する前に、ｐ型オーミック電極５１１Ａとｎ型オーミック電極５１１Ｂを形成してもよい。
＜第２の実施の形態＞
次に、本発明の第２の実施の形態に係る受光デバイスを説明する。
図１６に、本発明の第２の実施の形態に係る受光デバイス１２０の上面図を示す。受光デバイス１００のｐ型領域１１の端部にＩｎＧａＡｓＰテーパー導波路１１１を有し、ＩｎＧａＡｓＰテーパー導波路１１１の先端部に、Ｓｉ基板上に形成された光導波路１２１のＳｉテーパー導波路１２２を集積したＳｉフォトニクスデバイスを示す。
Ｓｉ基板に形成された光導波路１２１から光が導入される。導入された光は、Ｓｉテーパー導波路１２２およびＩｎＧａＡｓＰテーパー導波路１１１によってスポットサイズ変換が行われ、ｎ型ＩｎＧａＡｓＰ導波路コア１０４に閉じ込められながら受光デバイス１００に向かって伝搬する。
ｎ型ＩｎＧａＡｓＰ導波路コア１０４を伝搬して受光デバイス１００に入射した光は、本発明の第２の実施の形態で示した受光デバイス１００の動作により、電気信号としてｎ型電極１０６Ｂに出力される。
したがって、本実施の形態に係る受光デバイス１２０は、空間電荷効果の抑制によって、定バイアス電圧印加時の動作速度およびアバランシェ増倍利得の変動を防ぐことができ、ＣＲ時定数の増大に起因する動作速度の低下を防ぐことができる。
本発明の第２の実施の形態に係る受光デバイス１２０は、第１の実施の形態に係る受光デバイスと同様の製造方法で製造することができ、図９Ａ、Ｂに示す工程におけるｎ型ＩｎＧａＡｓＰ層５０４を加工してｎ型ＩｎＧａＡｓＰ導波路コア５０４を形成するときに、同時にスポットサイズ変換を行うＩｎＧａＡｓＰテーパー導波路１１１を形成することができる。またＩｎＧａＡｓＰテーパー導波路１１１と、Ｓｉテーパー導波路１２２との集積には、公知のハイブリッド集積、又は、モノリシック集積を用いればよい。
本発明の第１の実施の形態に係る受光デバイス１００、および本発明の第２の実施の形態に係る受光デバイス１２０は、薄膜（メンブレン）型レーザー光源（例えば、非特許文献１）との集積が可能である。
本発明の実施の形態においては、基板にＳｉを用いてＳｉ上に酸化膜（ＳｉＯ２）を形成して用いたが、基板にＩｎＰを用いてもよい。基板にＩｎＰを用いる場合の製造方法は、上述の製造方法の説明において、Ｓｉ基板５０１と熱酸化膜５０２をＩｎＰに置き換えて、図８Ａ，図８Ｂに示す工程から開始すればよい。基板には、他にＳＯＩ基板、ＧａＡｓ基板など他の半導体基板やサファイア基板などを用いることもできる。
本発明の実施の形態においては、誘電体絶縁膜として熱酸化によるＳｉＯ２を用いたが、プラズマＣＶＤ法などによるＳｉＯ２でもよい。また、ＳｉＯ２でなくても窒化シリコン（ＳｉＮｘ）を用いてもよい。
本発明の実施の形態においては、入力する光の波長を１．５５μｍとしたが、１．３μｍなどの他の長波長帯の波長にも対応することができる。その場合は、ｎ型ＩｎＧａＡｓＰ導波路コアに用いるＩｎＧａＡｓＰの組成を入力する光を吸収しない組成にする必要がある。
本発明の実施の形態においては、ＩｎＰ系の化合物結晶だけではなく、ＧａＡｓ系化合物結晶、窒化物系化合物結晶ななどの他の材料を用いることにより、長波長帯の波長だけでなく他の波長の光にも対応することができる。
本発明の第１の実施の形態又は第２の実施の形態に係る受光デバイス、受光デバイスの製造方法の構成部、部品などの寸法を記載したが、この寸法に限ることはなく、各構成部、部品などが機能する寸法であればよい。
本発明は、高速、高感度動作に優れる受光デバイスに関するものであり、光半導体デバイスを用いる光通信等の機器・システムに適用することができる。
１００ 受光デバイス
１０１ Ｓｉ基板
１０３ 第１のｉ型ＩｎＰクラッド
１０３１ 第２のｉ型ＩｎＰクラッド
１０４ ｎ型ＩｎＧａＡｓＰ導波路コア
１０７ ｉ型ＩｎＰ挿入層
１０８ ｐ型吸収層
１０９ ｐ型拡散障壁層
１１０ ｐ型コンタクト層
１０６Ａ ｐ型電極
１０６Ｂ ｎ型電極
１０６１Ａ ｐ型オーミック電極
１０６１Ｂ ｎ型オーミック電極

Claims (6)

  1. 基板上に、
    第１のｉ型クラッドと、
    前記第１のｉ型クラッド上に形成されている、所定の幅のｎ型導波路コアと、当該ｎ型導波路コアの側面に接する第２のｉ型クラッドと、
    前記ｎ型導波路コアの一部を含む領域の上方に、ｉ型挿入層を介して形成されている、ｐ型吸収層と、ｐ型拡散障壁層と、ｐ型コンタクト層と、ｐ型電極と、
    前記ｎ型導波路コアの他の一部の上面に形成されている、ｎ型電極と
    を備える受光デバイス。
  2. 前記ｉ型挿入層の厚さが５０ｎｍ以上１００ｎｍ以下である請求項１に記載の受光デバイス。
  3. 前記第１のｉ型クラッドおよび前記第２のｉ型クラッドがｉ型ＩｎＰであり、
    前記ｎ型導波路コアがＩｎＰに格子整合し、当該ｎ型導波路コアを導波する光を吸収しない組成のｎ型ＩｎＧａＡｓＰであり、
    前記ｉ型挿入層がｉ型ＩｎＰであり、
    前記ｐ型吸収層がＩｎＰに格子整合するｐ型ＩｎＧａＡｓであり、
    前記ｐ型コンタクト層がＩｎＰに格子整合するｐ型ＩｎＧａＡｓであり、
    前記ｐ型拡散障壁層がＩｎＰに格子整合し、バンドギャップが０．８５ｅＶ以上０．９ｅＶ以下であるｐ型ＩｎＧａＡｓＰである請求項１又は請求項２に記載の受光デバイス。
  4. 前記ｎ型導波路コアのＩｎＧａＡｓＰのエネルギーギャップが０．８１ｅＶ以上０．９５ｅＶ以下である請求項３に記載の受光デバイス。
  5. 基板上に第１のｉ型ＩｎＰクラッドとｎ型ＩｎＧａＡｓＰを順次積層した層構造における当該ｎ型ＩｎＧａＡｓＰを加工して、ｎ型ＩｎＧａＡｓＰ導波路コアを形成する工程と、
    前記ｎ型ＩｎＧａＡｓＰ導波路コアを埋め込むように第２のｉ型ＩｎＰクラッドとｉ型ＩｎＰ挿入層とを積層する工程と
    前記ｉ型ＩｎＰ挿入層上にｐ型ＩｎＧａＡｓ吸収層、ｐ型ＩｎＧａＡｓＰ拡散障壁層、ｐ型ＩｎＧａＡｓコンタクト層を順次積層する工程と、
    ｐ型領域における前記ｐ型ＩｎＧａＡｓ吸収層と前記ｐ型ＩｎＧａＡｓＰ拡散障壁層と前記ｐ型ＩｎＧａＡｓコンタクト層とを所定の幅に加工するとともに、ｎ型領域における前記ｐ型ＩｎＧａＡｓ吸収層と前記ｐ型ＩｎＧａＡｓＰ拡散障壁層と前記ｐ型ＩｎＧａＡｓコンタクト層を除去する工程と、
    ｎ型領域における前記ｎ型ＩｎＧａＡｓＰ導波路コア上の前記ｉ型ＩｎＰ挿入層の一部を除去する工程と、
    前記ｐ型ＩｎＧａＡｓコンタクト層の表面と前記ｎ型ＩｎＧａＡｓＰ導波路コアの表面それぞれに電極を形成する工程と
    を有する受光デバイスの製造方法。
  6. 前記基板上に第１のｉ型ＩｎＰクラッドとｎ型ＩｎＧａＡｓＰを順次積層した層構造が、Ｓｉ基板上のＳｉＯ２表面と、ＩｎＰ上に順次積層したｎ型ＩｎＧａＡｓＰとｉ型ＩｎＰ層の表面とをウェハ接合させることにより形成されることを特徴とする請求項５に記載の受光デバイスの製造方法。
JP2021558086A 2019-11-20 2019-11-20 受光デバイスおよびその製造方法 Active JP7248146B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/045376 WO2021100133A1 (ja) 2019-11-20 2019-11-20 受光デバイスおよびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2021100133A1 JPWO2021100133A1 (ja) 2021-05-27
JP7248146B2 true JP7248146B2 (ja) 2023-03-29

Family

ID=75980461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021558086A Active JP7248146B2 (ja) 2019-11-20 2019-11-20 受光デバイスおよびその製造方法

Country Status (3)

Country Link
US (1) US20220416108A1 (ja)
JP (1) JP7248146B2 (ja)
WO (1) WO2021100133A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129628A (ja) 2003-10-22 2005-05-19 Yokogawa Electric Corp 受光素子及びその製造方法
JP2015149332A (ja) 2014-02-05 2015-08-20 日本電信電話株式会社 アバランシ・フォトダイオード

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2865699B2 (ja) * 1989-03-20 1999-03-08 富士通株式会社 受光装置
US5391869A (en) * 1993-03-29 1995-02-21 United Technologies Corporation Single-side growth reflection-based waveguide-integrated photodetector

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129628A (ja) 2003-10-22 2005-05-19 Yokogawa Electric Corp 受光素子及びその製造方法
JP2015149332A (ja) 2014-02-05 2015-08-20 日本電信電話株式会社 アバランシ・フォトダイオード

Also Published As

Publication number Publication date
WO2021100133A1 (ja) 2021-05-27
US20220416108A1 (en) 2022-12-29
JPWO2021100133A1 (ja) 2021-05-27

Similar Documents

Publication Publication Date Title
WO2011083657A1 (ja) アバランシェフォトダイオード及びそれを用いた受信機
US8938134B2 (en) Hybrid optical modulator for photonic integrated circuit devices
JP6793786B1 (ja) 半導体受光素子、光電融合モジュール及びアバランシェフォトダイオードの製造方法
US10199525B2 (en) Light-receiving element and optical integrated circuit
US9147781B2 (en) Light receiving element with offset absorbing layer
US10374107B2 (en) Optical waveguide integrated light receiving element and method of manufacturing the same
Benedikovic et al. Silicon-germanium avalanche receivers with fJ/bit energy consumption
JP7298715B2 (ja) 受光デバイス
JP3675223B2 (ja) アバランシェフォトダイオードとその製造方法
JPS5984589A (ja) アバランシフオトダイオード
JP7248146B2 (ja) 受光デバイスおよびその製造方法
US20230085007A1 (en) Photodetector and photonic integrated device
CN218769537U (zh) 一种光子集成增益探测器结构
US20230253516A1 (en) Photodetector
JP3425571B2 (ja) 導波路型受光素子
JP2005086028A (ja) 半導体受光装置
CN115425034A (zh) 一种光子集成增益探测器结构
Shiba et al. Dual Evanescently Coupled Waveguide Photodiodes with High Reliability for over 40-Gbps Optical Communication Systems
JP2000082837A (ja) 半導体受光素子
Beling et al. Optical Fiber Telecommunications VIA: Chapter 3. Advances in Photodetectors and Optical Receivers

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230227

R150 Certificate of patent or registration of utility model

Ref document number: 7248146

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150