JP2008514001A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2008514001A5 JP2008514001A5 JP2007532343A JP2007532343A JP2008514001A5 JP 2008514001 A5 JP2008514001 A5 JP 2008514001A5 JP 2007532343 A JP2007532343 A JP 2007532343A JP 2007532343 A JP2007532343 A JP 2007532343A JP 2008514001 A5 JP2008514001 A5 JP 2008514001A5
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- forming
- etching
- layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 claims 11
- 239000004065 semiconductor Substances 0.000 claims 6
- 238000005530 etching Methods 0.000 claims 5
- 229910044991 metal oxide Inorganic materials 0.000 claims 4
- 150000004706 metal oxides Chemical class 0.000 claims 4
- 239000000126 substance Substances 0.000 claims 4
- 239000000758 substrate Substances 0.000 claims 4
- 229910052801 chlorine Inorganic materials 0.000 claims 2
- 239000000460 chlorine Substances 0.000 claims 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims 2
- 229910052731 fluorine Inorganic materials 0.000 claims 2
- 239000011737 fluorine Substances 0.000 claims 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims 2
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
Claims (5)
- 半導体素子を形成する方法であって、
半導体基板を提供するステップと、
前記半導体基板上に誘電体層を形成するステップと、
前記誘電体層上に金属層を形成するステップと、
フッ素を含む第1化学物質と、約30ワットよりも小さいバイアス電力とにより前記金属層をエッチングするステップと、
塩素を含む第2化学物質により前記金属層をエッチングするステップと
を備える方法。 - 請求項1記載の方法は、更に
前記金属層上に導電層を形成するステップと、
前記導電層の大部分をエッチングすると共に前記金属層と接触している部分を残存させるステップと、
前記金属層に対し選択的である化学物質を用いて前記金属層と接触している部分をエッチングするステップと
を備える方法。 - 請求項2記載の方法において、
前記導電層はシリコンからなる方法。 - 請求項1記載の方法において、
前記フッ素を含む化学物質は塩素を含まない方法。 - 半導体素子を形成する方法であって、
半導体基板を提供するステップと、
前記半導体基板上に金属酸化物を形成するステップと、
前記金属酸化物上に金属層を形成するステップと、
前記金属層の所定の限界寸法を決定するステップと、
前記金属層を前記金属酸化物に至るまで下方へとエッチングすると共に前記金属層の側壁にフーティングを形成するため第1エッチングを実施するステップと、
前記所定の限界寸法を狙って前記フーティングを除去するための第2エッチングを実施するステップであって、前記第2エッチングは前記金属酸化物に対して選択的であるステップと
を備える方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/943,383 US7208424B2 (en) | 2004-09-17 | 2004-09-17 | Method of forming a semiconductor device having a metal layer |
US10/943,383 | 2004-09-17 | ||
PCT/US2005/029772 WO2006033746A2 (en) | 2004-09-17 | 2005-08-23 | Method of forming a semiconductor device having a metal layer |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008514001A JP2008514001A (ja) | 2008-05-01 |
JP2008514001A5 true JP2008514001A5 (ja) | 2008-10-09 |
JP4891906B2 JP4891906B2 (ja) | 2012-03-07 |
Family
ID=36074612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007532343A Expired - Fee Related JP4891906B2 (ja) | 2004-09-17 | 2005-08-23 | 金属層を有する半導体素子の形成方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7208424B2 (ja) |
JP (1) | JP4891906B2 (ja) |
KR (1) | KR20070057844A (ja) |
WO (1) | WO2006033746A2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7354847B2 (en) * | 2004-01-26 | 2008-04-08 | Taiwan Semiconductor Manufacturing Company | Method of trimming technology |
KR100562657B1 (ko) * | 2004-12-29 | 2006-03-20 | 주식회사 하이닉스반도체 | 리세스게이트 및 그를 구비한 반도체장치의 제조 방법 |
US7435681B2 (en) * | 2006-05-09 | 2008-10-14 | Macronix International Co., Ltd. | Methods of etching stacks having metal layers and hard mask layers |
JP5578389B2 (ja) * | 2006-05-16 | 2014-08-27 | Nltテクノロジー株式会社 | 積層膜パターン形成方法及びゲート電極形成方法 |
US7655550B2 (en) * | 2006-06-30 | 2010-02-02 | Freescale Semiconductor, Inc. | Method of making metal gate transistors |
US8394724B2 (en) * | 2006-08-31 | 2013-03-12 | Globalfoundries Singapore Pte. Ltd. | Processing with reduced line end shortening ratio |
US7977218B2 (en) * | 2006-12-26 | 2011-07-12 | Spansion Llc | Thin oxide dummy tiling as charge protection |
US20080237751A1 (en) * | 2007-03-30 | 2008-10-02 | Uday Shah | CMOS Structure and method of manufacturing same |
JP5248063B2 (ja) * | 2007-08-30 | 2013-07-31 | 株式会社日立ハイテクノロジーズ | 半導体素子加工方法 |
US8012811B2 (en) * | 2008-01-03 | 2011-09-06 | International Business Machines Corporation | Methods of forming features in integrated circuits |
US8168542B2 (en) * | 2008-01-03 | 2012-05-01 | International Business Machines Corporation | Methods of forming tubular objects |
JP5579374B2 (ja) * | 2008-07-16 | 2014-08-27 | 株式会社日立ハイテクノロジーズ | 半導体加工方法 |
JP5042162B2 (ja) * | 2008-08-12 | 2012-10-03 | 株式会社日立ハイテクノロジーズ | 半導体加工方法 |
JP5210915B2 (ja) * | 2009-02-09 | 2013-06-12 | 株式会社東芝 | 半導体装置の製造方法 |
JP5250476B2 (ja) * | 2009-05-11 | 2013-07-31 | 株式会社日立ハイテクノロジーズ | ドライエッチング方法 |
KR20110042614A (ko) | 2009-10-19 | 2011-04-27 | 삼성전자주식회사 | 반도체 소자 및 그 형성방법 |
US10438909B2 (en) * | 2016-02-12 | 2019-10-08 | Globalfoundries Singapore Pte. Ltd. | Reliable passivation for integrated circuits |
US10685849B1 (en) | 2019-05-01 | 2020-06-16 | Applied Materials, Inc. | Damage free metal conductor formation |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5948703A (en) * | 1998-06-08 | 1999-09-07 | Advanced Micro Devices, Inc. | Method of soft-landing gate etching to prevent gate oxide damage |
US6492277B1 (en) * | 1999-09-10 | 2002-12-10 | Hitachi, Ltd. | Specimen surface processing method and apparatus |
JP3705977B2 (ja) * | 1999-12-03 | 2005-10-12 | 松下電器産業株式会社 | ゲート電極の形成方法 |
US6794229B2 (en) * | 2000-04-28 | 2004-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for semiconductor device |
US6423644B1 (en) * | 2000-07-12 | 2002-07-23 | Applied Materials, Inc. | Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures |
JP3760843B2 (ja) * | 2001-11-16 | 2006-03-29 | 三菱電機株式会社 | 半導体装置の製造方法 |
US6933243B2 (en) * | 2002-02-06 | 2005-08-23 | Applied Materials, Inc. | High selectivity and residue free process for metal on thin dielectric gate etch application |
JP3646718B2 (ja) * | 2002-10-04 | 2005-05-11 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP2005285809A (ja) * | 2004-03-26 | 2005-10-13 | Sony Corp | 半導体装置およびその製造方法 |
-
2004
- 2004-09-17 US US10/943,383 patent/US7208424B2/en not_active Expired - Fee Related
-
2005
- 2005-08-23 WO PCT/US2005/029772 patent/WO2006033746A2/en active Application Filing
- 2005-08-23 KR KR1020077006284A patent/KR20070057844A/ko not_active Application Discontinuation
- 2005-08-23 JP JP2007532343A patent/JP4891906B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008514001A5 (ja) | ||
WO2006033746A3 (en) | Method of forming a semiconductor device having a metal layer | |
JP2009540539A (ja) | Siに直角切断を作り出すために適したウェットエッチング、およびその結果得られる構造 | |
TWI612563B (zh) | 金屬閘極結構與其製作方法 | |
JP2007531281A5 (ja) | ||
JP2006173432A5 (ja) | ||
JP2007158250A5 (ja) | ||
JP2007511071A5 (ja) | ||
JP2005276930A5 (ja) | ||
JP2004014875A5 (ja) | ||
JP2002535847A5 (ja) | ||
JP2006186332A5 (ja) | ||
US20110275211A1 (en) | Methods of Etching Nanodots, Methods of Removing Nanodots From Substrates, Methods of Fabricating Integrated Circuit Devices, Methods of Etching a Layer Comprising a Late Transition Metal, and Methods of Removing a Layer Comprising a Late Transition Metal From a Substrate | |
WO2005083795A8 (ja) | 半導体装置の製造方法及びプラズマ酸化処理方法 | |
JP2006332603A5 (ja) | ||
TWI471904B (zh) | 在製造一半導體裝置期間使用之方法、用於形成非對稱半導體裝置特徵之方法及包括該半導體裝置之結構 | |
TW201637175A (zh) | 電容器帶體連接結構及製作方法 | |
KR101333306B1 (ko) | 울트라 로우 k 유전체를 갖는 집적 회로 시스템 및 그 제조 방법 | |
CN101866876B (zh) | 接触孔的制作工艺 | |
JP2005142481A5 (ja) | ||
JP2006324615A (ja) | 半導体素子の導電配線形成方法 | |
JP2010141129A (ja) | 半導体装置の製造方法 | |
CN101783296B (zh) | 栅极侧壁层的形成方法 | |
US10263089B2 (en) | Transistor including active layer having through holes and manufacturing method thereof | |
JP4101130B2 (ja) | 半導体装置の製造方法 |