JP4891906B2 - 金属層を有する半導体素子の形成方法 - Google Patents

金属層を有する半導体素子の形成方法 Download PDF

Info

Publication number
JP4891906B2
JP4891906B2 JP2007532343A JP2007532343A JP4891906B2 JP 4891906 B2 JP4891906 B2 JP 4891906B2 JP 2007532343 A JP2007532343 A JP 2007532343A JP 2007532343 A JP2007532343 A JP 2007532343A JP 4891906 B2 JP4891906 B2 JP 4891906B2
Authority
JP
Japan
Prior art keywords
metal layer
etching
layer
conductive layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007532343A
Other languages
English (en)
Other versions
JP2008514001A5 (ja
JP2008514001A (ja
Inventor
エー． スティーブンズ、タブ
ジェイ． グールズビー、ブライアン
グエン、ビック−エン
テン、ブーン−ユー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2008514001A publication Critical patent/JP2008514001A/ja
Publication of JP2008514001A5 publication Critical patent/JP2008514001A5/ja
Application granted granted Critical
Publication of JP4891906B2 publication Critical patent/JP4891906B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/963—Removing process residues from vertical substrate surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体素子に関し、より具体的には、金属層の形成に関する。
一般に、ポリシリコンは、ゲート電極に使用され、多段階プロセスを用いてパターン化される。この多段階プロセスでは、第１異方性エッチング段階によりポリシリコンの第１部分が速やかに除去される。次に、下層の誘電体層に対し選択性を有するエッチングによりポリシリコンの第２部分が除去される。このエッチングにより、ポリシリコンの第２部分にテーパ状の側壁面が生じる。このようなテーパ状で、かつウェハ上に残存するシリコンのばりを除去するため、第３エッチングが行われる。一般に使用されるガスとして、ＨＢｒ、ＣＦ４、Ｃｌ２、Ｈｅ／Ｏ２、およびＯ２が挙げられる。
半導体産業が高性能素子へと移行するに際し、ポリシリコン空乏が問題となり、これを最小限に抑えるか、或いは取り除く必要がある。こうした要求に対処する方法の一つとして、金属制御電極の使用が挙げられる。しかしながら、ポリシリコンに使用される化学物質は、下層のあらゆるゲート誘電体層上で停止しつつ、金属制御電極をエッチングするようには上手く作用しない。
従って、金属制御電極、特に、金属酸化物上の金属制御電極をエッチングするためのプロセスが要求されている。
本発明は、例示によって説明されており、添付の図面には制限されない。図中、同様な符号は、同様な要素を示している。
図中の要素は、簡単さ及び明瞭さのために示されており、必ずしも実寸に従い描かれていないことは、当業者にとって明らかである。例えば、図中の要素のいくつかの寸法は、本発明の実施形態の理解をより深めるため、他の要素よりも誇張されている。
図１〜図６に示すプロセスは、金属層を有するゲートスタックを形成するためのフローを示す。金属層は、完全空乏型シリコンオンインシュレータ（ＦＤＳＯＩ）のゲート構造、デュアル金属ゲート構造、フィンＦＥＴ金属ゲート構造、プレーナ二重ゲート構造等及びそれらの組み合わせの一部をなしている。
金属層は、２段階プロセスを用いてエッチングされる。第１段階において、誘電体層上の金属層の大部分が除去される。第２段階では、金属層の下部限界寸法（ＣＤ）を制御可能に設定し、金属ばりを除去する。例えば、金属層がＴａＳｉＮであり誘電体がＨｆＯ２である実施形態では、フッ素ベースのエッチングを第１段階で使用し、ＴａＳｉＮをエッチングする。これにより、ＨｆＯ２に対して良好な選択性が提供され、側壁残留物は減少するものの、ＴａＳｉＮ断面にテーパ（例えば、フーティング）が生じる。第２段階では、側壁テーパを制御可能に除去して、ＨｆＯ２及びＴａＳｉＮの界面においてＴａＳｉＮのＣＤが所定の範囲に入るか、或いは、所定のＣＤを満たすために、塩素ベースのエッチングにより前記エッチングが仕上げられる。一実施形態において、金属層のパターン化に先立ち、ポリシリコンである導電層が形成され、パターン化される。一実施形態において、３段階アプローチを用いて、ポリシリコン層がパターン化される。この３段階アプローチは、主エッチング、ソフトエッチングランディング、及びオーバーエッチングの実施を含む。それとは対照的に、金属層に対する２段階エッチングは、これらの３つの全てを含まず、第１段階として見なされる主エッチング及びソフトランディングエッチングの組み合わせと、第２段階として見なされるオーバーエッチングとを含む。こうして組み合わされた金属及びソフトランディングエッチングにより、テーパを生じると共に下層の誘電体層に対し良好な選択性を有するソフトランディングエッチングの前に、下層の誘電体に対し十分な選択性を有しない金属層がバルクエッチングされることはない。それに代えて、組み合わされた金属及びソフトランディングエッチングの間、側壁がテーパ状になる。その後、第２エッチング（オーバーエッチング）を用いて、テーパ化を減少させ、層の限界寸法を制御する。
ここで説明するエッチングプロセスとして、ウェット式又はドライ式を採用しもよく、ドライ式の場合、純化学的、純物理的、又はそれらの組み合わせ、例えば、ＲＩＥ（反応性イオンエッチング）を採用してもよい。図示の実施形態において、全てのエッチングがドライ式のＲＩＥエッチングである。これは、このプロセスが、純化学プロセス及び純物理プロセスの両方の利点を備える点で好ましいためである。図示の実施形態において、アプライドマテリアルズ社製のセンチュラ５２００デカップルド・プラズマ・ソース（ＤＰＳ）が使用されるが、他のツールを使用してもよい。前記ＤＰＳにとって、独立バイアス電力制御を有する誘導結合ソースが好ましい。これは、このツールにより、オペレータがソースとバイアス電力とをそれぞれ変更することで、ＲＩＥエッチング中に形成されるプラズマを独立して制御できるためである。こうした制御により、他の操作モードと比べてより直線的な断面、並びに、より良好な限界寸法（ＣＤ）の制御が提供される。他のツール、特に、別の製造業者により作製されたツールを使用する場合、ここで説明したものから設定を変更してもよいことは、当業者にとって明らかである。具体的には、自己バイアス及び印加バイアスの量が、ツールと使用されるモードとによって変更される。図とそれに関する説明とから、本プロセスを更によく理解することができる。
本明細書に言及されないか、明確に示されているかに関わらず、説明してきた全ての化学物質の量は、２００ｍｍウェハに対するものである。３００ｍｍウェハの場合、それらの量が、例えば２倍に変更されることは、当業者にとって明らかである。また、その量は、ツール、並びに、使用される材料等の他の要因によっても変更される。
図１は、半導体基板１２、誘電体層１４、金属層１６、（任意的な）導電層１８、及びマスク２０を有する半導体素子１０の一部を示す。半導体基板１２は、任意の半導体材料又は複合材料であってもよく、例えば、ガリウム砒素（ＧａＡｓ）、シリコンゲルマニウム（ＳｉＧｅ）、ゲルマニウム（Ｇｅ）、絶縁体上半導体（ＳＯＩ）（具体的には、完全空乏型ＳＯＩ（ＦＤＳＯＩ）、シリコンオンインシュレータ等）、シリコン（Ｓｉ）、窒化ガリウム（ＧａＮ）、燐化インジウム（ＩｎＰ）等及びそれらの組み合わせであってもよい。
好ましい実施形態において、誘電体層１４は、高誘電率（高ｋ）誘電体又は複合材料からなり、複合材料の少なくとも一つの材料は高ｋ誘電体からなる。ここで使用されるように、高ｋ材料とは、二酸化シリコンの誘電率よりも大きいか、より具体的には、化学量論的な窒化シリコンの誘電率よりも大きい誘電率（ｋ）を有する材料である。例えば、酸化ハフニウム、酸化ジルコニウム等、及びそれらの組み合わせ等、任意の高ｋ誘電体を使用してもよい。一実施形態において、誘電体層１４は、二酸化シリコン又はそれに類似するものを含む。例えば、誘電体層１４は、下層に二酸化シリコン層を有する酸化ハフニウムであってもよく、二酸化シリコンは、天然の二酸化シリコンであってもよい。
金属層１６は、半導体素子１０の制御電極（例えば、ゲート電極）の少なくとも一部を形成する。金属層１６は、導電層１８が存在しない場合、制御電極の全体をなしていてもよい。一実施形態において、金属層１６は、約２００オングストロームのＴａＳｉＮ又はＴｉＮからなる。金属層１６とゲート誘電体層１４とが接触するため、金属層１６として選択された材料により半導体素子１０の仕事関数が決定される。一実施形態において、金属層１６は、金属窒化物を含み、一実施形態において、金属層１６は、金属窒化シリコンを含む。
導電層１８は任意である。導電層１８は、存在すると共に、金属層１６と共に制御電極の一部を形成する。一実施形態において、導電層１８は、シリコン（例えば、ポリシリコン、非晶質シリコン、又は非晶質シリコンゲルマニウム）、或いは、金属や導電性酸化物等の他の導電性材料を含む。例えば、相互配線の形成等のその後の処理のため、導電層１８の存在が望まれる場合がある。一実施形態において、導電層１８はポリシリコンからなり、ポリシリコンゲート電極に適合するその後の処理を用いてもよい。これにより、新しいプロセスを開発し、かつ認可するのに必要なコスト及び時間を削減できる。従って、図示の実施形態のため、導電層１８は、存在すると共に、ポリシリコンからなる。しかしながら、他の実施形態では、導電層１８に異なる材料を用いてもよく、導電層１８を全く用いなくてもよい。
別の実施形態において、同じ基板上へのＮＭＯＳ及びＰＭＯＳ金属ゲートトランジスタの一体化を容易にするため、導電層１８が金属層１６であることが望ましい場合もある。トランジスタ型の一つが、制御電極として導電層１８のみを有してもよく、他のトランジスタ型が、制御電極として金属層１６及び導電層１８の両方を有してもよい。これは、ＮＭＯＳ及びＰＭＯＳ金属ゲートトランジスタの一体化が望まれる実施形態に対する製法を容易にするであろう。
マスク２０は、任意の適切なマスク、例えば、スピンオンＡＲＣ上のフォトレジストであってもよい。また、ハードマスクとして、ＴＥＯＳ（テトラエチルオルトシラン）や窒化シリコン等の犠牲誘電体を含むものをマスク２０に使用してもよい。例えば、マスクは、図１に示す形状にパターン化されたフォトレジスト層であってもよい。マスク、特にフォトレジストマスクを形成及びパターン化する方法は、当業者にとって明らかである。導電層１８が存在しない場合、マスク２０は、金属層１６のエッチング中に同金属層１６を保護するため、導電層１８が存在する場合よりも厚くすべきである。これは、金属層１６は、制御電極を形成するための増大された厚み要件を有しているためである。
図２に示すように、導電層１８が存在する場合、マスク２０は、導電層１８をパターン化するために使用される。好ましい実施形態において、第１エッチングを実施して、部分的にパターン化された導電層１９を形成する。こうしてパターン化された導電層１９は、バルク部１７と残余部１５とを有している。バルク部１７は、残余部分１５よりも大きい厚みを有している。部分的にパターン化された導電層１９は、導電層１８の第１部分、即ちバルク部をパターン化して形成される。第１エッチングは、多くの量の導電層１８を速やかにエッチングし、処理スループットの向上を図るため迅速に実施される。残余部分１５は、第１エッチングプロセス中に有意にエッチングされない。導電層１８がポリシリコンである場合、第１エッチングは、約１００ｓｃｃｍのＨＢｒ、約２５ｓｃｃｍのＣＦ４、及び約６０ｓｃｃｍのＣｌ２を有するプラズマを用いて実施される。ＨＢｒに加えＣｌ２ガスの全流量を固定してもよく、ＨＢｒ及びＣｌ２の比を変更して、本プロセスにおいて側壁不動態物質の量を変更してもよい。一実施形態において、ＨＢｒ対Ｃｌ２の比は、１２０：４０から４０：１２０に至る範囲で用いられる。また、チャンバ内のガス滞在時間に影響を及ぼすように、ＨＢｒに加えＣｌ２ガスの全流量を変更してもよい。一実施形態において、約０から５０ｓｃｃｍのＣＦ４が使用される。ＣＦ４は、異なるドーピングレベルを有するシリコン構造体間で生じるエッチング速度の差違に対処するために使用される。更に、約１６ｓｃｃｍのＨｅ／Ｏ２（一実施形態においては、Ｈｅ混合物の中に３０％Ｏ２を有する）が存在することで、特性密度依存性を含み、不動態物質の形成を制御できる。一実施形態において、約０から３０ｓｃｃｍのＨｅ／Ｏ２を使用してもよい。ＨＢｒ、ＣＦ４、及びＣｌ２の使用が望ましい。これは、ＨＢｒは、側壁ポリマーを形成しつつポリシリコンを物理的にエッチングし、Ｃｌ２は、非等方的にエッチングし、また、ＣＦ４も非等方的にエッチングすると共に、速いエッチング速度でポリシリコンをエッチングするためである。しかしながら、特に、異なる材料を使用する場合、他の適切な化学物質、例えば、他のフッ素又は塩素系化学物質を使用してもよい。更に、約７５から１００ワットの高バイアス電力を用いてエッチング速度を増大させてもよい。一実施形態において、ここで述べられた全てのエッチングプロセスのみならず、このエッチングプロセスのソース電力は約２００から１２００Ｗであるが、より高いソース電力を用いることで必要に応じてイオン密度を増大させることができる。
主エッチングと称される第１エッチングを実施した後、第２エッチング、即ちソフトランディングエッチングを実施し、残余部分１５をパターン化して、図３に示すように、パターン化された導電層、即ち上部電極２２を形成すると共に金属層１６を露出させる。第２エッチングは、下層の金属層１６への損傷を避けるため、第１エッチングよりも遅いエッチング速度を有している。第２エッチング段階に対するエッチング速度を主エッチングと比べて低くするため、ポリシリコンを迅速にエッチングするＣｌ２及びＣＦ４は使用されず、また、バイアス電力は低く抑えられている。一実施形態において、バイアス電力は、約１０から３０ワットである。一実施形態において、約５０から２００ｓｃｃｍ、より具体的には約１００ｓｃｃｍのＨＢｒ、並びに、約０から２０ｓｃｃｍ、より具体的には約６ｓｃｃｍのＨｅ／Ｏ２がプラズマ中で使用されるものの、他の適切な化学物質を使用することもできる。例えば、少量のＣｌ２が、シリコン断面と特性負荷を制御するために追加される。ＨＢｒは、パターン化された導電層２２の側壁の新たに形成された部分に沿って側壁ポリマーを形成しながら、ポリシリコンを物理的にエッチングする。従って、主エッチング及びソフトランディングエッチングの両方によれば、パターン化された導電層２２の側壁がエッチングされる。なお、導電層２２は、その上にポリマーを有している。パターン化された導電層上の側壁ポリマーの存在は、金属層１６をエッチングするため後に使用されるエッチング化学物質から、パターン化された導電層を保護するために望ましい。Ｈｅ／Ｏ２は、不動態物質の形成を制御し、いくつかの実施形態において、下層の非常に薄い酸化物の層を通じた打ち込みのための酸素源を提供する。打ち込みによる追加酸化物の形成は、下層の材料に対するエッチングプロセスの有効な選択性を増大させ、下層の材料表面における窪みを防止する。しかしながら、より固有性の高いエッチング選択性のため、ＨｆＯ２など十分な厚みを有する金属酸化物に対してこの第２の特徴を使用しなくてもよい。また、いくつかの応用において使用してもよいが、酸素打ち込みは、通常は、ソース／ドレインシリコン凹部を増大させるとの理由から望ましくない。
第２エッチング、即ちソフトランディングエッチングの後、金属層１６上に残存する可能性のある導電層１８の部分（図示せず）を除去するため、オーバーエッチングと称される第３エッチングを実施することが望ましい。オーバーエッチングは、金属層１６の完全性が破壊されることのないよう、金属層１６に窪みが発生するのを防止するように行われる。一実施形態において、オーバーエッチングは、約０から２０ｓｃｃｍ、より具体的には約８ｓｃｃｍのＨｅ／Ｏ２、並びに、約５０から２００ｓｃｃｍ、より具体的には１００ｓｃｃｍのＨＢｒを含む化学物質を有するプラズマを用いて実施される。一実施形態において、約５０から１５０ワット、より具体的には９０ワットのバイアス電力が使用される。エッチングをより等方性にするため、オーバーエッチング段階の圧力は、第１及び第２エッチングより大きくしてもよい。例えば、ソフトランディングエッチングは、約４から３５ｍＴ、より具体的には２５ｍＴの圧力を有してもよく、オーバーエッチングは、約３５から７０ｍＴ、より具体的には６５ｍＴのチャンバ圧を有してもよい。
導電層１８をパターン化して（任意に）上部電極２２を形成した後、パターン化された導電層２２又はマスク２０をマスクとして使用する２段階エッチングプロセスを用いて、金属層１６をエッチングする。金属層１６と誘電体層１４とが直接接触しているため、エッチングの最中に、金属層１６をエッチングするプロセスは、誘電体層１４が損傷しないように注意すべきである。図４に示すように、第１エッチング段階では、パターン化された金属層２４の側壁に沿ってフーティング２６が形成される。一実施形態において、フーティング２６は、パターン化された金属層２４の下部に形成され、誘電体層１４と接触している。金属層１６をパターン化し、パターン化された金属層１６及びフーティング２６を形成するため、フッ素（Ｆ）を含む化学物質が使用される。一実施形態において、この化学物質は、２００ｍｍウェハに対して約２５から２５０ｓｃｃｍのＣＦ４を含む。３００ｍｍウェハではチャンバサイズが大きくなるため、ＣＨ４の量が約２倍になることは、当業者にとって明らかである。従って、３００ｍｍの要求には、５０から５００ｓｃｃｍのＣＦ４が使用される。下層の誘電体層１６がＨｆＯ２である場合、同誘電体層１６に対して高い選択性を有するとの理由から、フッ素を使用することが望ましい。更に、フッ素は、Ｃｌ２を使用する場合よりも、側壁残余物を生成しない。更に、フッ素によれば、所望のフーティング２６が形成される。フッ素によりポリシリコンがエッチングされるものの、導電層１８が存在すると共にポリシリコンである場合、更なる側壁エッチングを防ぐため、先のポリシリコンエッチング段階により、パターン化された導電層２２の側壁に沿って不導体化が施される。更に、ＴａＳｉＮと反応してポリシリコンの側壁上に残余物を付加する揮発性種を形成するとの理由から、パターン化された導電層２２がポリシリコンであり、かつ金属層１６がＴａＳｉＮである場合、塩素の存在によりパターン化された導電層２２の側壁が保護される。一実施形態において、必要に応じて、化学物質に窒素や他の希釈剤を加えてエッチング速度を低下させてもよい。
エッチングの異方性を制御することが望まれるとの理由から、所定の圧力を保ちながら、Ａｒ等の不活性ガスをチャンバ内へ導入して、フッ素含有化学物質を希釈するようにしてもよい。一実施形態において、圧力は、約３から１０ミリトールである。一実施形態において、不活性ガスの量は、多くても全ガス流量の最大約５０％である。従って、一実施形態において、不活性ガスの量は、フッ素含有化学物質の量とほぼ等しくてもよい。一実施形態において、不活性ガスは存在しなくてもよい。
一実施形態において、ソース電力は、約２００から１０００ワットである。エッチングは、時間エッチングであってもよく、又は終点制御を用いて実施してもよい。一実施形態において、２段階エッチングプロセスの第１エッチングは約２０秒である。
フーティング２６を形成した後、図５に示すように、パターン化された金属層２４のみが残存するように、第２エッチングを用いてフーティング２６を除去する。上部制御電極２２が存在する場合、パターン化された金属層２４は下部制御電極であり、上部電極２２が存在しない場合、パターン化された金属層２４は制御電極（例えば、ゲート電極）である。エッチングによりフーティング２６が除去され、所定のＣＤが達成されると共に、存在する場合には、金属ばり等のようなウェハ上のあらゆる残余物が除去される。選択される化学物質は、下層の誘電体層に対して十分に選択的である必要がある。金属層の大部分が既に除去されているとの理由から、この化学物質は、例えば単一段階の金属エッチングで、より多量の金属層をエッチングする必要のある場合、誘電体層に対する選択性を小さくすることができる。
フーティング２６を除去するため、塩素（Ｃｌ）を含む化学物質が使用される。一実施形態において、化学物質は、２００ｍｍウェハに対して約２０から１５０ｓｃｃｍのＣｌ２を含む。３００ｍｍウェハではチャンバサイズが大きいため、Ｃｌ２の量が約２倍になることは、当業者にとって明らかである。従って、３００ｍｍウェハに対しては、４０から３００ｓｃｃｍのＣｌ２が使用される。塩素により、金属及びポリシリコンの側壁に沿って不揮発性残余物が形成される。しかし、第２エッチングプロセスは短く、塩素により所望の結果が得られるよう、塩素に対し金属積層体が暴露される量は制限される。一実施形態において、第２エッチングのエッチング時間は約８秒である。
エッチングブロックとして作用することでエッチング速度を制御すべく、塩素含有ガスを希釈するために、ＨＢｒを第２エッチングに追加してもよい。一実施形態において、ＨＢｒの量は、ほぼゼロから全ガス流量の最大約５０％に至る範囲である。従って、一実施形態において、ＨＢｒは、塩素含有化学物質の量とほぼ等しくすることができる。
一実施形態において、ソース電力は、約２００から１０００ワットである。第２エッチングは、洗浄段階であるとの理由から、時間エッチングであることが好ましい。一実施形態において、第２エッチングは、第１エッチングよりも時間が短い。一実施形態において、圧力は、約３から１００ミリトールである。
更に、バイアス電力を低くすべきである。バイアス電力が低いほど、エッチングされる層の側壁上に形成される残余物の量は少なくなると予想される。両プロセスは、低バイアス電力を有している。これは、残余物を除去するための洗浄プロセスが金属層を損傷する虞があるため、金属層のエッチング中に残余物が金属層の側壁上に形成されるのを防ぐことが望まれるためである。第２エッチングに対するバイアス電力は、第１プロセスにて使用されるバイアス電力よりも大きいか、小さいか、或いは等しい。一実施形態において、バイアス電力は、約３０ワットよりも小さくするか、等しくするべきである。低バイアス電力は、余分な側壁粗さを伴わず、かつ下層の誘電体層１４を損傷することなく、エッチング作業に十分な物理的スパッタリングを提供する。バイアス電力は、誘電体層１４を通じて基板内に酸素が注入されるほど大きすぎてはならない。これは、ソース／ドレインの形成のため、後で実施される半導体基板１２のエッチング中に酸化物が除去される場合、ソース／ドレイン凹部の増大を生じさせるためである。
フーティングを除去した後、誘電体層１４を図６に示すようにパターン化して、パターン化された誘電体層２５を形成する。誘電体層２５は、一実施形態においてトランジスタである半導体素子の誘電体層としての機能を果たす。従って、パターン化された誘電体層２５は、ゲート誘電体層としての機能を果たす。マスク２０、パターン化された上部電極２２、又はパターン化された金属層２４を含むスタックは、マスクとして使用される。スタック内の材料に対し選択的であり、かつ誘電体層１４をエッチングする任意の化学物質を使用してもよい。例えば、ＨＦウェット化学物質を用いてＳｉＯ２を除去できる一方、適切に調節されたＣｌ２−Ｏ２ドライ化学物質、又は高温、非プラズマＣｌ２プロセスをＨｆＯ２に対して使用してもよい。
パターン化された誘電体層１４を形成した後、当業者に知られた更に後の処理が実施される。その後のステップはよく知られており、特許請求の範囲に記載の発明の理解に必要ないため、そのような処理を簡単に述べることにする。パターン化された誘電体層１４を形成した後、マスク２０が除去される。（必要に応じて、導電層１８をパターン化した後、導電層１８が存在する場合、パターン化された導電層２２の露出表面を除去することができ、導電層１８が存在しない場合は、パターン化された金属層２４を保護する必要がなければ、いつでもマスク２０を除去することができる。また、図示されていないが、マスク２０を水平にトリミングすることで、より小さなＣＤを有する制御電極を形成できる。また、マスク２０は、エッチングプロセス中に侵食される虞がある）。その後の処理は、半導体基板１２の内部又は上部にソース／ドレイン領域を形成するステップと、半導体素子１０を他の半導体素子に接続するための接点及び相互配線を形成するステップとを含む。更に、相互配線を他の機能から切り離す必要があれば、相互配線間に誘電体層を形成する必要がある。当業者に知られた任意の他の追加処理を実施してもよい。
これまでに、金属制御電極、特に、金属酸化物上の金属制御電極をパターン化する方法が提供されてきたことは明らかである。ゲートＣＤ及び断面制御は、上記の２段階処理を用いた場合、金属層に対して改善される。更に、以下の利益が得られる。すなわち、側壁残余物が減少すると共に、金属酸化物に対し良好な選択性を有するプロセスを使用できる。
先の明細書において、本発明を、特定の実施形態を参照して説明してきた。しかしながら、特許請求の範囲に記載の本発明の範囲から逸脱することなく、種々の変更が可能であることは、当業者にとって明らかである。従って、本明細書及び図面は、制限的ではなく、例示的なものと見なすべきであり、全てのそのような変更は、本発明の範囲に含まれるものとする。利益、他の利点、及び問題の解決策を、特定の実施形態について上述してきた。しかしながら、利益、利点、問題の解決策、及び、利益、利点又は解決策をもたらすか、或いはそれらを更に顕著にするあらゆる要素は、いずれか又は全ての特許請求の範囲の特徴又は要素として、重要な、必要な、或いは必須なものと解釈すべきではない。
また、説明中、もしあれば、特許請求の範囲に記載の「前」、「後」、「上部」、「下部」、「上」、「下」等の用語は、説明のために用いられており、必ずしも不変的な相対位置を説明するために用いられていない。そのように使用される用語は、本明細書に記述された本発明の実施形態が、例えば、本明細書にて図示されているか、そうでなければ、説明された方向とは異なる方向で操作される適切な状況下で置換してもよいことを理解すべきである。本明細書に使用される「備える」、「からなる」等の用語、又はそれらの他の変形例も、非排他的な包含を網羅することを意図しており、多くの要素からなるプロセス、方法、物品又は装置は、それらの要素だけを含むのではなく、明確に列挙されていない他の要素や、そのようなプロセス、方法、物品又は装置に固有の他の要素を含むことができる。
本発明の一実施形態による半導体基板、誘電体層、任意的な金属層、導電層及びマスクを有する半導体素子の部分断面図。 本発明の一実施形態による導電層の一部をパターン化した後の図１の半導体素子を示す図。 本発明の一実施形態による導電層の別の部分をパターン化した後の図２の半導体素子を示す図。 本発明の一実施形態による第１エッチングにより金属層をエッチングした後の図３の半導体素子を示す図。 本発明の一実施形態による第２エッチングによりフーティングを除去した後の図４の半導体素子を示す図。 本発明の一実施形態による誘電体層をエッチングした後の図５の半導体素子を示す図。

Claims (4)

  1. 半導体素子を形成する方法であって、
    半導体基板を提供するステップと、
    前記半導体基板上に誘電体層を形成するステップと、
    前記誘電体層上に金属層を形成するステップと、
    前記金属層上に導電層を形成するステップと、
    前記導電層の大部分をエッチングすると共に前記金属層と接触している部分を残存させるステップと、
    前記金属層に対し選択的である化学物質を用いて前記金属層と接触している部分をエッチングすることにより、パターン化した導電層を形成するステップと、
    前記パターン化した導電層をマスクとして使用することにより、フッ素を含む第１化学物質と、約３０ワットよりも小さいバイアス電力とによって、前記金属層をエッチングするステップと、
    塩素を含む第２化学物質により前記金属層をエッチングするステップと
    を備える方法。
  2. 請求項１記載の方法において、
    前記導電層はシリコンからなる方法。
  3. 請求項１記載の方法において、
    前記フッ素を含む化学物質は塩素を含まない方法。
  4. 半導体素子を形成する方法であって、
    半導体基板を提供するステップと、
    前記半導体基板上に金属酸化物を形成するステップと、
    前記金属酸化物上に金属層を形成するステップと、
    前記金属層上に導電層を形成するステップと、
    前記導電層の大部分をエッチングすると共に前記金属層と接触している部分を残存させるステップと、
    前記金属層に対し選択的である化学物質を用いて前記金属層と接触している部分をエッチングすることにより、パターン化した導電層を形成するステップと、
    前記金属層の所定の限界寸法を決定するステップと、
    前記パターン化した導電層をマスクとして使用することにより、前記金属層を前記金属酸化物に至るまで下方へとエッチングすると共に前記金属層の側壁にフーティングを形成するため第１エッチングを実施するステップと、
    前記所定の限界寸法を狙って前記フーティングを除去するための第２エッチングを実施するステップであって、前記第２エッチングは前記金属酸化物に対して選択的であるステップと
    を備える方法。
JP2007532343A 2004-09-17 2005-08-23 金属層を有する半導体素子の形成方法 Expired - Fee Related JP4891906B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/943,383 2004-09-17
US10/943,383 US7208424B2 (en) 2004-09-17 2004-09-17 Method of forming a semiconductor device having a metal layer
PCT/US2005/029772 WO2006033746A2 (en) 2004-09-17 2005-08-23 Method of forming a semiconductor device having a metal layer

Publications (3)

Publication Number Publication Date
JP2008514001A JP2008514001A (ja) 2008-05-01
JP2008514001A5 JP2008514001A5 (ja) 2008-10-09
JP4891906B2 true JP4891906B2 (ja) 2012-03-07

Family

ID=36074612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007532343A Expired - Fee Related JP4891906B2 (ja) 2004-09-17 2005-08-23 金属層を有する半導体素子の形成方法

Country Status (4)

Country Link
US (1) US7208424B2 (ja)
JP (1) JP4891906B2 (ja)
KR (1) KR20070057844A (ja)
WO (1) WO2006033746A2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7354847B2 (en) * 2004-01-26 2008-04-08 Taiwan Semiconductor Manufacturing Company Method of trimming technology
KR100562657B1 (ko) * 2004-12-29 2006-03-20 주식회사 하이닉스반도체 리세스게이트 및 그를 구비한 반도체장치의 제조 방법
US7435681B2 (en) * 2006-05-09 2008-10-14 Macronix International Co., Ltd. Methods of etching stacks having metal layers and hard mask layers
JP5578389B2 (ja) * 2006-05-16 2014-08-27 Ｎｌｔテクノロジー株式会社 積層膜パターン形成方法及びゲート電極形成方法
US7655550B2 (en) * 2006-06-30 2010-02-02 Freescale Semiconductor, Inc. Method of making metal gate transistors
US8394724B2 (en) * 2006-08-31 2013-03-12 Globalfoundries Singapore Pte. Ltd. Processing with reduced line end shortening ratio
US7977218B2 (en) * 2006-12-26 2011-07-12 Spansion Llc Thin oxide dummy tiling as charge protection
US20080237751A1 (en) * 2007-03-30 2008-10-02 Uday Shah CMOS Structure and method of manufacturing same
JP5248063B2 (ja) * 2007-08-30 2013-07-31 株式会社日立ハイテクノロジーズ 半導体素子加工方法
US8012811B2 (en) * 2008-01-03 2011-09-06 International Business Machines Corporation Methods of forming features in integrated circuits
US8168542B2 (en) * 2008-01-03 2012-05-01 International Business Machines Corporation Methods of forming tubular objects
JP5579374B2 (ja) * 2008-07-16 2014-08-27 株式会社日立ハイテクノロジーズ 半導体加工方法
JP5042162B2 (ja) * 2008-08-12 2012-10-03 株式会社日立ハイテクノロジーズ 半導体加工方法
JP5210915B2 (ja) * 2009-02-09 2013-06-12 株式会社東芝 半導体装置の製造方法
JP5250476B2 (ja) * 2009-05-11 2013-07-31 株式会社日立ハイテクノロジーズ ドライエッチング方法
KR20110042614A (ko) 2009-10-19 2011-04-27 삼성전자주식회사 반도체 소자 및 그 형성방법
US10438909B2 (en) 2016-02-12 2019-10-08 Globalfoundries Singapore Pte. Ltd. Reliable passivation for integrated circuits
US10685849B1 (en) 2019-05-01 2020-06-16 Applied Materials, Inc. Damage free metal conductor formation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001160549A (ja) * 1999-12-03 2001-06-12 Matsushita Electronics Industry Corp ドライエッチング方法
JP2004503106A (ja) * 2000-07-12 2004-01-29 アプライド　マテリアルズ　インコーポレイテッド 半導体構造内のタングステンまたは窒化タングステン電極ゲートをエッチングする方法
JP2004179612A (ja) * 2002-10-04 2004-06-24 Seiko Epson Corp 半導体装置の製造方法
JP2005285809A (ja) * 2004-03-26 2005-10-13 Sony Corp 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5948703A (en) 1998-06-08 1999-09-07 Advanced Micro Devices, Inc. Method of soft-landing gate etching to prevent gate oxide damage
US6492277B1 (en) * 1999-09-10 2002-12-10 Hitachi, Ltd. Specimen surface processing method and apparatus
US6794229B2 (en) * 2000-04-28 2004-09-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
JP3760843B2 (ja) * 2001-11-16 2006-03-29 三菱電機株式会社 半導体装置の製造方法
US6933243B2 (en) 2002-02-06 2005-08-23 Applied Materials, Inc. High selectivity and residue free process for metal on thin dielectric gate etch application

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001160549A (ja) * 1999-12-03 2001-06-12 Matsushita Electronics Industry Corp ドライエッチング方法
JP2004503106A (ja) * 2000-07-12 2004-01-29 アプライド　マテリアルズ　インコーポレイテッド 半導体構造内のタングステンまたは窒化タングステン電極ゲートをエッチングする方法
JP2004179612A (ja) * 2002-10-04 2004-06-24 Seiko Epson Corp 半導体装置の製造方法
JP2005285809A (ja) * 2004-03-26 2005-10-13 Sony Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2006033746A3 (en) 2007-05-10
WO2006033746A2 (en) 2006-03-30
KR20070057844A (ko) 2007-06-07
US7208424B2 (en) 2007-04-24
US20060063364A1 (en) 2006-03-23
JP2008514001A (ja) 2008-05-01

Similar Documents

Publication Publication Date Title
JP4891906B2 (ja) 金属層を有する半導体素子の形成方法
US6589879B2 (en) Nitride open etch process based on trifluoromethane and sulfur hexafluoride
US7368394B2 (en) Etch methods to form anisotropic features for high aspect ratio applications
US7109085B2 (en) Etching process to avoid polysilicon notching
US20090032880A1 (en) Method and apparatus for tunable isotropic recess etching of silicon materials
JP5042162B2 (ja) 半導体加工方法
US20070202700A1 (en) Etch methods to form anisotropic features for high aspect ratio applications
KR20030066673A (ko) 반도체 구조에서 텅스텐 또는 질화 텅스텐 전극 게이트식각 방법
US20070048916A1 (en) Method for fabricating semiconductor device
WO2006004693A2 (en) Method for bilayer resist plasma etch
US20070090446A1 (en) Hardmask etch for gate polyetch
US10867795B2 (en) Method of etching hardmasks containing high hardness materials
US20100203717A1 (en) Cut first methodology for double exposure double etch integration
US7910488B2 (en) Alternative method for advanced CMOS logic gate etch applications
JP2004503106A (ja) 半導体構造内のタングステンまたは窒化タングステン電極ゲートをエッチングする方法
US20070117304A1 (en) Method for patterning hfo2-containing dielectric
US7259051B2 (en) Method of forming SI tip by single etching process and its application for forming floating gate
US20040152331A1 (en) Process for etching polysilicon gates with good mask selectivity, critical dimension control, and cleanliness
US6828187B1 (en) Method for uniform reactive ion etching of dual pre-doped polysilicon regions
KR100300512B1 (ko) 질화물대산화물선택도가높은이방성식각방법
US6828237B1 (en) Sidewall polymer deposition method for forming a patterned microelectronic layer
US6812077B1 (en) Method for patterning narrow gate lines
KR100361532B1 (ko) 반도체소자의 게이트전극 제조방법
JP2006086295A (ja) 半導体装置の製造方法
KR100596882B1 (ko) 폴리실리콘 게이트 형성 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080822

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111216

R150 Certificate of patent or registration of utility model

Ref document number: 4891906

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees