CN101783296B - 栅极侧壁层的形成方法 - Google Patents

栅极侧壁层的形成方法 Download PDF

Info

Publication number
CN101783296B
CN101783296B CN200910045599XA CN200910045599A CN101783296B CN 101783296 B CN101783296 B CN 101783296B CN 200910045599X A CN200910045599X A CN 200910045599XA CN 200910045599 A CN200910045599 A CN 200910045599A CN 101783296 B CN101783296 B CN 101783296B
Authority
CN
China
Prior art keywords
layer
silicon oxide
etching
side wall
wall layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200910045599XA
Other languages
English (en)
Other versions
CN101783296A (zh
Inventor
王国华
魏莹璐
何学缅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200910045599XA priority Critical patent/CN101783296B/zh
Publication of CN101783296A publication Critical patent/CN101783296A/zh
Application granted granted Critical
Publication of CN101783296B publication Critical patent/CN101783296B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种栅极侧壁层的形成方法,提供一具有第一侧壁层栅极的衬底;在所述第一侧壁层、栅极及衬底表面沉积氧化硅层;在所述氧化硅层上沉积氮化硅层,形成氮化硅侧壁层;刻蚀所述氧化硅层,形成氧化硅侧壁层;关键在于,所述氧化硅层采用Siconi方法进行刻蚀,所述硅钴镍Siconi方法为利用三氟化氮NF3和氨气NH3进行化学刻蚀,并进行原位退火。采用该方法可以使栅极的形状得到改善。

Description

栅极侧壁层的形成方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种栅极侧壁层的形成方法。
背景技术
目前,伴随着半导体制造技术的飞速发展,半导体器件为了达到更快的运算速度、更大的数据存储量以及更多的功能,晶片朝向更高的元件密度、高集成度方向发展,半导体器件的制造技术已进入65nm乃至45nm工艺节点,栅极宽度的最小特征尺寸已经达到45nm或更小。栅极侧壁层的形成质量会对器件的性能有较大影响,如何形成高质量的栅极侧壁层是半导体制造工艺中必须关注的问题。
现有技术中,形成栅极侧壁层的方法如图1A至1C所示。如图1A所示,首先在衬底100上形成栅氧化层110,然后在栅氧化层110上形成多晶硅栅极层101,接着在多晶硅栅极层101的侧壁形成第一侧壁层102,第一侧壁层一般由氧化硅/氮化硅介质薄膜组合而成。然后以第一侧壁层102及多晶硅栅极层101为掩膜,进行浅离子注入,在衬底100上形成浅掺杂漏(LightlyDoped Drain,LDD)区1。
接下来如图1B所示,在第一侧壁层102、多晶硅栅极层101及衬底100表面沉积一层氧化硅层103,然后在所述氧化硅层103上沉积氮化硅层,刻蚀形成氮化硅侧壁层104,这样以多晶硅栅极层101、第一侧壁层102、氧化硅层103及氮化硅侧壁层104为掩膜,进行深离子注入,在衬底100上形成源漏极2。
最后,刻蚀氧化硅层103,形成氧化硅侧壁层103’。刻蚀形成氧化硅 侧壁层103’形成栅极形状。这里多晶硅栅极层101、第一侧壁层102、氧化硅侧壁层103’、氮化硅侧壁层104共同构成栅极形状。
由于通常用湿法刻蚀的方法,即用氢氟酸进行湿法刻蚀,湿法刻蚀各个方向的腐蚀都一样,如图1C所示,这种横向腐蚀和带来的横向钻蚀是不希望的,湿法刻蚀应用在整个刻蚀氧化硅过程中,一直存在横向钻蚀,这样湿法刻蚀之后整个栅极的形状变得凹凸不平,严重影响栅极的质量。
发明内容
有鉴于此,本发明的主要目的在于提供一种栅极侧壁层的形成方法,该方法能够改善栅极形状。
为达到上述目的,本发明的技术方案具体是这样实现的:
本发明提供了一种栅极侧壁层的形成方法,
提供一具有第一侧壁层栅极的衬底;
在所述第一侧壁层、栅极及衬底表面沉积氧化硅层;
在所述氧化硅层上沉积氮化硅层,形成氮化硅侧壁层;
刻蚀所述氧化硅层,形成氧化硅侧壁层;
关键在于,所述氧化硅层采用硅钴镍Siconi方法进行刻蚀,所述硅钴镍Siconi方法为利用三氟化氮NF3和氨气NH3进行化学刻蚀,并进行原位退火。
刻蚀所述氧化硅层之前进行深离子注入,在所述衬底上形成源漏极的步骤。
所述氧化硅层采用硅钴镍Siconi方法进行刻蚀之后,进一步包括湿法刻蚀的步骤。
所述湿法刻蚀的方法为采用稀氢氟酸进行刻蚀。
所述稀氢氟酸的浓度为1%。
所述湿法刻蚀稀氢氟酸的时间为1分钟。
由上述的技术方案可见,本发明通过采用硅钴镍(Siconi)方法,来刻蚀氧化硅层形成氧化硅侧壁层,与现有技术中采用湿法刻蚀相比,使栅极形 状得到了更好的改善,提高了栅极的质量。
附图说明
图1A至1C为现有技术形成栅极侧壁层的剖面图。
图2为本发明较佳实施例形成栅极侧壁层后整个栅极的剖面图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白,以下参照附图并举实施例,对本发明进一步详细说明。
本发明利用示意图进行了详细描述,在详述本发明实施例时,为了便于说明,表示结构的示意图会不依一般比例作局部放大,不应以此作为对本发明的限定,此外,在实际的制作中,应包含长度、宽度及深度的三维空间尺寸。
由于如图1C所示的在刻蚀氧化硅层103时,采用湿法刻蚀,导致整个栅极形状遭到破坏,为了更进一步提高栅极质量,改善栅极的形状,本发明采用Siconi方法,对氧化硅层103进行刻蚀。
在实际应用中,刻蚀氧化硅层103,如果只采用Siconi方法,是可以达到很好地改善栅极形状的效果的,但是考虑到只采用Siconi方法,不但成本比较高,而且刻蚀时耗费的时间也比较长,不适合工业制造。另一方面,如果只采用Siconi方法,温度对氧化硅和氮化硅的选择比的影响非常大,如果不严格控制温度,则会使氮化硅层遭到破坏,往往这个温度参量难以把握。所以较佳地,选择Siconi方法和湿法刻蚀相结合的方法,来刻蚀氧化硅层103,形成氧化硅侧壁层203’,达到改善栅极形状的目的。
下面为本发明较佳实施例的栅极侧壁层的形成方法的流程说明。
步骤31、在衬底100上依次形成栅氧化层110和多晶硅栅极层101,然后在多晶硅栅极层101的侧壁形成第一侧壁层102。在具体工艺制程中,进一步包括以第一侧壁层、多晶硅栅极层为掩膜,进行浅离子注入,形成浅掺杂漏区1的步骤。剖面图如图1A所示。
步骤32、在第一侧壁层102、多晶硅栅极层101及衬底100表面沉积一层氧化硅层103,然后在所述氧化硅层上沉积氮化硅层,刻蚀形成氮化硅侧壁层104。在具体工艺制程中,进一步包括以多晶硅栅极层101、第一侧壁层102、氧化硅层103及氮化硅侧壁层104为掩膜,进行深离子注入形成源漏极2的步骤。剖面图如图1B所示。
步骤33、采用Siconi方法和湿法刻蚀相结合的方法,刻蚀氧化硅层103形成氧化硅侧壁层203’,剖面图如图2所示。
其中,Siconi方法为利用三氟化氮(NF3)和氨气(NH3)对氧化硅层进行化学刻蚀,该化学刻蚀力度和强度都比较小,对栅极形状不会带来像湿法刻蚀中的横向钻蚀,能够很好的形成栅极形状。在这个过程中会生成固体物质,一般为六氟硅氨((NH4)2SiF6),然后经过原位退火步骤,进行热处理,将固体物质如(NH4)2SiF6升华,从而达到刻蚀形成氧化硅侧壁层。但是本发明优选实施例从节约工艺成本的角度上考虑,这时并没有把整个栅极形状刻蚀完全,接着采用湿法刻蚀,即利用浓度为1%的稀氢氟酸刻蚀,进行最后的处理,刻蚀时间持续1分钟,如果时间太长,又会带来横向钻蚀的问题。从而最终形成高质量的栅极形状。这里多晶硅栅极层101、第一侧壁层102、氧化硅侧壁层203’、氮化硅侧壁层104共同构成栅极形状。
Siconi方法和湿法刻蚀相结合,较之只利用Siconi方法既节省工艺成本,又提高了刻蚀速度,而且与传统的湿法刻蚀相比,提高了栅极的质量,使栅极形状得到改善,从而提高了半导体器件的性能。
本领域的技术人员应该理解,本发明采用Siconi方法和湿法刻蚀相结合的方法,并不限于上述实施例中所示的具体情形,本领域技术人员显然可以在不脱离本发明的精神或范围内进行适当的修改和变化。

Claims (6)

1.一种栅极侧壁层的形成方法,
提供一具有第一侧壁层栅极的衬底;
在所述第一侧壁层、栅极及衬底表面沉积氧化硅层;
在所述氧化硅层上沉积氮化硅层,形成氮化硅侧壁层;
刻蚀所述氧化硅层,形成氧化硅侧壁层;
其特征在于,所述氧化硅层采用硅钴镍Siconi方法进行刻蚀,所述硅钴镍Siconi方法为利用三氟化氮NF3和氨气NH3进行化学刻蚀,并进行原位退火。
2.如权利要求1所述的方法,其特征在于,刻蚀所述氧化硅层之前进行深离子注入,在所述衬底上形成源漏极的步骤。
3.如权利要求1所述的方法,其特征在于,所述氧化硅层采用硅钴镍Siconi方法进行刻蚀之后,进一步包括湿法刻蚀的步骤。
4.如权利要求3所述的方法,其特征在于,所述湿法刻蚀的方法为采用稀氢氟酸进行刻蚀。
5.如权利要求4所述的方法,其特征在于,所述稀氢氟酸的浓度为1%。
6.如权利要求5所述的方法,其特征在于,所述湿法刻蚀稀氢氟酸的时间为1分钟。
CN200910045599XA 2009-01-20 2009-01-20 栅极侧壁层的形成方法 Expired - Fee Related CN101783296B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910045599XA CN101783296B (zh) 2009-01-20 2009-01-20 栅极侧壁层的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910045599XA CN101783296B (zh) 2009-01-20 2009-01-20 栅极侧壁层的形成方法

Publications (2)

Publication Number Publication Date
CN101783296A CN101783296A (zh) 2010-07-21
CN101783296B true CN101783296B (zh) 2011-09-14

Family

ID=42523220

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910045599XA Expired - Fee Related CN101783296B (zh) 2009-01-20 2009-01-20 栅极侧壁层的形成方法

Country Status (1)

Country Link
CN (1) CN101783296B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931069A (zh) * 2012-11-28 2013-02-13 上海华力微电子有限公司 栅极的制作方法
CN105990245B (zh) * 2015-02-04 2019-02-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和电子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1614092A (zh) * 2003-11-04 2005-05-11 日本酸素株式会社 清洗气体以及清洗方法
CN1644251A (zh) * 2004-01-20 2005-07-27 台湾积体电路制造股份有限公司 清洁反应室的方法
CN1985362A (zh) * 2004-07-08 2007-06-20 东洋炭素株式会社 碳化硅单晶及其蚀刻方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1614092A (zh) * 2003-11-04 2005-05-11 日本酸素株式会社 清洗气体以及清洗方法
CN1644251A (zh) * 2004-01-20 2005-07-27 台湾积体电路制造股份有限公司 清洁反应室的方法
CN1985362A (zh) * 2004-07-08 2007-06-20 东洋炭素株式会社 碳化硅单晶及其蚀刻方法

Also Published As

Publication number Publication date
CN101783296A (zh) 2010-07-21

Similar Documents

Publication Publication Date Title
JP5278768B2 (ja) 単結晶ケイ素中に直角のアンダーカットを作製する方法
US10777421B2 (en) Technologies for selectively etching oxide and nitride materials and products formed using the same
CN210272309U (zh) 半导体结构
KR100608386B1 (ko) 반도체 소자의 제조방법
US8835295B2 (en) Split gate memory device with gap spacer
US7696045B2 (en) Method of manufacturing semiconductor device
US20110049599A1 (en) Semiconductor device
US20070281493A1 (en) Methods of shaping vertical single crystal silicon walls and resulting structures
US20050136616A1 (en) Method of fabricating a recess channel array transistor using a mask layer with a high etch selectivity with respect to a silicon substrate
US8329547B2 (en) Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide
CN110911476B (zh) 一种埋入式栅极结构及其制造方法
US20150104947A1 (en) Methods of forming semiconductor devices using hard masks
US9748111B2 (en) Method of fabricating semiconductor structure using planarization process and cleaning process
CN101783296B (zh) 栅极侧壁层的形成方法
CN106298472A (zh) 半导体结构的形成方法
CN109872953B (zh) 半导体器件及其形成方法
CN106856189B (zh) 浅沟槽隔离结构及其形成方法
US20060292882A1 (en) Method for fabricating semiconductor device
CN105826232A (zh) 半导体结构的形成方法
US7148108B2 (en) Method of manufacturing semiconductor device having step gate
KR100844930B1 (ko) 플라스크 모양의 리세스게이트를 갖는 반도체 소자의 제조방법
KR20070050164A (ko) 캐패시터의 제조방법
US8652901B1 (en) Single-mask spacer technique for semiconductor device features
CN112928023B (zh) 半导体结构及其形成方法
KR100792439B1 (ko) 반도체소자의 리세스게이트 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110914

Termination date: 20200120