JP2007158250A5 - - Google Patents

Download PDF

Info

Publication number
JP2007158250A5
JP2007158250A5 JP2005355092A JP2005355092A JP2007158250A5 JP 2007158250 A5 JP2007158250 A5 JP 2007158250A5 JP 2005355092 A JP2005355092 A JP 2005355092A JP 2005355092 A JP2005355092 A JP 2005355092A JP 2007158250 A5 JP2007158250 A5 JP 2007158250A5
Authority
JP
Japan
Prior art keywords
etching method
plasma etching
material layer
lower electrode
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005355092A
Other languages
English (en)
Other versions
JP2007158250A (ja
JP4849881B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2005355092A priority Critical patent/JP4849881B2/ja
Priority claimed from JP2005355092A external-priority patent/JP4849881B2/ja
Priority to TW095104920A priority patent/TWI323487B/zh
Priority to US11/354,919 priority patent/US7442651B2/en
Priority to KR1020060015666A priority patent/KR100792018B1/ko
Publication of JP2007158250A publication Critical patent/JP2007158250A/ja
Publication of JP2007158250A5 publication Critical patent/JP2007158250A5/ja
Application granted granted Critical
Publication of JP4849881B2 publication Critical patent/JP4849881B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (5)

  1. 遷移金属元素を含むゲート電極材料層および高誘電率ゲート絶縁層からなるMOSトランジスタを備えた試料を真空処理容器内に設置した下部電極上に配置し、前記真空処理容器内に処理ガスを導入し、前記真空処理容器内に高周波電力を供給して前記導入した処理ガスをプラズマ化して前記試料表面にエッチング処理を施すプラズマエッチング処理方法において、前記ゲート電極材料層をエッチングする際、処理ガスとしてHCl混合ガス使用し、前記工誘電率ゲート絶縁層の露出に合わせて、前記下部電極に供給する高周波電力をゲート電極材料層エッチング時より低下させること特徴とするプラズマエッチング方法。
  2. 請求項1記載のプラズマエッチング方法において、前記下部電極に供給する低下されたイオン引き込み用の電力は30mW/cm以下であることを特徴とするプラズマエッチング方法。
  3. 請求項1記載のプラズマエッチング方法において、
    前記下部電極表面の試料表面に入射するイオンエネルギーの時間平均は50V以下であることを特徴とするプラズマエッチング方法。
  4. 請求項1記載のプラズマエッチング方法において、
    遷移金属元素を含むゲート電極材料層はTi,Ta,Ru、Moの何れかを含むことを特徴とするプラズマエッチング方法。
  5. 請求項1記載のプラズマエッチング方法において、
    高誘電率絶縁体からなる絶縁材料層はHfまたはSiを含むことを特徴とするプラズマエッチング方法。
JP2005355092A 2005-12-08 2005-12-08 プラズマエッチング方法 Expired - Fee Related JP4849881B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005355092A JP4849881B2 (ja) 2005-12-08 2005-12-08 プラズマエッチング方法
TW095104920A TWI323487B (en) 2005-12-08 2006-02-14 Plasma etching method
US11/354,919 US7442651B2 (en) 2005-12-08 2006-02-16 Plasma etching method
KR1020060015666A KR100792018B1 (ko) 2005-12-08 2006-02-17 플라즈마에칭방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005355092A JP4849881B2 (ja) 2005-12-08 2005-12-08 プラズマエッチング方法

Publications (3)

Publication Number Publication Date
JP2007158250A JP2007158250A (ja) 2007-06-21
JP2007158250A5 true JP2007158250A5 (ja) 2009-01-08
JP4849881B2 JP4849881B2 (ja) 2012-01-11

Family

ID=38139962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005355092A Expired - Fee Related JP4849881B2 (ja) 2005-12-08 2005-12-08 プラズマエッチング方法

Country Status (4)

Country Link
US (1) US7442651B2 (ja)
JP (1) JP4849881B2 (ja)
KR (1) KR100792018B1 (ja)
TW (1) TWI323487B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7910488B2 (en) * 2007-07-12 2011-03-22 Applied Materials, Inc. Alternative method for advanced CMOS logic gate etch applications
JP2009027083A (ja) * 2007-07-23 2009-02-05 Toshiba Corp 半導体装置及びその製造方法
JP5248063B2 (ja) * 2007-08-30 2013-07-31 株式会社日立ハイテクノロジーズ 半導体素子加工方法
JP4994161B2 (ja) * 2007-08-30 2012-08-08 株式会社日立ハイテクノロジーズ メタルゲートのドライエッチング方法
JP5037303B2 (ja) * 2007-11-08 2012-09-26 株式会社日立ハイテクノロジーズ high−k/メタル構造を備えた半導体素子のプラズマ処理方法
US8168542B2 (en) * 2008-01-03 2012-05-01 International Business Machines Corporation Methods of forming tubular objects
US8012811B2 (en) * 2008-01-03 2011-09-06 International Business Machines Corporation Methods of forming features in integrated circuits
JP5223364B2 (ja) * 2008-02-07 2013-06-26 東京エレクトロン株式会社 プラズマエッチング方法及び記憶媒体
JP5042162B2 (ja) * 2008-08-12 2012-10-03 株式会社日立ハイテクノロジーズ 半導体加工方法
JP5377993B2 (ja) * 2009-01-30 2013-12-25 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP5250476B2 (ja) * 2009-05-11 2013-07-31 株式会社日立ハイテクノロジーズ ドライエッチング方法
JP5730521B2 (ja) * 2010-09-08 2015-06-10 株式会社日立ハイテクノロジーズ 熱処理装置
US20130270227A1 (en) * 2012-04-13 2013-10-17 Lam Research Corporation Layer-layer etch of non volatile materials
US9991285B2 (en) 2013-10-30 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming FinFET device
US10535566B2 (en) * 2016-04-28 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
JP6667400B2 (ja) * 2016-08-12 2020-03-18 東京エレクトロン株式会社 プラズマエッチング方法およびプラズマエッチングシステム
US10049940B1 (en) 2017-08-25 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for metal gates with roughened barrier layer
CN109427578A (zh) * 2017-08-24 2019-03-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10770563B2 (en) 2018-10-24 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure and patterning method for multiple threshold voltages

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW409152B (en) * 1996-06-13 2000-10-21 Samsung Electronic Etching gas composition for ferroelectric capacitor electrode film and method for etching a transition metal thin film
KR100255661B1 (ko) 1997-02-22 2000-05-01 윤종용 반도체 소자의 전극층 식각 방법
US6084279A (en) 1997-03-31 2000-07-04 Motorola Inc. Semiconductor device having a metal containing layer overlying a gate dielectric
US6063698A (en) 1997-06-30 2000-05-16 Motorola, Inc. Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits
US6339206B1 (en) * 1997-10-15 2002-01-15 Tokyo Electron Limited Apparatus and method for adjusting density distribution of a plasma
US6069035A (en) * 1997-12-19 2000-05-30 Lam Researh Corporation Techniques for etching a transition metal-containing layer
KR100259072B1 (ko) * 1997-12-23 2000-08-01 김영환 금속게이트 형성방법
EP0932190A1 (en) * 1997-12-30 1999-07-28 International Business Machines Corporation Method of plasma etching the tungsten silicide layer in the gate conductor stack formation
KR100276251B1 (ko) * 1997-12-30 2001-02-01 포만 제프리 엘 게이트 도체 스택 형성에서 텅스텐 실리사이드 층을 플라즈마식각하는 방법
US5968847A (en) 1998-03-13 1999-10-19 Applied Materials, Inc. Process for copper etch back
EP1085478A4 (en) 1998-03-26 2005-05-04 Sharp Kk DATA DISTRIBUTION SYSTEM AND DATA SELLING APPARATUS FOR SUCH A SYSTEM, DATA RECOVERY APPARATUS, DUPLICATE DATA DETECTION SYSTEM, AND DATA REPRODUCTION DEVICE
JP3705977B2 (ja) * 1999-12-03 2005-10-12 松下電器産業株式会社 ゲート電極の形成方法
TW451347B (en) 2000-06-16 2001-08-21 United Microelectronics Corp Cleaning method after polycide gate etching
US6531404B1 (en) 2000-08-04 2003-03-11 Applied Materials Inc. Method of etching titanium nitride
US6821907B2 (en) * 2002-03-06 2004-11-23 Applied Materials Inc Etching methods for a magnetic memory cell stack
JP4082280B2 (ja) * 2003-05-30 2008-04-30 セイコーエプソン株式会社 半導体装置およびその製造方法
JP2005285809A (ja) * 2004-03-26 2005-10-13 Sony Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP2007158250A5 (ja)
TWI323487B (en) Plasma etching method
TWI231540B (en) Method and apparatus for removing material from chamber and wafer surfaces by high temperature hydrogen-containing plasma
JP2010505281A5 (ja)
JP2008514001A5 (ja)
TW200627546A (en) Low-k dielectric material based upon carbon nanotubes and methods of forming such low-k dielectric materials
EP1717847A3 (en) Semiconductor device and method for manufacturing the same
TW200931518A (en) Pulsed bias plasma process to control microloading
JP2008300687A5 (ja)
Sangwan et al. Visualizing thermally activated memristive switching in percolating networks of solution‐processed 2D semiconductors
TW201903828A (zh) 氧化膜去除方法及去除裝置、接觸部形成方法及接觸部形成系統、以及記憶媒體
JP2008290888A (ja) 炭化ケイ素の表面処理方法
TW201246363A (en) Method for patterning a full metal gate structure
Xiao et al. Cleaning transferred graphene for optimization of device performance
JP2008066317A (ja) 絶縁膜形成方法、絶縁膜形成装置、半導体装置の製造方法、および半導体装置並びにシリコンカーバイドの基板の表面処理方法
CN101335204B (zh) 一种p型氮化镓的表面处理方法
JP2008041648A (ja) 質量分析用基板及び質量分析用基板の製造方法
CN113421826B (zh) 二维层状材料的原子级精度无损逐层刻蚀方法
JP5642427B2 (ja) プラズマ処理方法
Lin et al. Fabricating GeO2 passivation layer by N2O plasma oxidation for Ge NMOSFETs application
TW524891B (en) Methods of preventing post-etch corrosion of an aluminum neodymium-containing layer
Kim et al. Removal efficiency of organic contaminants on Si wafer surfaces by the N2O ECR plasma technique
JP2006332138A (ja) 金属酸化膜のエッチング方法
Bethge et al. Fabrication of highly ordered nanopillar arrays and defined etching of ALD-grown all-around platinum films
Kim et al. Patterning of W/WNx/poly-Si gate electrode using Cl2/O2 plasmas